Nothing Special   »   [go: up one dir, main page]

JPH06295661A - Manufacture of surface conduction type electron emission element - Google Patents

Manufacture of surface conduction type electron emission element

Info

Publication number
JPH06295661A
JPH06295661A JP10181393A JP10181393A JPH06295661A JP H06295661 A JPH06295661 A JP H06295661A JP 10181393 A JP10181393 A JP 10181393A JP 10181393 A JP10181393 A JP 10181393A JP H06295661 A JPH06295661 A JP H06295661A
Authority
JP
Japan
Prior art keywords
electron
film
surface conduction
emitting device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10181393A
Other languages
Japanese (ja)
Other versions
JP2930275B2 (en
Inventor
Takeo Tsukamoto
健夫 塚本
Yoshiyuki Osada
芳幸 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10181393A priority Critical patent/JP2930275B2/en
Publication of JPH06295661A publication Critical patent/JPH06295661A/en
Application granted granted Critical
Publication of JP2930275B2 publication Critical patent/JP2930275B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To provide a manufacturing method for a surface conduction electron emission element in which each element can be formed with high precision even on a large-sized substrate, and in which each element is provided with a uniform electron emission strength. CONSTITUTION:A resist pattern 11 is formed on an insulation substrate 1 by direct drawing, and the insulation substrate 1 is etched to the resist pattern 11 to form a step part 13 having a smaller surface than the resist pattern 11. An element electrode material 12 is laminated on it, the resist pattern 11 is eliminated, and metal or metal compound film 2 is formed to cover the step part 13 at least. An electron emission part 3 is then formed in part of the metal or metal compound film 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は表面伝導型電子放出素子
の製造方法に関するもである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a surface conduction electron-emitting device.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の2種類が知られている。冷陰極電子源
には電界放出型(FE)、金属/絶縁層/金属型(以
下、MIMと略す)や表面伝導型電子放出素子(SC
E)等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, a thermoelectron source and a cold cathode electron source. The cold cathode electron source includes a field emission type (FE), a metal / insulating layer / metal type (hereinafter abbreviated as MIM), and a surface conduction electron emitting device (SC).
E) etc.

【0003】電界放出型の例としては、W.P.Dyk
e&W.W.Dolan,“Field emissi
on”,Advance in Electron P
hysics、8、89(1956)およびC.A.S
pindt、“Physical propertie
s of thin film−field emis
sion cathodes with molybd
enum cones”、J.Appl.Phys.、
47、5248(1976)等が知られている。
As an example of the field emission type, W. P. Dyk
e & W. W. Dolan, “Field Emissi”
on ”, Advance in Electron P
hysics, 8, 89 (1956) and C.I. A. S
pindt, "Physical property"
s of thin film-field emis
sion cathodes with mollybd
enum cones ", J. Appl. Phys.,
47, 5248 (1976) and the like are known.

【0004】MIM型の例としては、C.A.Mea
d、“The tunnel−emission am
plifier、J.Appl.Phys.、32、6
46(1961)等が知られている。
An example of the MIM type is C.I. A. Mea
d, "The tunnel-emission am
plier, J. et al. Appl. Phys. , 32, 6
46 (1961) and the like are known.

【0005】SCE型の例としては、M.I.Elin
son、Radio Eng. Electron P
ys.、10(1965)等がある。SCEは基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。
As an example of the SCE type, M. I. Elin
son, Radio Eng. Electron P
ys. 10 (1965) and so on. The SCE utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on a substrate in parallel with the film surface.

【0006】この表面伝導型電子放出素子(SCE)と
しては、前記エリンソン等によるSnO2 薄膜を用いた
もの、Au薄膜によるもの[G.Dittmer:“T
hin Solid Films”、9、317(19
72)]、In23 /SnO2 薄膜によるもの[M.
Hartwell and C.G.Fonstad:
“IEEE Trans.ED Conf.”、519
(1975)]、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22頁(1983)]等
が報告されている。
As the surface conduction electron-emitting device (SCE), the one using the SnO 2 thin film by the above-mentioned Erinson, the one using the Au thin film [G. Dittmer: "T
"Hin Solid Films", 9, 317 (19)
72)], by In 2 O 3 / SnO 2 thin film [M.
Hartwell and C.I. G. Fonstad:
"IEEE Trans.ED Conf.", 519
(1975)], by a carbon thin film [Hiraki Araki
Others: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like are reported.

【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.ハートウェルの素子構成を
図9に示す。同図において1は絶縁性基板である。電子
放出部形成用薄膜2は、スパッタで形成されたH型形状
の金属酸化物薄膜等からなり、後述のフォーミングと呼
ばれる通電処理により電子放出部3が形成される。ま
た、図中のL1はおよそ0.5mm〜1mm、Wは約
0.1mmである。なお、4は電子放出部を含む薄膜と
呼ぶことにする。
As a typical element structure of these surface conduction electron-emitting devices, the above-mentioned M. The Hartwell device configuration is shown in FIG. In the figure, 1 is an insulating substrate. The electron emitting portion forming thin film 2 is composed of an H-shaped metal oxide thin film formed by sputtering, and the electron emitting portion 3 is formed by an energization process called forming described later. Further, L1 in the figure is approximately 0.5 mm to 1 mm, and W is approximately 0.1 mm. In addition, 4 will be called a thin film including an electron emitting portion.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成薄膜2を
予めフォーミングと呼ばれる通電処理によって電子放出
部3を形成するのが一般的であった。即ち、フォーミン
グとは、前記電子放出部形成用薄膜2の両端に電圧を印
加通電し、電子放出部形成用薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部3を形成することである。尚、電子放出部3は電
子放出部形成用薄膜2の一部に亀裂が発生し、その亀裂
付近から電子放出が行なわれる場合もある。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜4と呼ぶ。
Conventionally, in these surface conduction electron-emitting devices, it has been general that the electron-emitting portion forming thin film 2 is formed with an electron-emitting portion 3 in advance by an energization process called forming before the electron emission. . That is, the forming means that a voltage is applied to both ends of the electron emitting portion forming thin film 2 to locally energize the electron emitting portion forming thin film to locally destroy, deform or alter the electron emitting portion forming thin film to make it into an electrically high resistance state. That is, the emission part 3 is formed. In some cases, the electron emitting portion 3 may have a crack in a part of the electron emitting portion forming thin film 2, and the electron may be emitted from the vicinity of the crack. Hereinafter, the thin film for forming an electron emitting portion including the electron emitting portion generated by forming is referred to as a thin film 4 including an electron emitting portion.

【0009】前記フォーミング処理をした表面伝導型電
子放出素子は上述の電子放出部を含む薄膜4に電圧を印
加し、素子表面に電流を流すことにより、上述の電子放
出部3より電子を放出せしめるものである。
In the surface conduction electron-emitting device that has been subjected to the forming process, a voltage is applied to the thin film 4 including the above-mentioned electron-emitting portion, and a current is caused to flow on the surface of the device so that electrons are emitted from the above-mentioned electron-emitting portion 3. It is a thing.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
様な従来の表面伝導型電子放出素子には、次のような問
題点があった。 (1)複数配列された表面伝導型電子放出素子に於い
て、フォーミングを均一化することで各電子放出素子の
電子放出強度を均一にするには、電子放出部形成用薄膜
に電位を与える電極間の長さを数μmから数十μm程度
に狭めることが必要であるが、数μmの精度で素子を形
成するには通常半導体技術を応用したホトリソグラフィ
ー技術を用いて素子を形成しなければならない。
However, the conventional surface conduction electron-emitting device as described above has the following problems. (1) In a plurality of surface conduction electron-emitting devices arranged, in order to make the electron emission intensity of each electron-emitting device uniform by uniformizing the forming, an electrode for applying a potential to the thin film for forming an electron-emitting portion is used. It is necessary to narrow the distance between several μm and several tens of μm, but in order to form an element with an accuracy of several μm, it is necessary to form the element using photolithography technology to which semiconductor technology is usually applied. I won't.

【0011】しかしながら、大型の基板(約5インチ角
以上)を用いてXYマトリクス状に配列された電子放出
素子を形成する場合、たとえホトリソグラフィー技術を
用いたとしても、マスクのたわみや密着性の不均一、つ
なぎめの発生により十分な精度を確保することは難し
く、実施上の観点からも問題があった。
However, when an electron-emitting device arranged in an XY matrix is formed using a large-sized substrate (about 5 inches square or more), even if the photolithography technique is used, the deflection of the mask and the adhesiveness of the mask may be reduced. It is difficult to secure sufficient accuracy due to unevenness and the occurrence of joints, and there was a problem from the viewpoint of implementation.

【0012】(2)人為的な熱集中部あるいは熱勾配を
生じるような構成により、フォーミングにより形成され
た亀裂を人為的に一定の場所に形成し、より一層の各素
子の電子放出強度を均一化することが可能であるが、電
子放出部形成用薄膜2の長さL内に数ミクロンの精度以
上で、このような人為的な熱集中部あるいは熱勾配を生
じるような構成にすることは難しい。
(2) By the structure that an artificial heat concentration portion or a thermal gradient is generated, a crack formed by forming is artificially formed at a fixed place, and the electron emission intensity of each element is further uniformized. However, it is possible to make such an artificial heat concentration portion or a heat gradient within the length L of the electron emission portion forming thin film 2 with an accuracy of several microns or more. difficult.

【0013】以上のような問題点があるため、表面伝導
型電子放出素子は、素子構造が簡単であるという利点が
あるにもかかわらず、産業上積極的に応用されるには至
っていなかった。
Due to the above problems, the surface conduction electron-emitting device has not been positively applied industrially, although it has the advantage that the device structure is simple. .

【0014】本発明者らは、上記問題点を鑑みて検討し
た結果、複数配列された表面伝導型電子放出素子の製造
において、セルフアライメントのリソグラフィー技術及
び直描技術を用いることにより、大型の基板においても
高精度に各素子を形成することができ、また各素子が均
一な電子放出強度を持つ表面伝導型電子放出素子の製造
を可能にしたものである。
The inventors of the present invention have conducted a study in view of the above problems, and as a result, in the production of a plurality of arrayed surface conduction electron-emitting devices, a large-sized substrate is obtained by using a self-alignment lithography technique and a direct writing technique. Also in the above, each element can be formed with high precision, and each element can manufacture a surface conduction electron-emitting device having a uniform electron emission intensity.

【0015】[0015]

【課題を解決するための手段】即ち、本発明は、表面伝
導型電子放出素子の製造方法において、第1の層の上に
第2の膜パターンを直描にて形成する工程、該第2の膜
パターンに対して第1の層をエッチングして第2の膜パ
ターンよりも小さい面積を持つ段差部を形成する工程、
その上に第3の膜を積層する工程、前記第2の膜パター
ンを除去して少なくとも段差部を被覆するように金属ま
たは金属化合物の膜を形成する工程、該金属または金属
化合物の膜の一部分に電子放出部を形成する工程を有す
ることを特徴とする表面伝導型電子放出素子の製造方法
である。
That is, according to the present invention, in a method of manufacturing a surface conduction electron-emitting device, the step of directly drawing a second film pattern on the first layer, the second step Etching the first layer with respect to the second film pattern to form a step portion having a smaller area than the second film pattern,
A step of laminating a third film thereon, a step of removing the second film pattern to form a metal or metal compound film so as to cover at least the step portion, and a part of the metal or metal compound film A method of manufacturing a surface conduction electron-emitting device, characterized in that the method further comprises the step of forming an electron-emitting portion.

【0016】また、本発明は、表面伝導型電子放出素子
の製造方法において、第1の層の上に中間膜を積層する
工程、該中間膜の上に第2の膜パターンを直描にて形成
する工程、該第2の膜パターンに対して中間膜および第
1の層をエッチングして第1の層に第2の膜パターンよ
りも小さい面積を持つ段差部を形成する工程、その上に
第3の膜を積層する工程、前記中間膜と第2の膜パター
ンを除去して少なくとも段差部を被覆するように金属ま
たは金属化合物の膜を形成する工程、該金属または金属
化合物の膜の一部分に電子放出部を形成する工程を有す
ることを特徴とする表面伝導型電子放出素子の製造方法
である。
In the method for manufacturing a surface conduction electron-emitting device according to the present invention, a step of laminating an intermediate film on the first layer, and a second film pattern can be directly drawn on the intermediate film. A step of forming, a step of etching the intermediate film and the first layer with respect to the second film pattern to form a step portion having an area smaller than that of the second film pattern in the first layer, and Stacking a third film, removing the intermediate film and the second film pattern to form a metal or metal compound film so as to cover at least the step portion, and a part of the metal or metal compound film A method of manufacturing a surface conduction electron-emitting device, characterized in that the method further comprises the step of forming an electron-emitting portion.

【0017】本発明において、前記中間膜はシリコンナ
イトライドまたは多結晶シリコン膜が好ましい。また、
第1の層は絶縁性基板であり、第2の膜パタ−ンはレジ
ストパタ−ンであり、第3の膜は素子電極材であるのが
好ましい。
In the present invention, the intermediate film is preferably a silicon nitride film or a polycrystalline silicon film. Also,
It is preferable that the first layer is an insulating substrate, the second film pattern is a resist pattern, and the third film is a device electrode material.

【0018】以下、本発明を詳細に説明する。図1は本
発明の表面伝導型電子放出素子の製造方法の一例を示す
概略図である。本発明の表面伝導型電子放出素子の製造
方法を図1に基づいて説明する。同図において、まず、
第1の層として絶縁性基板1を洗剤、純水および有機溶
剤により十分に洗浄後、レジストをスピナーで塗布し、
第2の膜パターンとして直線状のパターン11を直描で
形成する(図1A参照)。絶縁性基板としては例えば、
石英、ソーダガラス、ケイホウ酸系ガラスなどが用いら
れる。
The present invention will be described in detail below. FIG. 1 is a schematic view showing an example of a method of manufacturing a surface conduction electron-emitting device of the present invention. A method of manufacturing the surface conduction electron-emitting device of the present invention will be described with reference to FIG. In the figure, first,
The insulating substrate 1 as the first layer is thoroughly washed with a detergent, pure water and an organic solvent, and then a resist is applied with a spinner,
A linear pattern 11 is directly formed as a second film pattern (see FIG. 1A). As the insulating substrate, for example,
Quartz, soda glass, silicoboric acid glass, etc. are used.

【0019】直描の方法としては、レーザービームや電
子ビームをもちいる方法が一般的であり、このとき用い
るレジストはレーザーであればAZ3000、OFPR
−800、TSMR−8800、THMR、PFI、U
R−1100シリーズなどがあり、電子ビームであれば
EBR−9、AZ−5200、OEBR、PMMA、S
AL−600シリーズなどが挙げられる。
As a direct drawing method, a method using a laser beam or an electron beam is generally used. If the resist used at this time is a laser, AZ3000, OFPR
-800, TSMR-8800, THMR, PFI, U
There are R-1100 series etc., and if it is an electron beam, EBR-9, AZ-5200, OEBR, PMMA, S
AL-600 series etc. are mentioned.

【0020】次いで、前記レジストをベークした後、こ
のパターンを用いて基板1をエッチングにより、サイド
エッチが前記レジストの両側に生じるようにエッチング
を行ない段差部13を形成する(図1B参照)。この時
用いるエッチング方法としては等方的にエッチングされ
ることが望ましく、ウエツトエッチングであればフッ酸
系のエッチング液、例えばフッ硝酸、稀フッ酸、バッフ
ァーフッ酸などがあり、ドライエッチングではフッソ系
のCF4 などがある。
Then, after the resist is baked, the substrate 1 is etched using this pattern to form a step portion 13 so that side etching occurs on both sides of the resist (see FIG. 1B). The etching method used at this time is preferably isotropic etching. For wet etching, there are hydrofluoric acid-based etching solutions such as hydrofluoric nitric acid, dilute hydrofluoric acid, and buffer hydrofluoric acid. There is CF 4 of the system.

【0021】続いて、前記パターンを残したままその上
に第3の膜として素子電極材12を積層する(図1C参
照)。素子電極の材料としては導電性を有するものであ
ればどのようなものでもよいが、例えばニッケル金属が
挙げられる。また、例えば素子電極間隔Lは2μm、素
子電極長さWは300μm、素子電極5、6の膜厚dは
1000Åである。
Subsequently, the element electrode material 12 is laminated as a third film on the pattern while leaving the pattern (see FIG. 1C). Any material may be used as the material of the element electrode as long as it has conductivity, and for example, nickel metal can be cited. Further, for example, the element electrode interval L is 2 μm, the element electrode length W is 300 μm, and the film thickness d of the element electrodes 5 and 6 is 1000 Å.

【0022】次に、パターン11を剥離した後、形成さ
れた電極を各画素ごとに素子分離するために、1画素分
の電極パターンを形成し、パターン以外の電極5a、6
aをエッチングで除去し電極5、6を形成する。
Next, after the pattern 11 is peeled off, an electrode pattern for one pixel is formed in order to separate the formed electrode for each pixel, and the electrodes 5a, 6 other than the pattern are formed.
A is removed by etching to form electrodes 5 and 6.

【0023】絶縁性基板1上に設けられた素子電極5と
素子電極6の間の絶縁性基板上に、素子電極5と6にま
たがり有機金属を塗布して放置することにより、有機金
属薄膜を形成する。この後、有機金属薄膜を加熱焼成処
理し、電子放出部形成用薄膜2を形成する(図1D参
照)。なお、有機金属溶液とは、Pd、Ru、Ag、A
u、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pb等の金属を主元素とする有機化合物の溶液
である。
On the insulating substrate between the device electrodes 5 and 6 provided on the insulative substrate 1, the organic metal is spread over the device electrodes 5 and 6 and left to stand, so that the organic metal thin film is removed. Form. Then, the organometallic thin film is heated and baked to form the electron emission portion forming thin film 2 (see FIG. 1D). The organic metal solution means Pd, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
It is a solution of an organic compound containing a metal such as a, W, or Pb as a main element.

【0024】前記方法で形成された電子放出素子を真空
にした後、素子電極5、6間に電圧を不図示の電源によ
り印加しフォーミングと呼ばれる通電処理を施すと、電
子放出部形成用薄膜2の部位、特にサイドエッチングに
て形成された段差部13の近辺に構造の変化した電子放
出部3が形成される。この通電処理により電子放出部形
成用薄膜2を局所的に破壊、変形もしくは変質せしめ、
構造の変化した部位を電子放出部3と呼ぶ(図2E参
照)。電子放出部3は金属微粒子で構成されていること
が観察された。
After the electron-emitting device formed by the above method is evacuated, a voltage is applied between the device electrodes 5 and 6 by a power source (not shown) and an energization process called forming is performed to form an electron-emitting portion forming thin film 2. The electron-emitting portion 3 having a changed structure is formed in the above area, particularly near the step portion 13 formed by side etching. This energization process locally destroys, deforms or modifies the electron emission portion forming thin film 2,
The site where the structure is changed is referred to as an electron emitting portion 3 (see FIG. 2E). It was observed that the electron emitting portion 3 was composed of fine metal particles.

【0025】上記の様に、本発明の表面伝導型電子放出
素子の製造方法においては、電子放出部形成用薄膜2に
電位を与える電極間隔を大型の基板使用時においても数
μmから数十μm程度に狭めるために、直線状の一本あ
るいは複数本からなる光あるいは電子ビームによる基板
上への直描を用いるのが好ましい。この方法により基板
のたわみや反りを補正しながら、精度良く電極間の長さ
が決められるだけでなく、直線状であることによりスル
ープットを落とさずにプロセスを継続することが可能と
なる。また、直描により繋ぎ目を気にせずに大型基板に
高精度なパターンを形成することが可能である。
As described above, in the method of manufacturing the surface conduction electron-emitting device of the present invention, the electrode interval for applying the potential to the electron-emitting portion forming thin film 2 is several μm to several tens μm even when a large substrate is used. In order to narrow the size to a certain extent, it is preferable to use direct drawing on a substrate by a light or electron beam composed of one or more linear pieces. With this method, not only the length between the electrodes can be accurately determined while correcting the deflection and warpage of the substrate, but also the straight line makes it possible to continue the process without lowering the throughput. In addition, it is possible to form a highly accurate pattern on a large-sized substrate by directly drawing without worrying about the joint.

【0026】また、前記直線状のパターンを用いて、こ
のパターンの周囲に存在する絶縁性基板の絶縁層をエッ
チングして取り除き、さらに前記直線状のパターンの下
部までわずかにエッチングされるまで、(一般にサイド
エッチングと呼ばれる)エッチングを過剰に行なう。続
いてパターンを残したまま電子放出部形成用薄膜2に電
位を与えるための電極材料を蒸着するが、この方法によ
り高精度な電極間距離を持つ電極の形成が可能となる。
Further, using the linear pattern, the insulating layer of the insulating substrate existing around the pattern is etched and removed, and further until the lower part of the linear pattern is slightly etched ( Excessive etching (generally called side etching) is performed. Subsequently, an electrode material for applying an electric potential to the electron emission portion forming thin film 2 is vapor-deposited while leaving the pattern, and this method enables the formation of electrodes having a highly accurate inter-electrode distance.

【0027】さらに、前記サイドエッチングの存在によ
り、前記電極のリフトオフが容易になるだけでなく、熱
集中部となりうる絶縁層の比較的厚い領域かつフォーミ
ング時に機械的な熱応力等で亀裂が生じ易い段差部が形
成される。これによりフォーミングによる亀裂の発生位
置を人為的に作り込むことが可能となった。
Further, the presence of the side etching not only facilitates lift-off of the electrodes, but also causes a crack in the relatively thick region of the insulating layer which can be a heat concentration portion and mechanical thermal stress during forming. A step is formed. As a result, it became possible to artificially create the position where cracks were formed due to forming.

【0028】次に、図2は本発明の方法により製造され
た表面伝導型電子放出素子の概略構成図であり、図2
(a)は平面図、図2(b)はBB線断面図である。同
図において1は絶縁性基板、5と6は素子電極、4は電
子放出部を含む薄膜、3は電子放出部である。
Next, FIG. 2 is a schematic structural view of a surface conduction electron-emitting device manufactured by the method of the present invention.
2A is a plan view, and FIG. 2B is a cross-sectional view taken along the line BB. In the figure, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion.

【0029】本発明における電子放出部を含む薄膜4の
うち、電子放出部3としては、粒径が数Å〜数百Åの導
電性微粒子多数個からなり、電子放出部3以外の部分の
薄膜4は微粒子膜からなる。なお、微粒子膜とは、複数
の微粒子が集合した膜であり、その微細構造として、微
粒子が個々に分散配置した状態のみならず、微粒子が互
いに隣接、あるいは重なり合った状態(島状も含む)の
膜をさす。またこれとは別に電子放出部を含む薄膜4
は、導電性微粒子が分散されたカーボン薄膜等の場合が
ある。
Of the thin film 4 including the electron emitting portion in the present invention, the electron emitting portion 3 is composed of a large number of conductive fine particles having a particle diameter of several Å to several hundred Å, and the thin film other than the electron emitting portion 3 is thin film. 4 is a fine particle film. The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlap each other (including an island shape). Insert the membrane. In addition to this, a thin film 4 including an electron emitting portion
May be a carbon thin film or the like in which conductive particles are dispersed.

【0030】電子放出部を含む薄膜4の具体例を挙げる
と、Pd,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pb等の金属、Pd
O,SnO2 ,In23 ,PbO,Sb23 等の酸
化物、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB
4 ,GdB4 等の硼化物,TiC,ZrC,HfC,T
aC,SiC,WC等の炭化物,TiN,ZrN,Hf
N等の窒化物,Si,Ge等の半導体,カーボン,Ag
Mg,NiCu,Pb,Sn等である。そして電子放出
部を含む薄膜4は真空蒸着法,スパッタ法,化学的気相
堆積法,分散塗布法,ディッピング法,スピンナー法等
によっても形成される。
Specific examples of the thin film 4 including an electron emitting portion include Pd, Ru, Ag, Au, Ti, In, Cu and C.
Metals such as r, Fe, Zn, Sn, Ta, W, Pb, Pd
Oxides such as O, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , and YB
4 , boride such as GdB 4 , TiC, ZrC, HfC, T
Carbides such as aC, SiC, WC, TiN, ZrN, Hf
Nitride such as N, semiconductor such as Si and Ge, carbon, Ag
Mg, NiCu, Pb, Sn and the like. The thin film 4 including the electron emitting portion is also formed by a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method or the like.

【0031】上述のような製造方法によって作成された
本発明にかかわる電子放出素子の基本特性については図
3の測定評価装置を用いて測定される。
The basic characteristics of the electron-emitting device according to the present invention produced by the above-described manufacturing method are measured by using the measurement / evaluation apparatus of FIG.

【0032】図3は、図2で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図3において、1は絶縁性基体、5及び6は
素子電極、4は電子放出部を含む薄膜、3は電子放出部
を示す。また、31は素子に素子電圧Vfを印加するた
めの電源、30は素子電極5,6間の電子放出部を含む
薄膜4を流れる素子電流Ifを測定するための電流計、
34は素子の電子放出部より放出される放出電流Ieを
捕捉するためにのアノード電極、33はアノード電極3
4に電圧を印加するための高圧電源、32は素子の電子
放出部3より放出される放出電流Ieを測定するための
電流計である。
FIG. 3 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring electron emission characteristics of the device having the configuration shown in FIG. In FIG. 3, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, and 3 is an electron emitting portion. Further, 31 is a power supply for applying a device voltage Vf to the device, 30 is an ammeter for measuring a device current If flowing through the thin film 4 including an electron emitting portion between the device electrodes 5, 6.
34 is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device, 33 is the anode electrode 3
A high voltage power source for applying a voltage to 4 and an ammeter 32 for measuring the emission current Ie emitted from the electron emitting portion 3 of the device.

【0033】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極5、6に電流31
と電流計30とを接続し、該電子放出素子の上方に電流
33と電流計32とを接続したアノード電極34を配置
している。また、本電子放出素子及びアノード電極34
は真空装置内に設置され、その真空装置には不図示の排
気ポンプ及び真空計等の真空装置に必要な機器が具備さ
れており、所望の真空下で本素子の測定評価を行えるよ
うになっている。なお、アノード電極の電圧は1kV〜
10kV、アノード電極と電子放出素子との距離Hは3
mm〜8mmの範囲で測定した。
When measuring the device current If and the emission current Ie of the electron-emitting device, a current 31 is applied to the device electrodes 5 and 6.
And an ammeter 30 are connected to each other, and an anode electrode 34 to which a current 33 and an ammeter 32 are connected is arranged above the electron-emitting device. Further, the electron-emitting device and the anode electrode 34
Is installed in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge (not shown), and the measurement and evaluation of this element can be performed under a desired vacuum. ing. The voltage of the anode electrode is from 1 kV to
10 kV, the distance H between the anode electrode and the electron-emitting device is 3
It measured in the range of mm-8 mm.

【0034】なお、本発明に係る電子放出素子の基本的
な製造方法のうち、一部を変更しても構成できる。
The basic manufacturing method of the electron-emitting device according to the present invention can be constructed by partially changing it.

【0035】次に、図8は本発明の表面伝導型電子放出
素子の製造方法の他の例を示す工程図である。同図にお
いては、第1の層の絶縁性基板1上にシリコンナイトラ
イドまたは多結晶シリコン膜からなる無機膜14の中間
膜を積層し、該中間膜の上にレジストパターン11を直
描にて形成し、該レジストパターン11に対して中間膜
の無機膜14および絶縁性基板1をエッチングして絶縁
性基板1にレジストパターン11よりも小さい面積を持
つ段差部を形成するようにした以外は、上記の図1と同
様の方法で表面伝導型電子放出素子を製造する方法であ
る。
Next, FIG. 8 is a process drawing showing another example of the method of manufacturing the surface conduction electron-emitting device of the present invention. In the figure, an intermediate film of an inorganic film 14 made of silicon nitride or a polycrystalline silicon film is laminated on the insulating substrate 1 of the first layer, and the resist pattern 11 is directly drawn on the intermediate film. Other than forming the resist pattern 11 and etching the intermediate inorganic film 14 and the insulating substrate 1 to form a stepped portion having a smaller area than the resist pattern 11 on the insulating substrate 1. This is a method of manufacturing a surface conduction electron-emitting device by the same method as in FIG.

【0036】次に、本発明の製造方法を用いた、表示装
置等の画像形成装置の製造方法について図4に基づいて
説明する。上述の図1の(A)〜(D)の製造工程に
て、X方向配線105及びY方向配線106に結線され
た複数のフォーミング処理のされていない電子放出素子
104を、基板101上に配置した電子源基板をリアプ
レート102上に固定した後、基板101の5mm上方
に、フェースプレート110(ガラス基板107の内面
に蛍光膜108とメタルバック109が形成されて構成
される)を支持枠103を介し配置し、フェーストプレ
ート110、支持枠103、リアプレート102の接合
部にフッリトガラスを塗布し、大気中あるいは窒素雰囲
気中で400℃ないし500℃で10分以上焼成するこ
とで封着した(図4参照)。
Next, a method of manufacturing an image forming apparatus such as a display device using the manufacturing method of the present invention will be described with reference to FIG. In the manufacturing process of FIGS. 1A to 1D described above, a plurality of unformed electron-emitting devices 104 connected to the X-direction wiring 105 and the Y-direction wiring 106 are arranged on the substrate 101. After fixing the electron source substrate on the rear plate 102, the face plate 110 (which is formed by forming the fluorescent film 108 and the metal back 109 on the inner surface of the glass substrate 107) is supported 5 mm above the substrate 101. And fluorite glass is applied to the joint portion of the face plate 110, the support frame 103, and the rear plate 102, and is baked by baking at 400 ° C. to 500 ° C. for 10 minutes or more in the air or a nitrogen atmosphere to seal ( (See FIG. 4).

【0037】また、リアプレート102への基板101
の固定もフリットガラスで行なった。図4において、1
04は電子放出素子、105,106はそれぞれX方向
及びY方向の配線電極である。本態様では上述の如く、
フェースプレート110、支持枠103、リアプレート
102で外囲器111を構成したが、リアプレート10
2は主に基板101の強度を補強する目的で設けられる
ため、基板101自体で十分な強度を持つ場合は別体の
リアプレート102は不要であり、基板101に直接支
持枠103を封着し、フェースプレート110、支持枠
103、基板101にて外囲器111を構成しても良
い。
Further, the substrate 101 on the rear plate 102
Was also fixed with frit glass. In FIG. 4, 1
Reference numeral 04 is an electron-emitting device, and reference numerals 105 and 106 are wiring electrodes in the X and Y directions, respectively. In this aspect, as described above,
The face plate 110, the support frame 103, and the rear plate 102 constitute the envelope 111.
Since 2 is mainly provided for the purpose of reinforcing the strength of the substrate 101, if the substrate 101 itself has sufficient strength, the separate rear plate 102 is not necessary, and the support frame 103 is directly sealed to the substrate 101. The face plate 110, the support frame 103, and the substrate 101 may form the envelope 111.

【0038】蛍光膜108は、モノクロームの場合は蛍
光体のみから成るが、カラーの蛍光膜の場合は、蛍光体
の配列によりブラックストライプあるいはブラックマト
リクスなどと呼ばれる黒色導伝材112と蛍光体113
とで構成される(図6参照)。ブラックストライプ、ブ
ックマトリクスが設けられる目的は、カラー表示の場合
必要となる三原色蛍光体の、各蛍光体113間の塗り分
け部を黒くすることで混色等を目立たなくすることと、
蛍光膜108における外光反射によるコントラストの低
下を抑制することである。本態様例では蛍光体はストラ
イプ形状を採用し、先にブラックストライプを形成し、
その間隙部に各色蛍光体を塗布し、蛍光膜108を作製
した。ブラクストライプの材料として通常良く用いられ
ている黒鉛を主成分とする材料を用いたが、導電性があ
り、光の透過及び反射が少ない材料であればこれに限る
ものではない。
In the case of monochrome, the fluorescent film 108 is composed of only the phosphor, but in the case of a color fluorescent film, a black conductive material 112 and a phosphor 113 called a black stripe or a black matrix depending on the arrangement of the phosphors.
And (see FIG. 6). The purpose of providing the black stripe and the book matrix is to make the color mixture and the like inconspicuous by blackening the separately colored portions between the phosphors 113 of the three primary color phosphors necessary for color display,
This is to suppress a decrease in contrast due to reflection of external light on the fluorescent film 108. In this embodiment, the phosphor adopts a stripe shape, and a black stripe is formed first,
Phosphors of each color were applied to the gaps to form the phosphor film 108. A material containing graphite as a main component, which is often used as a material for black stripes, was used, but the material is not limited to this as long as it is electrically conductive and has little light transmission and reflection.

【0039】ガラス基板107に蛍光体を塗布する方法
はモノクロームの場合は沈澱法や印刷法が用いられる
が、カラーである本態様例では、スラリー法を用いた。
カラーの場合にも印刷法を用いても同等の塗布膜が得ら
れる。また、蛍光膜108の内面側には通常メタルバッ
ク109が設けられる。メタルバックの目的は、蛍光体
の発光のうち内面側への光をフェースプレート110側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するための電極として作用するこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体の保護等である。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後A1を真空蒸着する
ことで作製した。
As the method of applying the phosphor to the glass substrate 107, the precipitation method or the printing method is used in the case of monochrome, but the slurry method is used in the present example of the color method.
Even in the case of color, the same coating film can be obtained by using the printing method. A metal back 109 is usually provided on the inner surface side of the fluorescent film 108. The purpose of the metal back is to improve the brightness by specularly reflecting the light toward the inner surface side of the light emission of the phosphor to the face plate 110 side, to act as an electrode for applying an electron beam accelerating voltage, and This is to protect the phosphor from damage due to collision of negative ions generated in the enclosure. The metal back was produced by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after producing the fluorescent film, and then vacuum depositing A1.

【0040】フェースプレート110には、更に蛍光膜
108の導伝性を高めるため、蛍光膜108の外面側に
透明電極(不図示)が設けられる場合もあるが、本実施
態様では、メタルバックのみで十分な導伝性が得られた
ので省略した。前述の封着を行なう際、カラーの場合は
各色蛍光体と電子放出素子とを対応させなくてはいけな
いため、十分な位置合わせを行なった。
The face plate 110 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 108 in order to further enhance the conductivity of the fluorescent film 108. However, in this embodiment, only a metal back is provided. Since sufficient conductivity was obtained with, it was omitted. In the case of the above-mentioned sealing, in the case of a color, since the phosphors of the respective colors and the electron-emitting devices have to correspond to each other, sufficient alignment is performed.

【0041】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dxlないし
DxmとDylないしDynを通じ配線105,106
間に電圧を印加し、図1の(E)にて上述したフォーミ
ングを行い、電子放出部が形成された電子放出素子10
4を作製した。最後に10-6Torr程度の真空度で、
不図示の排気管をガスバーナーで熱することで溶着し外
囲器の封止を行った。最後に封止後の真空度を維持する
ために、ゲッター処理を行った。これは、封止を行う直
前あるいは封止後に、抵抗加熱あるいは高周波加熱等の
加熱法により、画像表示装置内の所定の位置(不図示)
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。ゲッターは通常Ba等が主成分であり、該蒸着
膜の吸着作用により、真空度を維持するものである。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dxl to Dxm and Dyl to Dyn. Through wiring 105, 106
An electron-emitting device 10 in which an electron-emitting portion is formed by applying a voltage between them and performing the above-described forming in FIG.
4 was produced. Finally, with a vacuum degree of about 10 -6 Torr,
The exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope. Finally, a getter process was performed in order to maintain the degree of vacuum after sealing. This is done at a predetermined position (not shown) in the image display device by a heating method such as resistance heating or high frequency heating immediately before or after sealing.
This is a process of heating the getter arranged in the above to form a vapor deposition film. The getter usually has Ba or the like as a main component, and maintains the degree of vacuum by the adsorption action of the vapor deposition film.

【0042】以上のように完成した画像形成装置におい
て、各電子放出素子には、容器外端子DxlないしDx
m,DylないしDynを通じ、電圧を印加することに
より、電子放出させ、高圧端子Hvを通じ、メタルバッ
ク109、あるいは透明電極(不図示)に数kV以上の
高圧を印加し、電子ビームを加速し、蛍光膜108に衝
突させ、励起・発光させることで画像を表示した。
In the image forming apparatus completed as described above, each of the electron-emitting devices has terminals outside the container Dxl to Dx.
Electrons are emitted by applying a voltage through m, Dyl or Dyn, and a high voltage of several kV or more is applied to the metal back 109 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam. An image was displayed by colliding with the fluorescent film 108 and exciting and emitting light.

【0043】以上述べた構成は、画像形成装置を作製す
る上での概略構成であり、例えば各部材の材料等、詳細
な部分は上述内容に限られるものではなく、さらに、複
数の電子放出素子104の基板101上での配置形態
は、一対の配線電極間に複数の電子放出素子を結線した
素子列を、複数列配置した形態であっても良く、この場
合には、これら素子列と直交する方向に、蛍光体の発光
をさせる素子の選択を行う制御電極(通常、グリッドと
呼ぶ)が配置される。このように画像形成装置の用途に
適するよう適宜選択する。
The configuration described above is a schematic configuration for manufacturing the image forming apparatus, and the detailed parts such as the material of each member are not limited to the above contents, and further, a plurality of electron-emitting devices. The arrangement form of the substrate 104 on the substrate 101 may be a form in which a plurality of element rows in which a plurality of electron-emitting devices are connected between a pair of wiring electrodes are arranged, and in this case, the element rows are orthogonal to each other. A control electrode (normally referred to as a grid) for selecting an element that causes the phosphor to emit light is arranged in the direction. Thus, the selection is appropriately made to suit the application of the image forming apparatus.

【0044】[0044]

【実施例】以下に実施例を挙げて本発明を具体的に説明
する。
EXAMPLES The present invention will be specifically described below with reference to examples.

【0045】実施例1 次に、図6はXYマトリクス上に配列された複数の表面
伝導型電子放出素子の1素子を示すものである。同図に
おいて1は絶縁性基板、5及び6は素子電極、4は電子
放出部を含む薄膜、3は電子放出部、8は絶縁層、7,
9はマトリクス電極、10は段差を含む電極間パターン
を示す。
Example 1 Next, FIG. 6 shows one of a plurality of surface conduction electron-emitting devices arranged on an XY matrix. In the figure, 1 is an insulating substrate, 5 and 6 are device electrodes, 4 is a thin film including an electron emitting portion, 3 is an electron emitting portion, 8 is an insulating layer, 7,
Reference numeral 9 indicates a matrix electrode, and 10 indicates an inter-electrode pattern including a step.

【0046】次に本発明の電子放出素子の製造方法につ
いて図6におけるA−A線上の断面図(図7に示す)を
用いて説明する。主成分がSiO2 からなり、大きさが
縦約30cm、横50cmの絶縁性基板1にレーザービ
ームにより感光するレジストをスピンナーで厚さ約0.
7μmの厚さに塗布し、パターンジェネレーターを用い
て幅約2μm長さ50cmの直線状のレジストパターン
11を形成した(図7A参照)。尚、ここで用いられる
レジスト及び直描の手法等はEB直描などその手法に適
するものを用いればよい。
Next, a method of manufacturing the electron-emitting device of the present invention will be described with reference to the sectional view taken along the line AA in FIG. 6 (shown in FIG. 7). A resist, which is composed of SiO 2 as a main component and has a size of about 30 cm in length and 50 cm in width, which is exposed to a laser beam with a spinner, has a thickness of about 0.
It was applied to a thickness of 7 μm and a linear resist pattern 11 having a width of about 2 μm and a length of 50 cm was formed using a pattern generator (see FIG. 7A). The resist and the direct drawing method used here may be those suitable for the method such as EB direct drawing.

【0047】前記レジストをベークした後、このパター
ンを用いて絶縁性基板1をフッ酸系のエッチング液で約
0.5μmのサイドエッチが前記レジストの両側に生じ
るようにエッチングを行った(図7B参照)。続いて前
記パターンを残したまま素子電極材12であるTi(厚
さ50Å)及びAu(厚さ500Å)をEB蒸着法にて
蒸着を行った(図7C参照)。
After the resist was baked, the insulating substrate 1 was etched using this pattern with a hydrofluoric acid-based etching solution so that a side etch of about 0.5 μm occurred on both sides of the resist (FIG. 7B). reference). Subsequently, Ti (thickness 50 Å) and Au (thickness 500 Å) which are the device electrode materials 12 were vapor-deposited by the EB vapor deposition method while leaving the above pattern (see FIG. 7C).

【0048】パターン11を剥離した後、形成された電
極を各素子毎に分離するために、スクリーン印刷法を用
いて横約250μm、長さ約700μmの大きさのレジ
ストを印刷し、1素子分の電極パターンを形成した。A
uをヨウ素系のエッチング液で除去し、Tiをフッ素系
のガスを用いて取り除き素子電極5、6を形成した。
After the pattern 11 is peeled off, in order to separate the formed electrodes for each element, a resist having a width of about 250 μm and a length of about 700 μm is printed by using a screen printing method, and one element Electrode pattern was formed. A
u was removed with an iodine-based etching solution, and Ti was removed with a fluorine-based gas to form element electrodes 5 and 6.

【0049】絶縁性基板1上に設けられた素子電極5と
素子電極6との間に、有機金属Pd溶液を塗布して放置
することにより、有機金属薄膜を形成した。この後、有
機金属薄膜を加熱焼成処理し、スクリーン印刷法を用い
て横約200μm、長さ約300μmの大きさのレジス
トを印刷し、フッ素系のドライエッチング等によりパタ
ーニングし、電子放出部形成用薄膜2を形成した(図7
D参照)。
An organometallic thin film was formed by applying an organometallic Pd solution between the element electrodes 5 and 6 provided on the insulating substrate 1 and leaving it to stand. After that, the organometallic thin film is heated and baked, a resist having a width of about 200 μm and a length of about 300 μm is printed using a screen printing method, and patterned by fluorine-based dry etching or the like to form an electron emission portion. A thin film 2 was formed (Fig. 7
See D).

【0050】XYマトリクス用の配線17、19はスク
リーン印刷法を用いて電極幅約150μmにパターニン
グ及び焼成により形成され、この時の絶縁膜8はスピン
ナーにて塗布可能な液体シリカ材料が用いられた。
The wirings 17 and 19 for the XY matrix are formed by patterning and baking to have an electrode width of about 150 μm using a screen printing method, and the insulating film 8 at this time is made of a liquid silica material which can be applied by a spinner. .

【0051】前記方法で形成された電子放出素子を真空
にした後、フォーミングと呼ばれる通電処理を素子電極
7、9間に電圧を不図示の電源により印加して施すと、
電子放出部形成用薄膜2の部位、特にサイドエッチング
にて形成された段差部13の近辺に構造の変化した電子
放出部3が形成された。この通電処理により電子放出部
形成用薄膜2を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位を電子放出部3に形成した(図
7E参照)。
After the electron-emitting device formed by the above method is evacuated, an energization process called forming is performed by applying a voltage between the device electrodes 7 and 9 by a power source (not shown),
An electron emitting portion 3 having a changed structure was formed at a site of the electron emitting portion forming thin film 2, especially near the step portion 13 formed by side etching. By this energization treatment, the electron-emitting portion forming thin film 2 was locally destroyed, deformed or altered, and the site with the changed structure was formed in the electron-emitting portion 3 (see FIG. 7E).

【0052】実施例2 本発明の第2の実施例を図8に示す。本実施例では実施
例1で用いた絶縁性基板1の上部にSiNからなる無機
膜14をプラズマCVDにて約0.2μmの厚さに積層
した。次に、レーザービームにより感光するレジストを
スピンナーで厚さ約0.7μmの厚さに塗布し、パター
ンジェネレーターを用いて幅約2μm、長さ50cmの
直線状のレジストパターン11を形成した(図8A参
照)。
Embodiment 2 A second embodiment of the present invention is shown in FIG. In this example, an inorganic film 14 made of SiN was laminated on the insulating substrate 1 used in Example 1 by plasma CVD to a thickness of about 0.2 μm. Next, a resist sensitive to a laser beam was applied with a spinner to a thickness of about 0.7 μm, and a linear resist pattern 11 having a width of about 2 μm and a length of 50 cm was formed using a pattern generator (FIG. 8A). reference).

【0053】このパターンを用いてSiNからなる無機
膜をフッ素系のガスを用いてドライエッチングし、さら
に絶縁性基板1をフッ酸系のウェットエッチング液で約
0.5μmのサイドエッチが前記レジストの両側に生じ
るようにエッチングを行った(図8B参照)。続いて前
記パターンを残したまま素子電極材12である透明導電
膜ITO(厚さ500Å)をイオンプレーティング蒸着
法にて蒸着を行った(図8C参照)。
Using this pattern, the inorganic film made of SiN is dry-etched using a fluorine-based gas, and the insulating substrate 1 is side-etched to about 0.5 μm with a hydrofluoric acid-based wet etching solution. Etching was performed so as to occur on both sides (see FIG. 8B). Subsequently, the transparent conductive film ITO (thickness 500Å) which is the device electrode material 12 was vapor-deposited by the ion plating vapor deposition method with the pattern left (see FIG. 8C).

【0054】次いで、レジストパターン11を剥離し、
SiNからなる無機膜をフッ素系のガスを用いてドライ
エッチングした後、形成された電極を各素子毎に分離す
るために、スクリーン印刷法を用いて横約250μm、
長さ約700μmの大きさのレジストを印刷し、1素子
分の電極パターンを形成した。つぎにITOを塩化鉄系
のエッチング液で除去し電極5、6を形成した。
Then, the resist pattern 11 is peeled off,
After dry-etching the inorganic film made of SiN using a fluorine-based gas, in order to separate the formed electrodes for each element, a screen printing method is used to obtain a width of about 250 μm.
A resist having a length of about 700 μm was printed to form an electrode pattern for one element. Next, the ITO was removed with an iron chloride-based etching solution to form electrodes 5 and 6.

【0055】絶縁性基板1上に設けられた素子電極5と
素子電極6との間に、有機金属Au溶液を塗布して放置
することにより、有機金属薄膜を形成した。この後、有
機金属薄膜を加熱焼成処理し、スクリーン印刷法を用い
て横約200μm、長さ約300μmの大きさのレジス
トを印刷し、このパターンを用いてArガスによるイオ
ンミリング等によりパターニングし、電子放出部形成用
薄膜2を形成した(図8D参照)。
An organic metal thin film was formed by applying an organic metal Au solution between the device electrodes 5 and 6 provided on the insulating substrate 1 and leaving it to stand. After that, the organometallic thin film is heated and baked, a resist having a width of about 200 μm and a length of about 300 μm is printed by using a screen printing method, and patterning is performed by ion milling or the like using Ar gas using this pattern. A thin film 2 for forming an electron emitting portion was formed (see FIG. 8D).

【0056】XYマトリクス用の配線17、19はスク
リーン印刷法を用いて電極幅約150μmにパターニン
グ及び焼成により形成され、この時の絶縁膜8はスピン
ナーにて塗布可能なポリイミド膜が用いられた。
The wirings 17 and 19 for the XY matrix are formed by patterning and baking to have an electrode width of about 150 μm using a screen printing method, and the insulating film 8 at this time is a polyimide film which can be applied by a spinner.

【0057】前記方法で形成された電子放出素子を真空
にした後、フォーミングと呼ばれる通電処理を素子電極
7、9間に電圧を不図示の電源により印加して施すと、
電子放出部形成用薄膜2の部位、特にサイドエッチング
にて形成された段差部13の近辺に構造の変化した電子
放出部3が形成された。この通電処理により電子放出部
形成用薄膜2を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位を電子放出部3に形成した(図
8E参照)。
After the electron-emitting device formed by the above method is evacuated, an energization process called forming is performed by applying a voltage between the device electrodes 7 and 9 by a power source (not shown),
An electron emitting portion 3 having a changed structure was formed at a site of the electron emitting portion forming thin film 2, especially near the step portion 13 formed by side etching. By this energization treatment, the electron-emitting portion forming thin film 2 was locally destroyed, deformed or altered, and the site with the changed structure was formed in the electron-emitting portion 3 (see FIG. 8E).

【0058】本実施例におてい絶縁性基板1とフッ酸系
のエッチングレートが小さいSiNの無機膜14を用い
て、プロセス中のレジストの変形、変質及び絶縁性基板
1との密着性の低下を防ぐことにより、高精度なパター
ン形成が可能となった。なお、ここで用いた無機膜はS
iNに限定されることはなく、絶縁性基板1のエッチャ
ントに対するエッチングレートが絶縁性基板1より小さ
い材料、例えば多結晶シリコン等の材料であればよい。
In the present embodiment, by using the insulating substrate 1 and the SiN inorganic film 14 having a low hydrofluoric acid etching rate, the resist is deformed or altered during the process, and the adhesiveness to the insulating substrate 1 is lowered. By preventing this, highly precise pattern formation became possible. The inorganic film used here is S
The material is not limited to iN, and any material having an etching rate for the etchant of the insulating substrate 1 smaller than that of the insulating substrate 1, for example, a material such as polycrystalline silicon may be used.

【0059】[0059]

【発明の効果】以上説明した様に、本発明によれば、複
数配列された表面伝導型電子放出素子の製造において、
セルフアライメントのリソグラフィー技術及び直描技術
を用いることにより、大型の基板においても高精度に各
素子を形成することができ、また各素子が均一な電子放
出強度を持つ表面伝導型電子放出素子及び画像形成装置
を得ることができる効果がある。
As described above, according to the present invention, in the manufacture of a plurality of arrayed surface conduction electron-emitting devices,
By using the self-alignment lithographic technique and direct writing technique, each element can be formed with high precision even on a large substrate, and each element has a uniform electron emission intensity. There is an effect that a forming device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子放出素子の製造方法の一例を示す
工程図である。
FIG. 1 is a process drawing showing an example of a method for manufacturing an electron-emitting device of the present invention.

【図2】本発明の電子放出素子の実施態様例を示す概略
構成図である。
FIG. 2 is a schematic configuration diagram showing an embodiment example of an electron-emitting device of the present invention.

【図3】電子放出素子の電子放出特性の測定評価装置を
示す概略図である。
FIG. 3 is a schematic diagram showing an apparatus for measuring and evaluating electron emission characteristics of an electron emitting element.

【図4】単純マトリクス方式ディスプレイパネルの構成
を示す概略構成図である。
FIG. 4 is a schematic configuration diagram showing a configuration of a simple matrix display panel.

【図5】ブラックストライプあるいはブラックマトリク
スの概略構成図である。
FIG. 5 is a schematic configuration diagram of a black stripe or a black matrix.

【図6】本発明の実施例1による電子放出素子を示す概
略構成図である。
FIG. 6 is a schematic configuration diagram showing an electron-emitting device according to Example 1 of the present invention.

【図7】本発明の実施例1による電子放出素子の製造方
法を示す工程図である。
FIG. 7 is a process drawing showing the method of manufacturing the electron-emitting device according to the first embodiment of the present invention.

【図8】本発明の実施例2による電子放出素子の製造方
法を示す工程図である。
FIG. 8 is a process drawing showing a method for manufacturing an electron-emitting device according to a second embodiment of the present invention.

【図9】従来の表面伝導型電子放出素子の典型的な素子
構成を示す説明図である。
FIG. 9 is an explanatory diagram showing a typical device configuration of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5,6 素子電極 7,9 マトリツクス電極 8 層間絶縁層 10 電極間パタ−ン 11 レジストパタ−ン 12 素子電極材 13 段差部 14 無機膜 17,19 XYマトリクス用の配線 30,32 電流計 31 電源 33 高圧電源 34 アノード電極 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Thin film for forming an electron emitting portion 3 Electron emitting portion 4 Thin film including an electron emitting portion 5,6 Element electrode 7,9 Matrix electrode 8 Interlayer insulating layer 10 Electrode pattern 11 Resist pattern 12 Element electrode material 13 Stepped portion 14 Inorganic film 17, 19 XY matrix wiring 30, 32 Ammeter 31 Power supply 33 High-voltage power supply 34 Anode electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 表面伝導型電子放出素子の製造方法にお
いて、第1の層の上に第2の膜パターンを直描にて形成
する工程、該第2の膜パターンに対して第1の層をエッ
チングして第2の膜パターンよりも小さい面積を持つ段
差部を形成する工程、その上に第3の膜を積層する工
程、前記第2の膜パターンを除去して少なくとも段差部
を被覆するように金属または金属化合物の膜を形成する
工程、該金属または金属化合物の膜の一部分に電子放出
部を形成する工程を有することを特徴とする表面伝導型
電子放出素子の製造方法。
1. A method of manufacturing a surface conduction electron-emitting device, comprising the step of directly drawing a second film pattern on the first layer, and the first layer with respect to the second film pattern. To form a step portion having an area smaller than that of the second film pattern, a step of laminating a third film thereon, and the second film pattern is removed to cover at least the step portion. A method of manufacturing a surface conduction electron-emitting device, comprising the steps of forming a film of a metal or a metal compound as described above, and forming an electron-emitting portion in a part of the film of the metal or a metal compound.
【請求項2】 第1の層が絶縁性基板である請求項1記
載の表面伝導型電子放出素子の製造方法。
2. The method for manufacturing a surface conduction electron-emitting device according to claim 1, wherein the first layer is an insulating substrate.
【請求項3】 第2の膜パタ−ンがレジストパタ−ンで
ある請求項1記載の表面伝導型電子放出素子の製造方
法。
3. The method of manufacturing a surface conduction electron-emitting device according to claim 1, wherein the second film pattern is a resist pattern.
【請求項4】 第3の膜が素子電極材である請求項1記
載の表面伝導型電子放出素子の製造方法。
4. The method for manufacturing a surface conduction electron-emitting device according to claim 1, wherein the third film is a device electrode material.
【請求項5】 表面伝導型電子放出素子の製造方法にお
いて、第1の層の上に中間膜を積層する工程、該中間膜
の上に第2の膜パターンを直描にて形成する工程、該第
2の膜パターンに対して中間膜および第1の層をエッチ
ングして第1の層に第2の膜パターンよりも小さい面積
を持つ段差部を形成する工程、その上に第3の膜を積層
する工程、前記中間膜と第2の膜パターンを除去して少
なくとも段差部を被覆するように金属または金属化合物
の膜を形成する工程、該金属または金属化合物の膜の一
部分に電子放出部を形成する工程を有することを特徴と
する表面伝導型電子放出素子の製造方法。
5. A method of manufacturing a surface conduction electron-emitting device, the step of laminating an intermediate film on the first layer, the step of directly forming a second film pattern on the intermediate film, A step of etching the intermediate film and the first layer with respect to the second film pattern to form a step portion having an area smaller than that of the second film pattern in the first layer, and a third film thereon. Laminating the intermediate film and the second film pattern to form a film of a metal or a metal compound so as to cover at least the step portion, and an electron emitting portion on a part of the film of the metal or the metal compound. A method of manufacturing a surface conduction electron-emitting device, comprising the step of forming a.
【請求項6】 前記中間膜はシリコンナイトライドまた
は多結晶シリコン膜である請求項5記載の表面伝導型電
子放出素子の製造方法。
6. The method of manufacturing a surface conduction electron-emitting device according to claim 5, wherein the intermediate film is a silicon nitride film or a polycrystalline silicon film.
【請求項7】 第1の層が絶縁性基板である請求項5記
載の表面伝導型電子放出素子の製造方法。
7. The method for manufacturing a surface conduction electron-emitting device according to claim 5, wherein the first layer is an insulating substrate.
【請求項8】 第2の膜パタ−ンがレジストパタ−ンで
ある請求項5記載の表面伝導型電子放出素子の製造方
法。
8. The method of manufacturing a surface conduction electron-emitting device according to claim 5, wherein the second film pattern is a resist pattern.
【請求項9】 第3の膜が素子電極材である請求項5記
載の表面伝導型電子放出素子の製造方法。
9. The method for manufacturing a surface conduction electron-emitting device according to claim 5, wherein the third film is a device electrode material.
JP10181393A 1993-04-06 1993-04-06 Method of manufacturing surface conduction electron-emitting device Expired - Fee Related JP2930275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10181393A JP2930275B2 (en) 1993-04-06 1993-04-06 Method of manufacturing surface conduction electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10181393A JP2930275B2 (en) 1993-04-06 1993-04-06 Method of manufacturing surface conduction electron-emitting device

Publications (2)

Publication Number Publication Date
JPH06295661A true JPH06295661A (en) 1994-10-21
JP2930275B2 JP2930275B2 (en) 1999-08-03

Family

ID=14310575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10181393A Expired - Fee Related JP2930275B2 (en) 1993-04-06 1993-04-06 Method of manufacturing surface conduction electron-emitting device

Country Status (1)

Country Link
JP (1) JP2930275B2 (en)

Also Published As

Publication number Publication date
JP2930275B2 (en) 1999-08-03

Similar Documents

Publication Publication Date Title
JP2000285801A (en) Manufacture of electron emission element, electron source using electron emission element, and image formation device
JP4046959B2 (en) Electron beam generator and image forming apparatus
JP3305151B2 (en) Image display device
JP2930275B2 (en) Method of manufacturing surface conduction electron-emitting device
JP3200270B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
US6614167B1 (en) Electron source, image forming apparatus, and manufacture method for electron source
JP4058187B2 (en) Electron source substrate, image display device, and electron source substrate manufacturing method
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JPH0765708A (en) Manufacture of electron emission element and image formng device
JP3372715B2 (en) Image forming device
JP3131781B2 (en) Electron emitting element, electron source using the electron emitting element, and image forming apparatus
JP3205176B2 (en) Electron source, control method thereof, image forming apparatus and image forming method
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3450425B2 (en) Electron source, method of manufacturing the same, and image forming apparatus
JPH0883579A (en) Image forming device and its manufacture
JP3207990B2 (en) Flat plate type image forming apparatus
JP3305169B2 (en) Electron beam generator and image forming apparatus using the same
JP4147072B2 (en) Electron source substrate, manufacturing method thereof, and image display apparatus using the electron source substrate
JP3044434B2 (en) Method of manufacturing electron source and image forming apparatus
JP2001351548A (en) Flat-panel image forming device and its manufacturing method
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP2961511B2 (en) Electron emitting device and image forming apparatus
JP2000090860A (en) Image forming device
JPH07321110A (en) Method of forming interconnection, electron source and manufacture thereof, and image forming device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees