JPH06208030A - 光結合構造 - Google Patents
光結合構造Info
- Publication number
- JPH06208030A JPH06208030A JP305193A JP305193A JPH06208030A JP H06208030 A JPH06208030 A JP H06208030A JP 305193 A JP305193 A JP 305193A JP 305193 A JP305193 A JP 305193A JP H06208030 A JPH06208030 A JP H06208030A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- emitting element
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 段差のある基板上に形成した発光素子と受光
素子とを容易に結合し、かつ基板への光の漏洩を減少さ
せる。 【構成】 基板１上に形成された電子回路２と発光素子
３，受光素子４との間に生じた段差を平坦化する平坦化
層５を形成し、その後に光導波路６を配設する。
素子とを容易に結合し、かつ基板への光の漏洩を減少さ
せる。 【構成】 基板１上に形成された電子回路２と発光素子
３，受光素子４との間に生じた段差を平坦化する平坦化
層５を形成し、その後に光導波路６を配設する。
Description
【０００１】
【産業上の利用分野】本発明は、同一基板上に形成され
た発光素子と受光素子とを結合する光結合構造に関する
ものである。
た発光素子と受光素子とを結合する光結合構造に関する
ものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
等の集積回路においてはその高集積化のために電気配線
が細線化している。これに伴い配線遅延時間や発熱に問
題が生じ、光を配線に用いることが考えられている。こ
のとき、１９９２年固体素子コンファランス予稿集１０
−１２頁にあるように、ＬＳＩ上に設けられた発光素
子、受光素子の接続にはＬＳＩとは別に設けられた光回
路用の基板が用いられていた。
等の集積回路においてはその高集積化のために電気配線
が細線化している。これに伴い配線遅延時間や発熱に問
題が生じ、光を配線に用いることが考えられている。こ
のとき、１９９２年固体素子コンファランス予稿集１０
−１２頁にあるように、ＬＳＩ上に設けられた発光素
子、受光素子の接続にはＬＳＩとは別に設けられた光回
路用の基板が用いられていた。
【０００３】しかし、この構造ではＬＳＩと光回路用の
基板とを別に作製した後、さらに位置合わせを行う必要
があり、行程が複雑であること、また位置合わせ後、そ
の固定が必要であり、長期に亙って安定性に問題があっ
た。
基板とを別に作製した後、さらに位置合わせを行う必要
があり、行程が複雑であること、また位置合わせ後、そ
の固定が必要であり、長期に亙って安定性に問題があっ
た。
【０００４】また、上記問題点を解決する方法として、
直接ＬＳＩ上に光回路を設置することも可能であるが、
ＬＳＩがガリウム砒素（ＧａＡｓ）であり、発光素子お
よび受光素子がインジウムリン（ＩｎＰ）を主成分とす
る材料で作られている場合、または、ＬＳＩがシリコン
（Ｓｉ）であり、発光素子および受光素子がＧａＡｓま
たはＩｎＰを主成分とする材料で作られている場合にお
いては、良好な発光素子および受光素子を得るために発
光素子部、受光素子部の厚さを厚くしている。
直接ＬＳＩ上に光回路を設置することも可能であるが、
ＬＳＩがガリウム砒素（ＧａＡｓ）であり、発光素子お
よび受光素子がインジウムリン（ＩｎＰ）を主成分とす
る材料で作られている場合、または、ＬＳＩがシリコン
（Ｓｉ）であり、発光素子および受光素子がＧａＡｓま
たはＩｎＰを主成分とする材料で作られている場合にお
いては、良好な発光素子および受光素子を得るために発
光素子部、受光素子部の厚さを厚くしている。
【０００５】このため、ＬＳＩの電子回路における段差
よりもさらに大きな段差を生じており、その接続は困難
であった。また、光回路からの電子回路への光の漏洩は
誤動作の大きな原因の一つであった。
よりもさらに大きな段差を生じており、その接続は困難
であった。また、光回路からの電子回路への光の漏洩は
誤動作の大きな原因の一つであった。
【０００６】本発明は、上記問題に鑑み、段差のある基
板上に形成された発光素子と受光素子を容易に結合し、
かつ基板への光の漏洩を減少させる光結合構造を提供す
ることを目的とする。
板上に形成された発光素子と受光素子を容易に結合し、
かつ基板への光の漏洩を減少させる光結合構造を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成する本発
明に係る光結合構造は、電子回路と発光素子及び受光素
子とを具備する半導体基板上で該発光素子と受光素子と
を結合する光結合構造において、上記発光素子，受光素
子のいずれか一方又は両方と上記電子回路とがなす段差
を平坦にする平坦化層を形成すると共に当該平坦化層の
上層に光導波構造を配設してなることを特徴とする。
明に係る光結合構造は、電子回路と発光素子及び受光素
子とを具備する半導体基板上で該発光素子と受光素子と
を結合する光結合構造において、上記発光素子，受光素
子のいずれか一方又は両方と上記電子回路とがなす段差
を平坦にする平坦化層を形成すると共に当該平坦化層の
上層に光導波構造を配設してなることを特徴とする。
【０００８】また、上記構造において、段差を平坦化す
る平坦化層の少なくとも一部が光吸収層であっても良
い。
る平坦化層の少なくとも一部が光吸収層であっても良
い。
【０００９】以下、本発明の内容を説明する。
【００１０】図１は、本発明の構成を説明する図であ
る。同図中１は基板、２は電子回路、３は発光素子、４
は受光素子、５は平坦化層、６は光導波路を各々図示す
る。基板１の上には電子回路２と発光素子３及び受光素
子４が搭載されている。電子回路２と発光素子３，受光
素子４との間には段差が生ずるため、発光素子３と受光
素子４とを効率よく結合するための光導波路６を作製す
るために、平坦化層５を形成し、その後この平坦化層５
の上層に光導波路６を形成する。
る。同図中１は基板、２は電子回路、３は発光素子、４
は受光素子、５は平坦化層、６は光導波路を各々図示す
る。基板１の上には電子回路２と発光素子３及び受光素
子４が搭載されている。電子回路２と発光素子３，受光
素子４との間には段差が生ずるため、発光素子３と受光
素子４とを効率よく結合するための光導波路６を作製す
るために、平坦化層５を形成し、その後この平坦化層５
の上層に光導波路６を形成する。
【００１１】このとき平坦化層５の上面に光導波路６を
作製するため、フォトリソグラフィやドライエッチング
など通常のパターン化技術を用いることができ、光導波
路と光素子の位置合わせも容易にできる。
作製するため、フォトリソグラフィやドライエッチング
など通常のパターン化技術を用いることができ、光導波
路と光素子の位置合わせも容易にできる。
【００１２】図１においては発光素子３、受光素子４は
横方向に発光、受光する形態のものを示してあるが、縦
方向のものについても適用可能である。
横方向に発光、受光する形態のものを示してあるが、縦
方向のものについても適用可能である。
【００１３】また、平坦化層５としては発光素子３から
の光を吸収する材料を用いたり、また光を吸収する材料
を分散することにより光導波路６からの漏洩光が電子回
路２に及ぼす影響を減少することができる。
の光を吸収する材料を用いたり、また光を吸収する材料
を分散することにより光導波路６からの漏洩光が電子回
路２に及ぼす影響を減少することができる。
【００１４】このように本発明は、発光素子およびまた
は受光素子と電子回路により形成される段差を平坦化
し、光の結合を容易にするとともに、該平坦化部分に光
吸収層を設けることで光導波路からの漏洩光を減少する
ようにしている。
は受光素子と電子回路により形成される段差を平坦化
し、光の結合を容易にするとともに、該平坦化部分に光
吸収層を設けることで光導波路からの漏洩光を減少する
ようにしている。
【００１５】
【実施例】以下、本発明の好適な実施例を説明する。 （実施例１）電子回路２を有するＳｉ基板１の一部にＧ
ａＡｓ、歪超格子、ＩｎＰからなるバッファ層を成長
し、その上にＩｎＧａＡｓ、ＩｎＧａＡｓＰ多重量子井
戸（ＭＱＷ）を活性層とする1.５μｍ帯のレーザー構造
を成長し、その一部を発光素子３、一部を受光素子４と
した。
ａＡｓ、歪超格子、ＩｎＰからなるバッファ層を成長
し、その上にＩｎＧａＡｓ、ＩｎＧａＡｓＰ多重量子井
戸（ＭＱＷ）を活性層とする1.５μｍ帯のレーザー構造
を成長し、その一部を発光素子３、一部を受光素子４と
した。
【００１６】発光部の基板からの段差は１５μｍであっ
た。平坦化層５にはポリメチルメタクリレートを５μｍ
の厚さにスピンコートした。次に、重水素化メタクリレ
ートと重水素化フッ化メタクリレートとの共重合体を、
８μｍの厚さにスピンコートし、ガイド層とした。
た。平坦化層５にはポリメチルメタクリレートを５μｍ
の厚さにスピンコートした。次に、重水素化メタクリレ
ートと重水素化フッ化メタクリレートとの共重合体を、
８μｍの厚さにスピンコートし、ガイド層とした。
【００１７】次いで、重水素化メタクリレートの割合を
増加した共重合体を４μｍの厚さにスピンコートし、フ
ォトリソグラフィとドライエッチングとを用いて発光素
子３と受光素子４とを結合するコアを作製し、次に前記
ガイドと同じ共重合体を塗布した。電子回路２のエラー
レイトは光素子駆動時も増大しなかった。
増加した共重合体を４μｍの厚さにスピンコートし、フ
ォトリソグラフィとドライエッチングとを用いて発光素
子３と受光素子４とを結合するコアを作製し、次に前記
ガイドと同じ共重合体を塗布した。電子回路２のエラー
レイトは光素子駆動時も増大しなかった。
【００１８】（実施例２）電子回路２を有するＧａＡｓ
基板１の一部に、歪超格子、ＩｎＰからなるバッファ層
を成長し、その上にＩｎＧａＡｓＰ、ＩｎＧａＡｓＰ多
重量子井戸（ＭＱＷ）を活性層とする1.３μｍ帯のレー
ザー構造を成長し、その一部を発光素子３、一部を受光
素子４とした。
基板１の一部に、歪超格子、ＩｎＰからなるバッファ層
を成長し、その上にＩｎＧａＡｓＰ、ＩｎＧａＡｓＰ多
重量子井戸（ＭＱＷ）を活性層とする1.３μｍ帯のレー
ザー構造を成長し、その一部を発光素子３、一部を受光
素子４とした。
【００１９】発光部の基板からの段差は１３μｍであっ
た。平坦化層５にはポリメチルメタクリレートを４μｍ
の厚さにスピンコートした。次に、重水素化メタクリレ
ートと重水素化フッ化メタクリレートとの共重合体を６
μｍの厚さにスピンコートし、ガイド層とした。
た。平坦化層５にはポリメチルメタクリレートを４μｍ
の厚さにスピンコートした。次に、重水素化メタクリレ
ートと重水素化フッ化メタクリレートとの共重合体を６
μｍの厚さにスピンコートし、ガイド層とした。
【００２０】次いで、重水素化メタクリレートの割合を
増加した共重合体を４μｍの厚さにスピンコートし、フ
ォトリソグラフィとドライエッチングを用いて発光素子
３と受光素子４とを結合するコアを作製し、次に前記ガ
イドと同じ共重合体を塗布した。電子回路２のエラーレ
イトは光素子駆動時も増大しなかった。
増加した共重合体を４μｍの厚さにスピンコートし、フ
ォトリソグラフィとドライエッチングを用いて発光素子
３と受光素子４とを結合するコアを作製し、次に前記ガ
イドと同じ共重合体を塗布した。電子回路２のエラーレ
イトは光素子駆動時も増大しなかった。
【００２１】（実施例３）電子回路２を有するＳｉ基板
１の一部に、ＧａＡｓ、歪超格子、ＧａＡｓからなるバ
ッファ層を成長し、その上にＧａＡｓ、ＡｌＧａＡｓ多
重量子井戸（ＭＱＷ）を活性層とする0.８μｍ帯のレー
ザー構造を成長し、その一部を発光素子３、一部を受光
素子４とした。
１の一部に、ＧａＡｓ、歪超格子、ＧａＡｓからなるバ
ッファ層を成長し、その上にＧａＡｓ、ＡｌＧａＡｓ多
重量子井戸（ＭＱＷ）を活性層とする0.８μｍ帯のレー
ザー構造を成長し、その一部を発光素子３、一部を受光
素子４とした。
【００２２】発光部の基板からの段差は７μｍであっ
た。平坦化層５およびガイド層にはポリカーボネートを
５μｍの厚さにスピンコートし、これにメタクリレート
モノマーを含浸させ、加熱して重合した。
た。平坦化層５およびガイド層にはポリカーボネートを
５μｍの厚さにスピンコートし、これにメタクリレート
モノマーを含浸させ、加熱して重合した。
【００２３】次に、ポリカーボネートを４μｍの厚さに
スピンコートし、これにメタクリレートモノマーを含浸
させフォトリソグラフィを用いて発光素子３と受光素子
４とを結合するコア以外の部分のモノマを重合した後、
残存モノマを除去した。電子回路２のエラーレイトは光
素子駆動時も増大しなかった。
スピンコートし、これにメタクリレートモノマーを含浸
させフォトリソグラフィを用いて発光素子３と受光素子
４とを結合するコア以外の部分のモノマを重合した後、
残存モノマを除去した。電子回路２のエラーレイトは光
素子駆動時も増大しなかった。
【００２４】（実施例４）電子回路２を有するＳｉ基板
１の一部に、ＧａＡｓ、ＡｌＧａＡｓ多重量子井戸（Ｍ
ＱＷ）を活性層とする0.８μｍ帯のレーザー構造を接着
し、その一部を発光素子３、一部を受光素子４とした。
発光部の基板からの段差は１５μｍであった。
１の一部に、ＧａＡｓ、ＡｌＧａＡｓ多重量子井戸（Ｍ
ＱＷ）を活性層とする0.８μｍ帯のレーザー構造を接着
し、その一部を発光素子３、一部を受光素子４とした。
発光部の基板からの段差は１５μｍであった。
【００２５】平坦化層５には炭素粉末を混入したポリイ
ミドを７μｍの厚さにスピンコートした。次にポリメタ
クリレートを８μｍの厚さにスピンコートし、ガイド層
とした。
ミドを７μｍの厚さにスピンコートした。次にポリメタ
クリレートを８μｍの厚さにスピンコートし、ガイド層
とした。
【００２６】次に、ポリベンジルメタクリレートを３μ
ｍの厚さにスピンコートし、フォトリソグラフィとドラ
イエッチングとを用いて発光素子３と受光素子４とを結
合するコアを作製し、次にポリメタクリレートを塗布し
た。電子回路２のエラーレイトは光素子駆動時も増大し
なかった。
ｍの厚さにスピンコートし、フォトリソグラフィとドラ
イエッチングとを用いて発光素子３と受光素子４とを結
合するコアを作製し、次にポリメタクリレートを塗布し
た。電子回路２のエラーレイトは光素子駆動時も増大し
なかった。
【００２７】
【発明の効果】以上説明したように、本発明の光結合構
造によれば、半導体のプロセスと同様な方法を用いるこ
とができ、容易に半導体上の発光素子と受光素子を結合
することが可能である。
造によれば、半導体のプロセスと同様な方法を用いるこ
とができ、容易に半導体上の発光素子と受光素子を結合
することが可能である。
【図１】本発明の構成を説明する図である。
１ 基板 ２ 電子回路 ３ 発光素子 ４ 受光素子 ５ 平坦化層 ６ 光導波路
Claims (2)
- 【請求項１】 電子回路と発光素子及び受光素子とを具
備する半導体基板上で該発光素子と受光素子とを結合す
る光結合構造において、上記発光素子，受光素子のいず
れか一方又は両方と上記電子回路とがなす段差を平坦に
する平坦化層を形成すると共に当該平坦化層の上層に光
導波構造を配設してなることを特徴とする光結合構造。 - 【請求項２】 請求項１において、段差を平坦化する平
坦化層の少なくとも一部が光吸収層であることを特徴と
する光結合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP305193A JPH06208030A (ja) | 1993-01-12 | 1993-01-12 | 光結合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP305193A JPH06208030A (ja) | 1993-01-12 | 1993-01-12 | 光結合構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208030A true JPH06208030A (ja) | 1994-07-26 |
Family
ID=11546528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP305193A Pending JPH06208030A (ja) | 1993-01-12 | 1993-01-12 | 光結合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06208030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403676B2 (en) | 2004-06-09 | 2008-07-22 | Nec Corporation | Optical waveguide module |
| WO2010137661A1 (ja) * | 2009-05-28 | 2010-12-02 | シチズンホールディングス株式会社 | 光源装置 |
-
1993
- 1993-01-12 JP JP305193A patent/JPH06208030A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403676B2 (en) | 2004-06-09 | 2008-07-22 | Nec Corporation | Optical waveguide module |
| WO2010137661A1 (ja) * | 2009-05-28 | 2010-12-02 | シチズンホールディングス株式会社 | 光源装置 |
| JP5294283B2 (ja) * | 2009-05-28 | 2013-09-18 | シチズンホールディングス株式会社 | 光源装置 |
| US8704447B2 (en) | 2009-05-28 | 2014-04-22 | Citizen Holdings Co., Ltd. | Light source device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9304255B2 (en) | Optical device and manufacturing method therefor | |
| US9772447B2 (en) | Method for realizing heterogeneous III-V silicon photonic integrated circuits | |
| Goossen et al. | GaAs MQW modulators integrated with silicon CMOS | |
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| US5148504A (en) | Optical integrated circuit designed to operate by use of photons | |
| US5825047A (en) | Optical semiconductor device | |
| US6485993B2 (en) | Method of making opto-electronic devices using sacrificial devices | |
| US5158907A (en) | Method for making semiconductor devices with low dislocation defects | |
| CA2114563A1 (en) | Integrated Semiconductor Devices and Method for Manufacture Thereof | |
| Chan et al. | Grafted semiconductor optoelectronics | |
| Bockstaele et al. | Realization and characterization of 8/spl times/8 resonant cavity LED arrays mounted onto CMOS drivers for POF-based interchip interconnections | |
| CN102244367B (zh) | 一种选区聚合物键合硅基混合激光器及其制备方法 | |
| Nakahara et al. | Hybrid integration of smart pixels by using polyimide bonding: demonstration of a GaAs pin photodiode/CMOS receiver | |
| JPH06208030A (ja) | 光結合構造 | |
| WO2012002045A1 (ja) | 半導体装置およびその製造方法、集積基板、光モジュール、光通信装置 | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| Ahadian et al. | Epitaxy-on-electronics technology for monolithic optoelectronic integration: foundations, development, and status | |
| DE602005004945T2 (de) | Herstellung einer optischen Verbindungsschicht auf einem elektronischen Schaltkreis | |
| Jokerst | Integrated optoelectronics using thin film epitaxial liftoff materials and devices | |
| WO2024150523A1 (ja) | ハイブリッド光素子及びハイブリッド光素子の生産方法 | |
| Kuo et al. | Large array of GaAs modulators and detectors flip-chip solder bonded to silicon CMOS using InGaP as the selective etch stop for GaAs substrate removal | |
| Georgakilas et al. | III-V material and device aspects for the monolithic integration of GaAs devices on Si using GaAs/Si low temperature wafer bonding | |
| Chen | Ultra-compact integrated coherent receiver with grating-based beam splitter | |
| Oren et al. | Device processing technology for free-space optical interconnect system | |
| Hu et al. | Ex-situ cavity phase tuning of InGaAs/AlGaAs multiple quantum well based inverted asymmetric Fabry-Perot reflection modulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |