JPH0573315B2 - - Google Patents
Info
- Publication number
- JPH0573315B2 JPH0573315B2 JP61216646A JP21664686A JPH0573315B2 JP H0573315 B2 JPH0573315 B2 JP H0573315B2 JP 61216646 A JP61216646 A JP 61216646A JP 21664686 A JP21664686 A JP 21664686A JP H0573315 B2 JPH0573315 B2 JP H0573315B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal processing
- potential
- output
- color difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000013139 quantization Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、カラーテレビジヨン受像機の色差信
号のデジタル信号処理回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital signal processing circuit for color difference signals of a color television receiver.
従来の技術
近年、メモリー価格の低下に伴ない、テレビジ
ヨン受像機にメモリーを応用したデジタル信号処
理回路が導入されるようになつてきた。例えば、
ピクチヤーインピクチヤーである。(テレビジヨ
ン学会技術報告「モニター・イン・テレビ」
TEBS99−2 S.55.9.20)このような用途では、
アナログ入出力信号として、輝度信号と色差信号
を扱うのが一般的である。理由は、このように帯
域圧縮された信号の方がメモリ容量が少なくで
き、又、コンポーネント信号なので時間軸圧縮等
が容易であるからである。BACKGROUND ART In recent years, with the decline in memory prices, digital signal processing circuits that utilize memory have been introduced into television receivers. for example,
It is picture-in-picture. (Television Society Technical Report “Monitor in Television”)
TEBS99−2 S.55.9.20) In such applications,
Generally, luminance signals and color difference signals are handled as analog input/output signals. The reason is that the memory capacity of the band-compressed signal can be reduced, and since it is a component signal, it is easier to compress the time axis.
以下従来のカラーテレビジヨン受像機の色差信
号のデジタル信号処理回路の一例について、第4
図を参照し説明する。 The following is an example of a digital signal processing circuit for color difference signals of a conventional color television receiver.
This will be explained with reference to the figures.
第4図は、従来のカラーテレビジヨン受像機の
色差信号のデジタル信号処理回路である。1はア
ナログ色差信号入力端子、2〜4はトランジス
タ、5は電圧源、6はキヤパシタ、7はクランプ
用パルスの入力端子、8はA/D変換器、9は信
号処理回路部、10は出力選択スイツチ、11は
出力選択スイツチ制御パルス入力端子、12は
D/A変換器、13はアナログ色差信号出力端子
である。 FIG. 4 shows a digital signal processing circuit for color difference signals of a conventional color television receiver. 1 is an analog color difference signal input terminal, 2 to 4 are transistors, 5 is a voltage source, 6 is a capacitor, 7 is a clamping pulse input terminal, 8 is an A/D converter, 9 is a signal processing circuit section, and 10 is an output A selection switch, 11 is an output selection switch control pulse input terminal, 12 is a D/A converter, and 13 is an analog color difference signal output terminal.
以上のように構成された従来のカラーテレビジ
ヨン受像機の色差信号のデジタル信号処理回路に
ついて、以下、第2図の波形図を参照しながら、
その動作を説明する。波形aはアナログ色差信号
入力端子1の波形例で、水平の帰線期間は基準と
なる一定電位で映像信号はこの電位に対する電位
差として表現される。波形bはクランプ用パルス
入力端子7の波形で、波形aのアナログ色差信号
の水平帰線の期間Hのパルスである。クランプ用
パルス入力端子7が“H”の時、トランジスタ3
が導通し、トランジスタ4のベースは電圧源5の
電位に固定され、“L”の時には、その電位に対
する交流分がA/D変換器8に入力される。すな
わち、アナログ色差信号入力端子1の信号をトラ
ンジスタ2〜4で構成されるクランプ回路を通じ
て電圧源5により定まるA/D変換器8にとつて
都合のよい電位に直流的に平行移動する。色差信
号の基準電位は中央なので、この都合のよい電位
とはA/D変換器8の入力可能範囲の中央の電位
である。このようにしてA/D変換器8でA/D
されたデジタル信号が信号処理回路部9で処理さ
れる。この信号処理回路部9にはメモリーが多用
されるため、情報量を少なくしてメモリー容量を
減少させたい。したがつて、波形aの水平帰線期
間を除いた部分だけ扱うのが一般的である。ここ
では、出力選択スイツチ10の制御パルス入力端
子11の波形cが“H”の期間の信号のみ扱うも
のとする。波形cの信号が“H”の期間、出力選
択スイツチ10は信号処理回路部9からのデータ
をD/A変換器12に伝え、“L”の期間はクラ
ンプ基準データ、例えば、データ長が5ビツトの
場合は0〜31の中央の15(01111)をD/A変換器
12に伝える。波形dはアナログ色差信号出力端
子13の波形例で、波形cが“L”の期間はクラ
ンプ基準電位である。 Regarding the digital signal processing circuit for the color difference signals of the conventional color television receiver configured as described above, the following will be described with reference to the waveform diagram in FIG.
Let's explain its operation. Waveform a is an example of the waveform of the analog color difference signal input terminal 1. During the horizontal retrace period, a constant potential is used as a reference, and the video signal is expressed as a potential difference with respect to this potential. Waveform b is the waveform of the clamping pulse input terminal 7, and is a pulse of the horizontal retrace period H of the analog color difference signal of waveform a. When the clamp pulse input terminal 7 is “H”, the transistor 3
conducts, the base of the transistor 4 is fixed at the potential of the voltage source 5, and when it is "L", the alternating current component with respect to that potential is input to the A/D converter 8. In other words, the signal at the analog color difference signal input terminal 1 is translated in direct current to a suitable potential for the A/D converter 8 determined by the voltage source 5 through a clamp circuit composed of transistors 2 to 4. Since the reference potential of the color difference signal is at the center, this convenient potential is the potential at the center of the input range of the A/D converter 8. In this way, the A/D converter 8
The digital signal thus obtained is processed by the signal processing circuit section 9. Since memory is frequently used in the signal processing circuit section 9, it is desirable to reduce the amount of information to reduce the memory capacity. Therefore, it is common to treat only the portion of waveform a excluding the horizontal retrace period. Here, it is assumed that only the signal during the period in which the waveform c of the control pulse input terminal 11 of the output selection switch 10 is "H" is handled. During the period when the signal of waveform c is "H", the output selection switch 10 transmits the data from the signal processing circuit section 9 to the D/A converter 12, and during the "L" period, the output selection switch 10 transmits the data from the signal processing circuit section 9 to the D/A converter 12, and during the period when the signal of waveform c is "L", it transmits the clamp reference data, for example, the data length is 5. In the case of bits, the middle 15 (01111) of 0 to 31 is transmitted to the D/A converter 12. The waveform d is an example of the waveform of the analog color difference signal output terminal 13, and the period when the waveform c is "L" is the clamp reference potential.
発明が解決しようとする問題点
しかしながら、上記のような構成では、アナロ
グ出力信号におけるクランプ基準電位は量子化誤
差により、ずれが生じてしまう。データ長が5ビ
ツトの場合、クランプ基準データを最適な値に選
択しても、1/2n以下の誤差はクランプ回路の部品
ばらつき等を考えると、避けられない。カラーテ
レビジヨン信号の色差信号は、クランプ基準電位
に対する相対振幅を色再現の情報として用いる
為、この誤差により色相等がずれる問題点があつ
た。Problems to be Solved by the Invention However, in the above configuration, the clamp reference potential in the analog output signal deviates due to quantization error. When the data length is 5 bits, even if the clamp reference data is selected to an optimal value, an error of 1/2 n or less is unavoidable, considering variations in parts of the clamp circuit. Since the color difference signal of a color television signal uses relative amplitude with respect to a clamp reference potential as information for color reproduction, this error causes a problem in that the hue and the like shift.
本発明は上記問題点に鑑みアナログ出力信号の
基準となる電位の量子化誤差を軽減するデジタル
信号処理回路を提供するものである。 SUMMARY OF THE INVENTION In view of the above problems, the present invention provides a digital signal processing circuit that reduces quantization errors in potentials that serve as a reference for analog output signals.
問題点を解決するための手段
上記問題点を解決するため、本発明のデジタル
信号処理回路は、アナログ信号をクランプして
A/D変換する回路と、クランプする電位を可変
できる電圧源と、上記A/D変換器の出力データ
を処理する信号処理部と、データ設定スイツチ
と、このデータ設定スイツチもしくは前記信号処
理部の出力を選択する出力選択スイツチと、この
出力選択スイツチの出力端に接続されたD/A変
換器とを備えたものである。Means for Solving the Problems In order to solve the above problems, the digital signal processing circuit of the present invention includes a circuit that clamps an analog signal and converts it from analog to digital, a voltage source that can vary the clamping potential, and the above-mentioned circuit. A signal processing unit that processes output data of the A/D converter, a data setting switch, an output selection switch that selects the output of the data setting switch or the signal processing unit, and a signal processing unit that is connected to the output terminal of the output selection switch. and a D/A converter.
作 用
本発明は、上記した構成によつて、A/D変換
器の入力クランプ回路と、D/A変換器前のデー
タ設定スイツチとを調整することにより、アナロ
グ出力信号における基準電位の量子化誤差を軽減
することができる。Effect The present invention has the above-described configuration, and by adjusting the input clamp circuit of the A/D converter and the data setting switch in front of the D/A converter, the reference potential in the analog output signal is quantized. Errors can be reduced.
実施例
以下、本発明の一実施例のデジタル信号処理回
路について、図面を参照しながら説明する。第1
図は本発明の一実施例におけるブロツク図を示す
ものである。Embodiment Hereinafter, a digital signal processing circuit according to an embodiment of the present invention will be described with reference to the drawings. 1st
The figure shows a block diagram of an embodiment of the present invention.
第1図において、1〜4、6〜13は第4図と
同様のものなので、説明を省略する。14は可変
電圧源、アナログ色差信号入力端子1からの信号
をクランプする電位を設定するためのものであ
る。15はデータ設定スイツチで、アナログ色差
信号出力端子13からの信号のクランプ基準電位
をデジタルデータとして設定するものである。 In FIG. 1, 1 to 4 and 6 to 13 are the same as in FIG. 4, so their explanation will be omitted. 14 is a variable voltage source for setting a potential for clamping the signal from the analog color difference signal input terminal 1; A data setting switch 15 sets the clamp reference potential of the signal from the analog color difference signal output terminal 13 as digital data.
以上のように構成されたデジタル信号処理回路
について、以下、第2図、第3図を用いて説明す
る。第3図はクランプ基準電位の関係を示す図
で、A/D変換器8の入力電位とD/A変換器1
2の出力電位と、データ設定スイツチ15のデー
タの関係を記している。まず、A/D変換器8の
入力におけるクランプ基準電位がV2であるとす
る。一方で、データ設定スイツチ15のクランプ
基準データが0111になつているとすると、D/A
変換器12の出力におけるクランプ基準電位は
VBである。単純に、データ設定スイツチ15の
データを10000にすると、D/A変換器12の出
力はVAとなり、これはA/D変換器8の入力で
考えると、10000と判定されるアナログ入力電圧
の範囲V1〜V3の中心のV0に相当し、V2との差
は残つてしまう。そこで、次のような調整手順に
より、A/D変換器8の入力におけるクランプ基
準電位をV0に合わせる。まず、調整のため、ク
ランプ用パルス入力端子7を定常的にHとする。
A/D変換器8には、常に、クランプ基準電位の
V2が供給される。 The digital signal processing circuit configured as above will be explained below with reference to FIGS. 2 and 3. FIG. 3 is a diagram showing the relationship between the clamp reference potential and the input potential of the A/D converter 8 and the D/A converter 1.
The relationship between the output potential of No. 2 and the data of the data setting switch 15 is shown. First, assume that the clamp reference potential at the input of the A/D converter 8 is V2. On the other hand, if the clamp reference data of the data setting switch 15 is set to 0111, then the D/A
The clamp reference potential at the output of converter 12 is
It is VB. Simply setting the data of the data setting switch 15 to 10,000, the output of the D/A converter 12 becomes VA, which is the range of analog input voltage that is determined to be 10,000 considering the input of the A/D converter 8. It corresponds to V0 at the center of V1 to V3, and the difference with V2 remains. Therefore, the clamp reference potential at the input of the A/D converter 8 is adjusted to V0 by the following adjustment procedure. First, for adjustment, the clamping pulse input terminal 7 is constantly set to H.
The A/D converter 8 always has a clamp reference potential.
V2 is supplied.
この時、データ設定スイツチ15が01111であ
ると、第2図波形eのようにアナログ色差信号出
力端子13においては、出力選択スイツチ制御パ
ルス入力端子11がLの時VBに、Hの時VAと
なる。つまり、可変電圧源14の電位が高すぎる
ことを示す。従つて、可変電圧源14の電位を下
げていく。V3まで下げた時、波形fのようにア
ナログ色差信号出力端子13は直流(VB)の出
力となる。可変電圧源14の電位をその時の電位
V3より1/2LSB低い電位V4に設定すれば、クラ
ンプ基準電位の量子化誤差は吸収できる。調整開
始時にデータ設定スイツチ15を切り換えること
により、可変電圧源14をいつも同一方向へ電位
調整する量産が可能になる。カラーテレビの色差
信号では、信号全体が上下へシフトしても問題が
なく、基準電位が厳密に01111でなくとも良いか
らで、これにより調整をさらに簡素化できる。 At this time, if the data setting switch 15 is 01111, the analog color difference signal output terminal 13 will have VB when the output selection switch control pulse input terminal 11 is L, and VA when it is H, as shown in waveform e in FIG. Become. In other words, this indicates that the potential of the variable voltage source 14 is too high. Therefore, the potential of the variable voltage source 14 is lowered. When the voltage is lowered to V3, the analog color difference signal output terminal 13 outputs direct current (VB) as shown in waveform f. The potential of the variable voltage source 14 at that time
By setting the potential V4 to be 1/2LSB lower than V3, the quantization error of the clamp reference potential can be absorbed. By switching the data setting switch 15 at the start of adjustment, it is possible to perform mass production in which the potential of the variable voltage source 14 is always adjusted in the same direction. With the color difference signal of a color TV, there is no problem even if the entire signal is shifted up or down, and the reference potential does not need to be exactly 01111, which further simplifies the adjustment.
発明の効果
以上のように本発明によれば、A/D変換器入
力におけるクランプ電位の微調回路と、クランプ
データ設定スイツチとを備えることにより、ビツ
ト数の少ないA/D変換器を用いた場合でも色再
現の良好なカラーテレビジヨンの色差信号のデジ
タル信号処理回路を実現することができる。Effects of the Invention As described above, according to the present invention, by providing a fine adjustment circuit for the clamp potential at the A/D converter input and a clamp data setting switch, when an A/D converter with a small number of bits is used. However, it is possible to realize a digital signal processing circuit for color difference signals of color television with good color reproduction.
第1図は本発明の一実施例におけるデジタル信
号処理回路のブロツク図、第2図は第1図の各部
の波形図、第3図は第1図のクランプ基準電位の
関係を示す図、第4図は従来のデジタル信号処理
回路のブロツク図である。
1…アナログ色差信号入力端子、7…クランプ
用パルス入力端子、8…A/D変換器、9…信号
処理回路部、10…出力選択スイツチ、11…制
御パルス入力端子、122…D/A変換器、13
…アナログ色差信号出力端子、14…可変電圧
源、15…データ設定スイツチ。
FIG. 1 is a block diagram of a digital signal processing circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram of each part in FIG. 1, FIG. 3 is a diagram showing the relationship between the clamp reference potentials in FIG. FIG. 4 is a block diagram of a conventional digital signal processing circuit. DESCRIPTION OF SYMBOLS 1... Analog color difference signal input terminal, 7... Pulse input terminal for clamp, 8... A/D converter, 9... Signal processing circuit section, 10... Output selection switch, 11... Control pulse input terminal, 122... D/A conversion vessel, 13
...Analog color difference signal output terminal, 14...Variable voltage source, 15...Data setting switch.
Claims (1)
A/D変換器と、クランプする電位を前記A/D
変換器の分解能以下の範囲で連続的に可変できる
電圧源と、前記A/D変換器の出力データを処理
する信号処理部と、クランプ基準電位を設定する
データ設定スイツチと、前記データ設定スイツチ
もしくは前記信号処理部の出力を選択する出力選
択スイツチと、前記出力選択スイツチの出力端に
接続され、アナログ信号を出力するD/A変換器
とを備え、前記データ設定スイツチを設定したあ
とに前記出力選択スイツチを前記信号処理部側に
接続し、前記可変電圧源の電圧を上または下の同
一方向へ変化させて調節することを特徴とするデ
ジタル信号処理回路。1 An A/D converter that clamps an analog signal and converts it to A/D, and a potential to be clamped to the A/D converter.
a voltage source that can be varied continuously in a range that is less than or equal to the resolution of the converter; a signal processing section that processes the output data of the A/D converter; a data setting switch that sets a clamp reference potential; and the data setting switch or An output selection switch that selects the output of the signal processing section; and a D/A converter that is connected to the output end of the output selection switch and outputs an analog signal; A digital signal processing circuit, characterized in that a selection switch is connected to the signal processing section, and the voltage of the variable voltage source is adjusted by changing it in the same direction, upward or downward.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61216646A JPS6372214A (en) | 1986-09-12 | 1986-09-12 | Digital signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61216646A JPS6372214A (en) | 1986-09-12 | 1986-09-12 | Digital signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6372214A JPS6372214A (en) | 1988-04-01 |
JPH0573315B2 true JPH0573315B2 (en) | 1993-10-14 |
Family
ID=16691700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61216646A Granted JPS6372214A (en) | 1986-09-12 | 1986-09-12 | Digital signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6372214A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5181514A (en) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
JPS58124373A (en) * | 1982-01-21 | 1983-07-23 | Nippon Hoso Kyokai <Nhk> | Signal clamping system |
JPS6014566B2 (en) * | 1980-01-12 | 1985-04-15 | 藤井電工株式会社 | Self-propelled spacecraft for multi-conductor power transmission lines |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014566U (en) * | 1983-07-11 | 1985-01-31 | 株式会社東芝 | DC regeneration circuit |
-
1986
- 1986-09-12 JP JP61216646A patent/JPS6372214A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5181514A (en) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
JPS6014566B2 (en) * | 1980-01-12 | 1985-04-15 | 藤井電工株式会社 | Self-propelled spacecraft for multi-conductor power transmission lines |
JPS58124373A (en) * | 1982-01-21 | 1983-07-23 | Nippon Hoso Kyokai <Nhk> | Signal clamping system |
Also Published As
Publication number | Publication date |
---|---|
JPS6372214A (en) | 1988-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954882A (en) | Color television set having a teletext receiver built-in | |
US5084700A (en) | Signal clamp circuitry for analog-to-digital converters | |
JPS59105791A (en) | Digital television receiver | |
US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
JP2553534B2 (en) | Television video signal controller | |
US5008753A (en) | Clamp system used for television signal | |
US4543599A (en) | Analog-to-digital conversion apparatus including double dither signal sources | |
GB2142200A (en) | Drive circuit for multiple scan rate line deflection circuit | |
KR930000456B1 (en) | Automatic gain control | |
JPH0573315B2 (en) | ||
US6967691B2 (en) | Color difference signal processing | |
JPH07105899B2 (en) | Digital video signal processor | |
EP1289314A2 (en) | Color difference signal processing | |
JPH0813135B2 (en) | Signal level automatic control method | |
JPH0326957B2 (en) | ||
JP2572975B2 (en) | DC component regeneration circuit | |
JPS6199475A (en) | Television receiver of multiscanning type | |
JP3021257B2 (en) | Video signal processing circuit | |
JPH05199431A (en) | Clamping circuit | |
KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
JPH0217783A (en) | Digital convergence correction device | |
JPH0691624B2 (en) | DC regeneration circuit | |
JPS6354886A (en) | Digitized picture signal recording and reproducing device | |
JPH06189159A (en) | Clamp controller | |
JPH04357775A (en) | Clamp circuit |