JPH05327230A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH05327230A JPH05327230A JP4124754A JP12475492A JPH05327230A JP H05327230 A JPH05327230 A JP H05327230A JP 4124754 A JP4124754 A JP 4124754A JP 12475492 A JP12475492 A JP 12475492A JP H05327230 A JPH05327230 A JP H05327230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- layer conductor
- substrate
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層基板の高周波特性を損なうことなく、薄
型化を図る事を目的とする。 【構成】 高周波数信号を扱う誘電体基板の内層に回路
配線等を形成した多層基板において、回路部品１０を実
装する表層導体に形成する信号伝送線路パターンと１１
と内層導体パターン１２、１３との距離を、表層導体１
１と裏層導体グランドパタ−ン１４との距離以上に保つ
よう内層導体パターンを形成したことを特徴とする。
型化を図る事を目的とする。 【構成】 高周波数信号を扱う誘電体基板の内層に回路
配線等を形成した多層基板において、回路部品１０を実
装する表層導体に形成する信号伝送線路パターンと１１
と内層導体パターン１２、１３との距離を、表層導体１
１と裏層導体グランドパタ−ン１４との距離以上に保つ
よう内層導体パターンを形成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、８００ＭＨｚ以上の高
周波信号のための薄型他層基板に関するものである。
周波信号のための薄型他層基板に関するものである。
【０００２】
【従来の技術】高周波信号の伝送線路には同軸線路など
種々の伝送線路があるが、一般には図３に示すような両
面基板１に線路パターン２をエッチングにより形成し、
基板裏面グランドパターン３とで伝送線路を構成したマ
イクロストリップ線路が用いられるのが一般的である。
種々の伝送線路があるが、一般には図３に示すような両
面基板１に線路パターン２をエッチングにより形成し、
基板裏面グランドパターン３とで伝送線路を構成したマ
イクロストリップ線路が用いられるのが一般的である。
【０００３】高周波回路では分布定数回路による設計手
法が求められ、回路パターンの特性インピーダンスを考
慮した回路設計を行う必要がある。そして、高周波回路
では各回路の入出力インピーダンスを５０Ωで設計する
のが一般的で、使用する伝送線路もインピ−ダンス整合
をとるために特性インピーダンスが５０Ωになるようパ
ターンを設計している。このマイクロストリップ線路の
特性インピーダンスは基板の誘電体の誘電率、誘電体
厚、導体の伝送線路幅および導体厚により決定される
が、これを理論的に厳密に解析することは容易でなく様
々な近似式が発表されている。近似式の例として、Ｈ．
Ａ．Ｗｈｅｅｌｅｒが算出した式を以下に示す。すなわ
ち、線路パターン２の線路幅をＷ、厚みをｔ、線路パタ
ーン２からグランドパターン３までの距離をｈ、基板の
比誘電率をεとすると、特性インピーダンスＺ0は次式
で示される。
法が求められ、回路パターンの特性インピーダンスを考
慮した回路設計を行う必要がある。そして、高周波回路
では各回路の入出力インピーダンスを５０Ωで設計する
のが一般的で、使用する伝送線路もインピ−ダンス整合
をとるために特性インピーダンスが５０Ωになるようパ
ターンを設計している。このマイクロストリップ線路の
特性インピーダンスは基板の誘電体の誘電率、誘電体
厚、導体の伝送線路幅および導体厚により決定される
が、これを理論的に厳密に解析することは容易でなく様
々な近似式が発表されている。近似式の例として、Ｈ．
Ａ．Ｗｈｅｅｌｅｒが算出した式を以下に示す。すなわ
ち、線路パターン２の線路幅をＷ、厚みをｔ、線路パタ
ーン２からグランドパターン３までの距離をｈ、基板の
比誘電率をεとすると、特性インピーダンスＺ0は次式
で示される。
【０００４】
【数１】
【０００５】数１によれば、基板厚０.８ｍｍ、誘電率
４.８のガラスエポキシ基板では特性インピーダンス５
０Ωの線路幅は１.４ｍｍになる。
４.８のガラスエポキシ基板では特性インピーダンス５
０Ωの線路幅は１.４ｍｍになる。
【０００６】近年、高密度実装と機器の小型化を目的と
して活用されている多層基板に高周波回路を構成する場
合、例えば図４に示すような４層基板を例にとると、表
層に電子部品５を実装するためのパタ−ン、および信号
の伝送線路パターン６を形成し、２層目にグランドパタ
ーン７を形成、３層目に各種信号の伝送線路８を形成
し、裏面層にグランドパターン９を形成する形が一般的
である。つまり、表層パターン６と２層目グランドパタ
ーン７でマイクロストリップ線路を構成し、２層目グラ
ンドパターン７で表層回路と３層目伝送線路８の干渉を
抑圧する構成となる。４は誘電体基板である。
して活用されている多層基板に高周波回路を構成する場
合、例えば図４に示すような４層基板を例にとると、表
層に電子部品５を実装するためのパタ−ン、および信号
の伝送線路パターン６を形成し、２層目にグランドパタ
ーン７を形成、３層目に各種信号の伝送線路８を形成
し、裏面層にグランドパターン９を形成する形が一般的
である。つまり、表層パターン６と２層目グランドパタ
ーン７でマイクロストリップ線路を構成し、２層目グラ
ンドパターン７で表層回路と３層目伝送線路８の干渉を
抑圧する構成となる。４は誘電体基板である。
【０００７】ところで、小型・軽量を要求される機器で
は多層基板の基板厚は薄いことが求められるため多層基
板の板厚は４層トータルで０.４〜１.０ｍｍのものがよ
く用いられるが、この場合各層間の誘電体４の厚さは
０.１〜０.３ｍｍと、従来の両面基板の誘電体の厚みと
比べて非常に薄くなる。このため、例えば誘電体厚が
０.２５ｍｍの４層ガラスエポキシ基板(誘電率ε＝４.
８)では表層に形成する特性インピーダンス５０Ωのマ
イクロストリップ線路の線路幅は０.４ｍｍになる。と
ころが、表層線路はそのパターン上に部品５を実装する
必要があり、半田付け精度、及び強度の面から、線路は
一定幅以上にする必要がある。例えば、一般的に１６０
８型と呼ばれる、横幅が０.８ｍｍのチップ部品の場
合、線路幅はチップの横幅の０.８ｍｍ以上必要である
とされている。
は多層基板の基板厚は薄いことが求められるため多層基
板の板厚は４層トータルで０.４〜１.０ｍｍのものがよ
く用いられるが、この場合各層間の誘電体４の厚さは
０.１〜０.３ｍｍと、従来の両面基板の誘電体の厚みと
比べて非常に薄くなる。このため、例えば誘電体厚が
０.２５ｍｍの４層ガラスエポキシ基板(誘電率ε＝４.
８)では表層に形成する特性インピーダンス５０Ωのマ
イクロストリップ線路の線路幅は０.４ｍｍになる。と
ころが、表層線路はそのパターン上に部品５を実装する
必要があり、半田付け精度、及び強度の面から、線路は
一定幅以上にする必要がある。例えば、一般的に１６０
８型と呼ばれる、横幅が０.８ｍｍのチップ部品の場
合、線路幅はチップの横幅の０.８ｍｍ以上必要である
とされている。
【０００８】このように、従来の薄型多層基板では高周
波数信号を扱う場合、表層に形成した線路パターン幅
は、高周波特性の観点から考えると、実装部品の横幅
(Ｋ)よりもかなり狭い線路幅(本例では０.４ｍｍ)にす
る必要があるが、実際には部品を実装する必要があるた
め、線路幅は５０Ω特性インピーダンス線路よりもかな
り広くなる。一般的には０.８ｍｍ以上必要であり、こ
の場合の特性インピーダンスは、本基板条件では約３３
Ωとなり、この結果、従来の薄型多層基板に高周波回路
を形成した場合、伝送線路の特性インピーダンスの乱れ
により良好な高周波性能が得られないという問題があっ
た。
波数信号を扱う場合、表層に形成した線路パターン幅
は、高周波特性の観点から考えると、実装部品の横幅
(Ｋ)よりもかなり狭い線路幅(本例では０.４ｍｍ)にす
る必要があるが、実際には部品を実装する必要があるた
め、線路幅は５０Ω特性インピーダンス線路よりもかな
り広くなる。一般的には０.８ｍｍ以上必要であり、こ
の場合の特性インピーダンスは、本基板条件では約３３
Ωとなり、この結果、従来の薄型多層基板に高周波回路
を形成した場合、伝送線路の特性インピーダンスの乱れ
により良好な高周波性能が得られないという問題があっ
た。
【０００９】
【発明が解決しようとする課題】本発明は上述の従来技
術の問題点を改善するためになされたものであり、多層
基板の高周波特性を損なうことなく、薄型化を図る事を
目的とするものである。
術の問題点を改善するためになされたものであり、多層
基板の高周波特性を損なうことなく、薄型化を図る事を
目的とするものである。
【００１０】
【課題を解決するための手段】本発明は、高周波数信号
を扱う誘電体基板の内層に回路配線等を形成した多層基
板において、回路部品を実装する表層導体に形成する信
号伝送線路パターンと内層導体パターンの距離を表層導
体と裏層導体グランドパタ−ンとの距離以上に保つよう
内層導体パターンを形成したことを特徴とするものであ
る。
を扱う誘電体基板の内層に回路配線等を形成した多層基
板において、回路部品を実装する表層導体に形成する信
号伝送線路パターンと内層導体パターンの距離を表層導
体と裏層導体グランドパタ−ンとの距離以上に保つよう
内層導体パターンを形成したことを特徴とするものであ
る。
【００１１】
【作用】本発明によれば、伝送線路の幅を制限すること
なく、５０Ω特性インピーダンス線路の設計を行うこと
ができる。
なく、５０Ω特性インピーダンス線路の設計を行うこと
ができる。
【００１２】
【実施例】図１は本発明を、４層の薄型多層基板のに用
いた実施例を示したものである。表層には電子部品１０
を実装するためのパタ−ン、および信号の伝送線路パタ
ーン１１を形成し、２層目にグランドパターン１２を形
成、３層目に各種信号の伝送線路１３を形成し、裏面層
にグランドパターン１４を形成する。これにより、表層
パターン６と２層目グランドパターン７でマイクロスト
リップ線路を構成し、２層目グランドパターン７で表層
回路と３層目伝送線路８の干渉を抑圧する構成となる。
１５は誘電体基板である。ここで、２層目のグランドパ
ターン１２の一部、すなわち表層の伝送線路パターン１
１の中心から裏面グランドパターン１４までの距離ｈを
半径とする範囲にはいる部分のパターンを除去するとと
もに、３層目の伝送線路１３をこの範囲を避けて配置す
る。これによって、表層線路パターン１１と２層目のグ
ランドパターン１２および３層目の伝送線路１３との距
離を、表層線路パターン１１と裏面グランドパターン１
４の距離以上に保つよう配置する。
いた実施例を示したものである。表層には電子部品１０
を実装するためのパタ−ン、および信号の伝送線路パタ
ーン１１を形成し、２層目にグランドパターン１２を形
成、３層目に各種信号の伝送線路１３を形成し、裏面層
にグランドパターン１４を形成する。これにより、表層
パターン６と２層目グランドパターン７でマイクロスト
リップ線路を構成し、２層目グランドパターン７で表層
回路と３層目伝送線路８の干渉を抑圧する構成となる。
１５は誘電体基板である。ここで、２層目のグランドパ
ターン１２の一部、すなわち表層の伝送線路パターン１
１の中心から裏面グランドパターン１４までの距離ｈを
半径とする範囲にはいる部分のパターンを除去するとと
もに、３層目の伝送線路１３をこの範囲を避けて配置す
る。これによって、表層線路パターン１１と２層目のグ
ランドパターン１２および３層目の伝送線路１３との距
離を、表層線路パターン１１と裏面グランドパターン１
４の距離以上に保つよう配置する。
【００１３】このことにより表層線路パターン１１と裏
層グランドパターン１４とでマイクロストリップ線路が
構成され、誘電体１５の厚みが従来例の多層基板に対し
３倍厚くとれることになり、５０Ω伝送線路の線路幅は
従来の多層基板に比べて広くなる(内部導体厚を０.０３
５ｍｍとして考慮すれば本例では５０Ω線路幅は１.４
ｍｍになる)。
層グランドパターン１４とでマイクロストリップ線路が
構成され、誘電体１５の厚みが従来例の多層基板に対し
３倍厚くとれることになり、５０Ω伝送線路の線路幅は
従来の多層基板に比べて広くなる(内部導体厚を０.０３
５ｍｍとして考慮すれば本例では５０Ω線路幅は１.４
ｍｍになる)。
【００１４】本構成にすることにより薄型多層基板でも
５０Ω特性インピーダンス線路の線路幅を部品実装が可
能な幅以上に広くすることができるため薄型多層基板に
より良好な特性の高周波回路を構成することができる。
５０Ω特性インピーダンス線路の線路幅を部品実装が可
能な幅以上に広くすることができるため薄型多層基板に
より良好な特性の高周波回路を構成することができる。
【００１５】尚、本実施例では４層基板を例として説明
を行ったが４層以上を積層した多層基板においても同様
に良好な結果を得ることが可能である。例えば図２に示
すような６層基板で２層目、３層目の導体１６、１７
を、４層目グランドパターン１８との距離以上に保つよ
う配置し表層と４層グランドパターン１８でマイクロス
トリップ線路を形成することにより、表層の５０Ω特性
インピーダンス線路の線路幅を部品実装可能な線路幅以
上とすることが可能であり良好な特性の高周波回路を構
成することができる。
を行ったが４層以上を積層した多層基板においても同様
に良好な結果を得ることが可能である。例えば図２に示
すような６層基板で２層目、３層目の導体１６、１７
を、４層目グランドパターン１８との距離以上に保つよ
う配置し表層と４層グランドパターン１８でマイクロス
トリップ線路を形成することにより、表層の５０Ω特性
インピーダンス線路の線路幅を部品実装可能な線路幅以
上とすることが可能であり良好な特性の高周波回路を構
成することができる。
【００１６】なお、本考案は高周波信号を扱う回路パタ
ーン部分について適応すればよくその他の基板個所では
従来通り内層に伝送線路を構成することが可能であり多
層基板本来の立体配線という特質を損なうものではな
い。
ーン部分について適応すればよくその他の基板個所では
従来通り内層に伝送線路を構成することが可能であり多
層基板本来の立体配線という特質を損なうものではな
い。
【００１７】
【発明の効果】従来の薄型多層基板では表層と２層目導
体でマイクロストリップ線路を構成するため誘電体層厚
が非常に薄く、このため表層に部品実装が可能な線路幅
で線路を構成すると線路の特性インピーダンスが５０Ω
でなくなり基板上に構成した高周波回路の性能が劣化す
るという問題があったが、本発明によれば薄型多層基板
において部品実装が可能な線路幅で線路パターンの特性
インピーダンスを５０Ωとすることができるため良好な
特性の高周波回路を構成することが可能となる。
体でマイクロストリップ線路を構成するため誘電体層厚
が非常に薄く、このため表層に部品実装が可能な線路幅
で線路を構成すると線路の特性インピーダンスが５０Ω
でなくなり基板上に構成した高周波回路の性能が劣化す
るという問題があったが、本発明によれば薄型多層基板
において部品実装が可能な線路幅で線路パターンの特性
インピーダンスを５０Ωとすることができるため良好な
特性の高周波回路を構成することが可能となる。
【図１】本考案による４層薄型多層基板のを示す図であ
る。
る。
【図２】本発明による６層薄型多層基板のを示す図であ
る。
る。
【図３】従来の薄型多層基板を示す図である。
【図４】従来の薄型多層基板を示す図である。
１０ 回路部品 １１ 表層信号伝送線路パターン １２ ２層目グランドパターン １３ ３層目伝送線路パターン １４ 裏面グランドパターン １５ 誘電体
Claims (3)
- 【請求項１】 高周波数信号を扱う誘電体基板の内層に
回路配線等を形成した多層基板において、回路部品を実
装する表層導体に形成する信号伝送線路パターンと内層
導体パターンの距離を表層導体と裏層導体グランドパタ
−ンとの距離以上に保つよう内層導体パターンを形成し
たことを特徴とする薄型多層基板。 - 【請求項２】 高周波数信号を扱う誘電体基板の内層に
回路配線等を形成した４層多層基板において、回路部品
を実装する表層導体に形成する信号伝送線路パターンと
内層導体パターンの距離を表層導体と裏層導体グランド
パタ−ンとの距離以上に保つよう内層導体パターンを形
成したことを特徴とする薄型多層基板。 - 【請求項３】 高周波数信号を扱う誘電体基板の内層に
回路配線等を形成した５層以上の多層基板において、回
路部品を実装する表層導体に形成する信号伝送線路パタ
ーンと２、３層の内層導体パターンの距離を表層導体と
４層導体グランドパターンの距離以上に保つよう内層導
体パターンを形成したことを特徴とする薄型多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124754A JP2664589B2 (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124754A JP2664589B2 (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327230A true JPH05327230A (ja) | 1993-12-10 |
| JP2664589B2 JP2664589B2 (ja) | 1997-10-15 |
Family
ID=14893294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4124754A Expired - Lifetime JP2664589B2 (ja) | 1992-05-18 | 1992-05-18 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664589B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095729A1 (ja) * | 2005-03-09 | 2006-09-14 | Nippon Telegraph And Telephone Corporation | マトリクススイッチ |
| US7764513B2 (en) | 2007-01-24 | 2010-07-27 | Mitsumi Electric Co., Ltd. | High frequency tuner module |
| US8094462B2 (en) | 2007-01-24 | 2012-01-10 | Mitsumi Electric Co., Ltd. | High frequency tuner module and tuner module |
| CN108476592A (zh) * | 2015-12-22 | 2018-08-31 | 株式会社电装 | 多层基板以及该多层基板的制造方法 |
-
1992
- 1992-05-18 JP JP4124754A patent/JP2664589B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095729A1 (ja) * | 2005-03-09 | 2006-09-14 | Nippon Telegraph And Telephone Corporation | マトリクススイッチ |
| US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
| US7764513B2 (en) | 2007-01-24 | 2010-07-27 | Mitsumi Electric Co., Ltd. | High frequency tuner module |
| US8094462B2 (en) | 2007-01-24 | 2012-01-10 | Mitsumi Electric Co., Ltd. | High frequency tuner module and tuner module |
| CN108476592A (zh) * | 2015-12-22 | 2018-08-31 | 株式会社电装 | 多层基板以及该多层基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664589B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US6828514B2 (en) | High speed circuit board and method for fabrication | |
| US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
| JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
| US11057986B2 (en) | Printed circuit board and optical transceiver with the printed circuit board | |
| JP2002111324A (ja) | 信号伝送用回路基板、その製造方法及びそれを用いた電子機器 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
| JPH07106766A (ja) | フレックスリジッド多層板及びその製造方法 | |
| JPH08242078A (ja) | プリント基板 | |
| JPH05327230A (ja) | 多層配線基板 | |
| US7291916B2 (en) | Signal transmission structure and circuit substrate thereof | |
| JP2846803B2 (ja) | 多層配線基板 | |
| US10952313B1 (en) | Via impedance matching | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2003218535A (ja) | 電気配線板 | |
| JP2500155B2 (ja) | 多層回路基板 | |
| JP2000323847A (ja) | 多層配線回路基板 | |
| US20080073107A1 (en) | Printed Circuit Board | |
| JP2004241426A (ja) | 配線基板 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP4085982B2 (ja) | 高周波信号用多層基板 | |
| JPH08162853A (ja) | スロットライン型シングルバランスミキサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |