JPH05299638A - 化合物半導体装置における電極配線の形成方法 - Google Patents
化合物半導体装置における電極配線の形成方法Info
- Publication number
- JPH05299638A JPH05299638A JP10100792A JP10100792A JPH05299638A JP H05299638 A JPH05299638 A JP H05299638A JP 10100792 A JP10100792 A JP 10100792A JP 10100792 A JP10100792 A JP 10100792A JP H05299638 A JPH05299638 A JP H05299638A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode
- metal film
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁膜と電極配線金属との密着性を向上し、
耐湿性に優れた化合物半導体装置における電極配線の形
成方法を提供する。 【構成】 ＧａＡｓ基板１上に絶縁膜２を形成し、絶縁
膜２上に第１の金属膜３を積層形成し、その上に第２の
金属膜を形成し、第２金属膜をマスクにして絶縁膜２と
第１の金属膜３を選択的に除去し、選択的に除去された
部分に、一部が絶縁膜２と重なる第２の金属膜からなる
電極６を選択的に形成し、電極６をマスクにして、第１
の金属膜３を選択的に除去し、絶縁膜２上及び基板１上
に第１の金属膜３と電極６からなる最終電極７を形成す
る。
耐湿性に優れた化合物半導体装置における電極配線の形
成方法を提供する。 【構成】 ＧａＡｓ基板１上に絶縁膜２を形成し、絶縁
膜２上に第１の金属膜３を積層形成し、その上に第２の
金属膜を形成し、第２金属膜をマスクにして絶縁膜２と
第１の金属膜３を選択的に除去し、選択的に除去された
部分に、一部が絶縁膜２と重なる第２の金属膜からなる
電極６を選択的に形成し、電極６をマスクにして、第１
の金属膜３を選択的に除去し、絶縁膜２上及び基板１上
に第１の金属膜３と電極６からなる最終電極７を形成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁膜上に電極配線
を形成する化合物半導体装置における電極配線の形成方
法に関する。
を形成する化合物半導体装置における電極配線の形成方
法に関する。
【０００２】
【従来の技術】マイクロ波用ＦＥＴ、ホール素子、光半
導体素子に好適な化合物半導体装置におけるゲート電極
の一般的な形成方法としては、例えば図３に示す方法が
多用されている。
導体素子に好適な化合物半導体装置におけるゲート電極
の一般的な形成方法としては、例えば図３に示す方法が
多用されている。
【０００３】図３において、まず、ＧａＡｓ基板１１上
に表面保護膜として例えばＳｉＯ2膜１２を堆積形成す
る。（図３（Ａ））。
に表面保護膜として例えばＳｉＯ2膜１２を堆積形成す
る。（図３（Ａ））。
【０００４】次に、ＳｉＯ2 膜１２上に通常のリソグラ
フィ技術を用いてレジストパターン１３を形成し、この
レジストパターン１３をマスクとして、ＳｉＯ2 膜１２
を選択的に除去する（図３（Ｂ））。
フィ技術を用いてレジストパターン１３を形成し、この
レジストパターン１３をマスクとして、ＳｉＯ2 膜１２
を選択的に除去する（図３（Ｂ））。
【０００５】次に、レジストパターン１３を除去した
後、ゲート電極形成用のレジストパターン（図示せず）
を形成する。続いて、露出されているＧａＡｓ基板１１
の表面を清浄した後、例えばＴｉ，Ｐｔ，Ａｕの各金属
を順次蒸着する。最後にリフトオフ法により蒸着した不
要な部分の金属を除去し、一部がＳｉＯ2 膜１２とオー
バーラップするゲート電極１４が形成される（図３
（Ｃ））。
後、ゲート電極形成用のレジストパターン（図示せず）
を形成する。続いて、露出されているＧａＡｓ基板１１
の表面を清浄した後、例えばＴｉ，Ｐｔ，Ａｕの各金属
を順次蒸着する。最後にリフトオフ法により蒸着した不
要な部分の金属を除去し、一部がＳｉＯ2 膜１２とオー
バーラップするゲート電極１４が形成される（図３
（Ｃ））。
【０００６】一方、上述した図３（Ｂ）に示す工程の
後、金属を蒸着して、リフトオフ法により不要な部分の
金属を除去し、図３（Ｄ）に示すように、ＳｉＯ2 膜１
２とオーバーラップする部分のないようにゲート電極１
５を形成してもよい。
後、金属を蒸着して、リフトオフ法により不要な部分の
金属を除去し、図３（Ｄ）に示すように、ＳｉＯ2 膜１
２とオーバーラップする部分のないようにゲート電極１
５を形成してもよい。
【０００７】このようにして、ゲート電極が形成されて
なる化合物半導体装置にあっては、電極部周辺からの水
分の侵入を防止するために、ＳｉＯ2 膜と密着性に優れ
たＴｉを介してＳｉＯ2 膜１２上にゲート電極１４を形
成する構造が採用されている。
なる化合物半導体装置にあっては、電極部周辺からの水
分の侵入を防止するために、ＳｉＯ2 膜と密着性に優れ
たＴｉを介してＳｉＯ2 膜１２上にゲート電極１４を形
成する構造が採用されている。
【０００８】このような構造のゲート電極１４を形成す
る方法にあっては、レジストパターンを形成するレジス
トプロセスを経たＳｉＯ2 膜１２等の絶縁膜表面には、
カーボン系の不純物が残存することになる。したがっ
て、次の工程を行なう前に、清浄処理を行ない不純物を
除去しなければならない。しかしながら、露出されたＧ
ａＡｓの表面、ゲート電極１４のＴｉがオーバーラップ
するＳｉＯ2 膜１２の表面ならびにレジストパターンの
すべてに対して影響を与えることなく清浄処理を実施す
ることは困難になっていた。
る方法にあっては、レジストパターンを形成するレジス
トプロセスを経たＳｉＯ2 膜１２等の絶縁膜表面には、
カーボン系の不純物が残存することになる。したがっ
て、次の工程を行なう前に、清浄処理を行ない不純物を
除去しなければならない。しかしながら、露出されたＧ
ａＡｓの表面、ゲート電極１４のＴｉがオーバーラップ
するＳｉＯ2 膜１２の表面ならびにレジストパターンの
すべてに対して影響を与えることなく清浄処理を実施す
ることは困難になっていた。
【０００９】このため、表面保護膜となる絶縁膜とゲー
ト電極の金属との間に不純物が残存し、この残存する不
純物により絶縁膜とゲート電極の金属との間の密着性が
悪化していた。
ト電極の金属との間に不純物が残存し、この残存する不
純物により絶縁膜とゲート電極の金属との間の密着性が
悪化していた。
【００１０】一方、図３（Ｄ）に示したように、ゲート
電極１５と絶縁膜１２をオーバーラップさせない構造に
あっては、ＳｉＯ2 膜１２表面の清浄度は密着度に直接
影響しないが、ＳｉＯ2 膜１２上にさらに他の保護膜を
形成した場合であっても、ＳｉＯ2 膜１２の表面まで水
分が到達すると、ゲート電極１５とＳｉＯ2 膜１２との
間隙から水分が侵入してしまう。
電極１５と絶縁膜１２をオーバーラップさせない構造に
あっては、ＳｉＯ2 膜１２表面の清浄度は密着度に直接
影響しないが、ＳｉＯ2 膜１２上にさらに他の保護膜を
形成した場合であっても、ＳｉＯ2 膜１２の表面まで水
分が到達すると、ゲート電極１５とＳｉＯ2 膜１２との
間隙から水分が侵入してしまう。
【００１１】
【発明が解決しようとする課題】以上説明したように、
絶縁膜と電極金属の一部をオーバーラップさせた構造の
電極配線を形成する従来の方法にあっては、絶縁膜表面
を十分に清浄することが困難となり、絶縁膜と電極金属
との間に不純物が残存していた。このため、絶縁膜と電
極金属との密着性が低下し、水分の侵入を容易にしてい
た。
絶縁膜と電極金属の一部をオーバーラップさせた構造の
電極配線を形成する従来の方法にあっては、絶縁膜表面
を十分に清浄することが困難となり、絶縁膜と電極金属
との間に不純物が残存していた。このため、絶縁膜と電
極金属との密着性が低下し、水分の侵入を容易にしてい
た。
【００１２】一方、絶縁膜と電極金属をオーバーラップ
させない電極配線構造にあっては、電極金属と絶縁膜と
の間隙から水分が容易に侵入していた。
させない電極配線構造にあっては、電極金属と絶縁膜と
の間隙から水分が容易に侵入していた。
【００１３】したがって、いずれの従来技術にあって
も、水分の侵入が容易となり、耐湿性の低下を招いてい
た。
も、水分の侵入が容易となり、耐湿性の低下を招いてい
た。
【００１４】そこで、この発明は、上記に鑑みてなされ
ものであり、その目的とするところは、表面保護膜の清
浄度を高めて、絶縁膜と電極配線金属との密着性を向上
し、耐湿性に優れた化合物半導体装置における電極配線
の形成方法を提供することにある。
ものであり、その目的とするところは、表面保護膜の清
浄度を高めて、絶縁膜と電極配線金属との密着性を向上
し、耐湿性に優れた化合物半導体装置における電極配線
の形成方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、化合物半導体基板上に絶縁膜を形成
し、前記絶縁膜上に第１の金属膜を積層形成し、前記第
１の金属膜上に第２の金属膜を選択的に形成し、前記第
２の金属膜をマスクにして、前記第１の金属膜を選択的
に除去し、前記絶縁膜上に前記第１の金属膜と第２の金
属膜からなる電極配線を形成してなる。
に、この発明は、化合物半導体基板上に絶縁膜を形成
し、前記絶縁膜上に第１の金属膜を積層形成し、前記第
１の金属膜上に第２の金属膜を選択的に形成し、前記第
２の金属膜をマスクにして、前記第１の金属膜を選択的
に除去し、前記絶縁膜上に前記第１の金属膜と第２の金
属膜からなる電極配線を形成してなる。
【００１６】
【作用】この発明は、レジストプロセスを用いることな
く、絶縁膜上に電極配線の一部下地となる第１の金属膜
を積層形成し、絶縁膜と電極配線との密着性を高めるよ
うにしている。
く、絶縁膜上に電極配線の一部下地となる第１の金属膜
を積層形成し、絶縁膜と電極配線との密着性を高めるよ
うにしている。
【００１７】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１８】図１はこの発明の一実施例に係る化合物半
導体装置における電極配線の形成方法の工程を示す断面
図である。図１（Ａ）乃至同図（Ｆ）に示す工程は、Ｇ
ａＡｓ基板と直接接合される部分を有する電極配線の形
成方法を示すものである。
導体装置における電極配線の形成方法の工程を示す断面
図である。図１（Ａ）乃至同図（Ｆ）に示す工程は、Ｇ
ａＡｓ基板と直接接合される部分を有する電極配線の形
成方法を示すものである。
【００１９】まず、ＧａＡｓ基板１上に常圧ＣＶＤ、プ
ラズマＣＶＤ等の方法により例えばＳｉＯ2 又はＳｉＮ
等の絶縁膜２を堆積形成する（図１（Ａ））。なお、絶
縁膜の堆積方法及び膜種は、上記に限らず、スパッタ法
によるＳｉＯ等であってもよい。
ラズマＣＶＤ等の方法により例えばＳｉＯ2 又はＳｉＮ
等の絶縁膜２を堆積形成する（図１（Ａ））。なお、絶
縁膜の堆積方法及び膜種は、上記に限らず、スパッタ法
によるＳｉＯ等であってもよい。
【００２０】次に、絶縁膜２上に蒸着法、スパッタ法等
を用いて、絶縁膜２との密着性に優れた例えばＴｉから
なる第１の金属膜３を被着する。（図１（Ｂ））。
を用いて、絶縁膜２との密着性に優れた例えばＴｉから
なる第１の金属膜３を被着する。（図１（Ｂ））。
【００２１】なお、第１の金属膜３は、Ｔｉに限定され
ることなく、Ｗ，Ｍo ，Ｎi ，Ｃr等であってもよく、
また、これらの金属と他の金属との積層構造、例えばＴ
ｉ／Ａｕ／Ｔｉ等の構造であってもよい。
ることなく、Ｗ，Ｍo ，Ｎi ，Ｃr等であってもよく、
また、これらの金属と他の金属との積層構造、例えばＴ
ｉ／Ａｕ／Ｔｉ等の構造であってもよい。
【００２２】また、この工程において、第１の金属膜３
が被着される前の絶縁膜２の表面は、全くレジストプロ
セスを経ていないため清浄度は高いが、さらに清浄度を
高めるために、第１の金属膜３を絶縁膜２上に被着する
前に、絶縁膜２の表面をＯ2プラズマ処理や酸処理等に
より清浄するようにしてもよい。
が被着される前の絶縁膜２の表面は、全くレジストプロ
セスを経ていないため清浄度は高いが、さらに清浄度を
高めるために、第１の金属膜３を絶縁膜２上に被着する
前に、絶縁膜２の表面をＯ2プラズマ処理や酸処理等に
より清浄するようにしてもよい。
【００２３】次に、第１の金属膜３上に、レジストパタ
ーン４を形成し、このレジストパターン４をマスクとし
てウェット又はドライエッチング法によって第１の金属
膜３を選択的に除去した後、続いて絶縁膜２も選択的に
除去する。（図１（Ｃ））。次に、レジストパターン４
を除去した後、電極配線形成用のレジストパターン５を
形成する（図１（Ｄ））。
ーン４を形成し、このレジストパターン４をマスクとし
てウェット又はドライエッチング法によって第１の金属
膜３を選択的に除去した後、続いて絶縁膜２も選択的に
除去する。（図１（Ｃ））。次に、レジストパターン４
を除去した後、電極配線形成用のレジストパターン５を
形成する（図１（Ｄ））。
【００２４】次に、レジストパターン５をマスクとし
て、オーム性電極の場合には例えばＡｕ，Ｇｅ，Ｎｉ，
ショットキー電極の場合には例えばＴｉ，Ｐｔ，Ａｕを
順次蒸着する。その後、リフトオフ法によってレジスト
パターン５とともにレジストパターン５上の不要な金属
を除去し、電極６を形成する（図１（Ｅ））。
て、オーム性電極の場合には例えばＡｕ，Ｇｅ，Ｎｉ，
ショットキー電極の場合には例えばＴｉ，Ｐｔ，Ａｕを
順次蒸着する。その後、リフトオフ法によってレジスト
パターン５とともにレジストパターン５上の不要な金属
を除去し、電極６を形成する（図１（Ｅ））。
【００２５】最後に、電極６をマスクとして、第１の金
属膜３をエッチング除去し、絶縁膜２とオーバーラップ
する部分が第１の金属膜３からなる最終電極７が形成さ
れる（図１（Ｆ））。
属膜３をエッチング除去し、絶縁膜２とオーバーラップ
する部分が第１の金属膜３からなる最終電極７が形成さ
れる（図１（Ｆ））。
【００２６】このようにして、電極配線を絶縁膜上に形
成する方法にあっては、最終電極７の下地となる第１の
金属膜３を絶縁膜２上に堆積形成する際に、レジストプ
ロセスを使用しないため、絶縁膜２の表面が清浄な状態
において絶縁膜２上に第１の金属膜３を堆積形成するこ
とが可能となる。
成する方法にあっては、最終電極７の下地となる第１の
金属膜３を絶縁膜２上に堆積形成する際に、レジストプ
ロセスを使用しないため、絶縁膜２の表面が清浄な状態
において絶縁膜２上に第１の金属膜３を堆積形成するこ
とが可能となる。
【００２７】このため、絶縁膜２と第１の金属膜３との
間にはほとんど不純物が存在せず、絶縁膜２と第１の金
属膜との密着性は、従来に比べ格段に向上させることが
できる。したがって、最終電極７と絶縁膜２との密着性
が高められることによって水分の侵入が抑制され、優れ
た耐湿性を得ることができる。
間にはほとんど不純物が存在せず、絶縁膜２と第１の金
属膜との密着性は、従来に比べ格段に向上させることが
できる。したがって、最終電極７と絶縁膜２との密着性
が高められることによって水分の侵入が抑制され、優れ
た耐湿性を得ることができる。
【００２８】なお、絶縁膜２上に第１の金属膜３を堆積
形成する前に、基板１や絶縁膜２に影響を与えることな
く絶縁膜２の表面を十分に清浄処理することが可能なた
め、第１の金属膜３の堆積形成前に清浄処理を行うこと
により、絶縁膜２と最終電極７との密着性をより一層高
めることができる。
形成する前に、基板１や絶縁膜２に影響を与えることな
く絶縁膜２の表面を十分に清浄処理することが可能なた
め、第１の金属膜３の堆積形成前に清浄処理を行うこと
により、絶縁膜２と最終電極７との密着性をより一層高
めることができる。
【００２９】一方、この発明の他の実施例として、図２
に示すように、絶縁膜２の開孔を必要としない場合に
は、絶縁膜２上に第１の金属膜３を堆積形成した後、こ
の第１の金属膜３上に電極６をリフトオフ法により形成
して、電極６をマスクとして第１の金属膜３を選択的に
除去し最終電極７を形成する。
に示すように、絶縁膜２の開孔を必要としない場合に
は、絶縁膜２上に第１の金属膜３を堆積形成した後、こ
の第１の金属膜３上に電極６をリフトオフ法により形成
して、電極６をマスクとして第１の金属膜３を選択的に
除去し最終電極７を形成する。
【００３０】このような形成方法にあっても、前述した
実施例と同様な効果が得られる。
実施例と同様な効果が得られる。
【００３１】なお、この発明は、ゲート電極だけでなく
配線にも適用できることは勿論である。
配線にも適用できることは勿論である。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、レジストプロセスを用いることなく、電極配線の一
部下地となる第１の金属膜を絶縁膜上に堆積形成するよ
うにしたので、絶縁膜の表面が清浄な状態で第１の金属
膜を堆積形成することが可能となる。これにより、電極
配線と絶縁膜との密着性が高められ、耐湿性を向上させ
ることができるようになる。
ば、レジストプロセスを用いることなく、電極配線の一
部下地となる第１の金属膜を絶縁膜上に堆積形成するよ
うにしたので、絶縁膜の表面が清浄な状態で第１の金属
膜を堆積形成することが可能となる。これにより、電極
配線と絶縁膜との密着性が高められ、耐湿性を向上させ
ることができるようになる。
【図１】この発明の一実施例に係る化合物半導体装置に
おける電極配線形成方法の工程を示す断面図である。
おける電極配線形成方法の工程を示す断面図である。
【図２】この発明の他の実施例に係る化合物半導体装置
における電極配線の形成方法の一部工程を示す断面図で
ある。
における電極配線の形成方法の一部工程を示す断面図で
ある。
【図３】化合物半導体装置における電極配線の従来の形
成方法の工程を示す断面図である。
成方法の工程を示す断面図である。
１ ＧａＡｓ基板 ２ 絶縁膜 ３ 第１の金属膜 ４，５ レジストパターン ６ 電極 ７ 最終電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 義弘 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内
Claims (5)
- 【請求項１】 化合物半導体基板上に絶縁膜を形成し、 前記絶縁膜上に第１の金属膜を積層形成し、 前記第１の金属膜上に第２の金属膜を選択的に形成し、 前記第２の金属膜をマスクにして、前記第１の金属膜を
選択的に除去し、 前記絶縁膜上に前記第１の金属膜と第２の金属膜からな
る電極配線を形成することを特徴とする化合物半導体装
置における電極配線の形成方法。 - 【請求項２】 化合物半導体基板上に絶縁膜を形成し、 前記絶縁膜上に第１の金属膜を形成し、 前記絶縁膜と前記第１の金属膜を選択的に除去し、 選択的に除去された部分に、一部が前記絶縁膜と重なる
第２の金属膜を選択的に形成し、 前記第２の金属膜をマスクにして前記第１の金属膜を選
択的に除去し、前記絶縁膜上及び前記基板上に前記第１
の金属膜と第２の金属膜からなる電極配線を形成するこ
とを特徴とする化合物半導体装置における電極配線の形
成方法。 - 【請求項３】 前記第２の金属膜は、その主成分がＡｕ
からなることを特徴とする請求項１又は２記載の化合物
半導体装置における電極配線の形成方法。 - 【請求項４】 前記第１の金属膜は、Ｔｉからなること
を特徴とする請求項１又は２記載の化合物半導体装置に
おける電極配線の形成方法。 - 【請求項５】 前記化合物半導体基板は、ＧａＡｓから
なることを特徴とする請求項１又は２記載の化合物半導
体装置における電極配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100792A JPH05299638A (ja) | 1992-04-21 | 1992-04-21 | 化合物半導体装置における電極配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100792A JPH05299638A (ja) | 1992-04-21 | 1992-04-21 | 化合物半導体装置における電極配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299638A true JPH05299638A (ja) | 1993-11-12 |
Family
ID=14289192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100792A Pending JPH05299638A (ja) | 1992-04-21 | 1992-04-21 | 化合物半導体装置における電極配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190010B2 (en) | 2004-04-06 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP2107611A1 (en) * | 2008-03-31 | 2009-10-07 | Kabushiki Kaisha Toshiba | Field effect transistor with Ti adhesion layer under the gate electrode |
| US7829919B2 (en) | 2008-03-31 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1992
- 1992-04-21 JP JP10100792A patent/JPH05299638A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190010B2 (en) | 2004-04-06 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP2107611A1 (en) * | 2008-03-31 | 2009-10-07 | Kabushiki Kaisha Toshiba | Field effect transistor with Ti adhesion layer under the gate electrode |
| US7829919B2 (en) | 2008-03-31 | 2010-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077524B2 (ja) | 半導体装置の製造方法 | |
| JPH05299638A (ja) | 化合物半導体装置における電極配線の形成方法 | |
| JPS6222536B2 (ja) | ||
| JPH07118482B2 (ja) | 半導体装置の製造方法 | |
| JP3109279B2 (ja) | 半導体装置の製造方法 | |
| JP2703773B2 (ja) | 半導体装置の製造方法 | |
| JP2503256B2 (ja) | パタ―ン形成方法 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| KR950013797B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JP3120765B2 (ja) | 半導体装置の製造方法 | |
| JPS63213966A (ja) | 薄膜トランジスタ集積回路の作製法 | |
| JP3750362B2 (ja) | 誘電体薄膜の形成方法 | |
| JP3416931B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03188632A (ja) | 半導体装置 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPS63276274A (ja) | 半導体装置の製造方法 | |
| JPH04360543A (ja) | 化合物半導体装置の製造方法 | |
| JPH04157732A (ja) | 半導体装置の製造方法 | |
| JPH0799203A (ja) | 半導体装置の製造方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 |