JPH0523217U - 電源回路 - Google Patents

Abstract

(57)【要約】 【目的】 出力負荷を低インピーダンスとしたときに出
力電流を制限する電源回路に関し、出力電流制限値をよ
り小さくする。 【構成】 分圧回路５は出力トランジスタＱ₃ の出力電
圧Ｖ_OUT を分圧して基準電圧回路４に供給する。基準電
圧回路４は出力電圧Ｖ_OUT に応じて基準電圧Ｖ_Z または
基準電圧Ｖ_Z を抵抗Ｒ₄ ，Ｒ₅ で分圧した電圧を誤差増
幅器３に供給する。また電流−電圧変換手段６ｂは、出
力電流Ｉ_OUT に比例するトランジスタＱ₁ のコレクタ電
流Ｉ₁ を電圧Ｖ₁ に変換し誤差増幅器３に供給する。電
流−電圧変換手段６ｂは直列接続された抵抗Ｒ₆ とレベ
ルシフトダイオードＤ₁ からなる。変換電圧Ｖ₁ は、コ
レクタ電流Ｉ₁ により抵抗Ｒ₆ の両端に発生する電圧と
レベルシフトダイオードＤ₁ の順方向降下電圧の和とな
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電源回路に係り、特に出力負荷が低インピーダンスとなったときに出 力電流を制限する電源回路に関する。

【０００２】

【従来の技術】

図４は従来の電源回路の一例の回路図である。同図において、１は入力端子、 ２は出力端子、３は誤差増幅器、４は基準電圧回路、５は分圧回路、６ｂは電流 −電圧変換手段を示す。誤差増幅器３、基準電圧回路４、分圧回路５により制限 手段７が構成されている。

【０００３】 入力端子１には、非安定化電源電圧（以下、入力電圧と称する。）Ｖ_INが入力 されて、出力トランジスタＱ₃ を介して出力端子２に出力電圧Ｖ_OUT として安定 化されて出力される。出力端子２には負荷抵抗Ｒ_L が接続されている。

【０００４】 分圧回路５は、出力トランジスタＱ₃ のコレクタとグランドとの間に直列に接 続された分圧抵抗Ｒ₂ ，Ｒ₃ からなり、分圧電圧Ｖ_DIV を誤差増幅器３の非反転 入力端子３ａおよび基準電圧回路４に供給している。

【０００５】 基準電圧回路４は、入力端子１とグランドとの間に直列に接続された抵抗Ｒ₁ と温度補償されたバンドギャップツェナーダイオードＤ_Z により基準電圧Ｖ_Z （ ＝１．２５Ｖ）を生成している。

【０００６】 基準電圧回路４は、図示のごとく、ベースに分圧電圧Ｖ_DIV が入力されるトラ ンジスタＱ₄ と、トランジスタＱ₄ のエミッタと誤差増幅器３の反転入力端子と の間に接続された抵抗Ｒ₅ と、抵抗Ｒ₅ とバンドギャップツェナーダイオードＤ _Z と抵抗Ｒ₁ の接続点の間に接続された抵抗Ｒ₄ を有している。

【０００７】 出力電圧Ｖ_OUT が所定の電圧より高いときはトランジスタＱ₄ はオフしており 、誤差増幅器３の反転入力端子には基準電圧Ｖ_Z が基準電圧Ｖ_REF として供給さ れている。出力電圧Ｖ_OUT が所定の電圧より低くなると分圧電圧Ｖ_DIV が低下し 、トランジスタＱ₄ がオンする。そして、基準電圧Ｖ_Z を抵抗Ｒ₄ ，Ｒ₅ により 分圧して電圧Ｖ_Z ′が基準電圧Ｖ_REF として誤差増幅器３の反転入力端子に供給 される。

【０００８】 一方、電流−電圧変換手段６ｂはトランジスタＱ₁ （第１のトランジスタ）の コレクタとグランドとの間に接続された抵抗Ｒ₇ からなり、抵抗Ｒ₇ の上端は誤 差増幅器３の非反転入力端子３ｂに接続されている。抵抗Ｒ₇ には、トランジス タＱ₁ より出力電流Ｉ_OUT に比例するコレクタ電流Ｉ₁ が供給される。誤差増幅 器３の非反転入力端子３ｂには、抵抗Ｒ₇ より出力電流Ｉ_OUT に比例する変換電 圧Ｖ₁ ′が供給される。

【０００９】 誤差増幅器３は、非反転入力端子３ａへの分圧電圧Ｖ_DIV と非反転入力端子３ ｂへの変換電圧Ｖ₁ ′のうちいずれか低いほうの電圧と反転入力端子への基準電 圧Ｖ_REF とを比較して比較誤差電圧を出力し、トランジスタＱ₂ （第２のトラン ジスタ）を介して出力トランジスタＱ₃ を制御する。

【００１０】 上記の構成により、出力電圧Ｖ_OUT および出力電流Ｉ_OUT が以下のとおり制限 される。

【００１１】 図５は従来の電源回路の電流−電圧変換手段の変換特性を示す図、図６は従来 の電源回路の出力特性を示す図である。以下、図４乃至図６と共に従来の電源回 路の出力特性について説明する。

【００１２】 即ち、所定の出力電圧Ｖ_OUT が出力端子２に出力されている時に負荷抵抗Ｒ_L が短絡されると、出力電流Ｉ_OUT が所定値より増加し変換電圧Ｖ₁ ′＝Ｒ₇ ・Ｉ ₁ が基準電圧Ｖ_REF （＝Ｖ_Z ）より大きくなる。これにより、出力トランジスタ Ｑ₃ の駆動電流Ｉ_D が減少するよう誤差増幅器３およびトランジスタＱ₂ により 制限される。

【００１３】 また、出力トランジスタＱ₃ の駆動電流Ｉ_D が減少して出力電圧Ｖ_OUT が所定 値Ｖ_LIM より低くなるとトランジスタＱ₄ がオンし、出力基準電圧Ｖ_REF はＶ_Z からＶ_Z ′に低下する。

【００１４】 一方、変換電圧Ｖ₁ ′は抵抗Ｒ₇ に比例し、図５に示す特性となっている。図 ５中、縦軸は変換電圧Ｖ₁ ′、横軸はトランジスタＱ₁ のコレクタ電流Ｉ₁ を示 し、Ｉ_S は電流制限がはじまる電流である。

【００１５】 続いて、誤差増幅器３は基準電圧Ｖ_REF と変換電圧Ｖ₁ ′とを比較して誤差電 圧を出力し、出力トランジスタＱ₃ の駆動電流Ｉ_D がさらに減少するようトラン ジスタＱ₂ を制御する。この結果、出力電流Ｉ_OUT および出力電圧Ｖ_OUT は図６ に示すとおりとなる。図示のごとく、出力電圧Ｖ_OUT が略零となるまで駆動電流 Ｉ_D が減少し続け、このとき、出力電流Ｉ_OUT は出力電圧Ｖ_OUT の低下に伴い減 少し、出力電圧Ｖ_OUT が零のときＩ_E ′となるように制限される。

【００１６】

【考案が解決しようとする課題】

しかしながら、出力端子に接続された負荷が短絡されて出力電流が流れ続ける と出力トランジスタが熱暴走して劣化したり、破壊したりする問題があるため、 負荷が短絡したときの出力電流はできるだけ小さいことがのぞましい。

【００１７】 上記の点に鑑み本考案では、負荷が短絡したときの出力電流を低下させた電源 回路を提供することを目的とする。

【００１８】

【課題を解決するための手段】

上記の問題を解決するために本考案では、 エミッタに非安定化電源電圧が入力されコレクタに出力端子が接続された出力 トランジスタと、出力トランジスタと夫々のベース及びエミッタを共通接続され た第１のトランジスタと、第１のトランジスタの出力電流を電圧に変換して出力 する電流−電圧変換手段と、出力トランジスタ及び第１のトランジスタの各ベー スにエミッタが接続された第２のトランジスタと、出力トランジスタの出力電圧 に応じて値が変化する基準電圧を含み出力電圧トランジスタの出力電圧または電 流−電圧変換手段の出力変換電圧のいずれか基準電圧との誤差が大きい方の電圧 と基準電圧とを比較した誤差電圧を第２のトランジスタのベースに出力し出力ト ランジスタの出力電流及び出力電圧を所定の値に制限する制限手段とを具備した 電源回路において、 電流−電圧変換手段は、第１のトランジスタのコレクタに一端を接続された抵 抗と抵抗の他端にアノードを接続されたレベルシフトダイオードとを含み、出力 変換電圧が抵抗とレベルシフトダイオード夫々の両端電圧との和とされるよう構 成した。

【００１９】

【作用】

上記構成の本考案によれば、出力変換電圧は抵抗の両端電圧とレベルシフトダ イオードの両端電圧との和とされるため、出力トランジスタの出力電流に比例し て出力される第１のトランジスタの出力電流の変化に対して穏やかに変化して出 力されるよう作用する。このため、出力変換電圧と基準電圧とを比較する制限手 段の誤差電圧は、出力トランジスタの出力電流の変化に対して出力電圧が穏やか に変化するよう第２のトランジスタを介して出力トランジスタを駆動制御するよ う作用する。

【００２０】

【実施例】

図１は本考案の一実施例の回路である。同図中、図４と同一構成部分には同一 符号を付してある。本実施例の電源回路は、大略して誤差増幅器３、基準電圧回 路４、分圧回路５、電流−電圧変換手段６ａからなり、図４に示した電源回路と は電流−電圧変換手段６ａの構成が異なっている。

【００２１】 電流−電圧変換手段６ａは抵抗とレベルシフトダイオードからなっている。す なわち、トランジスタＱ₁ （第１のトランジスタ）のコレクタに一端が接続され た抵抗Ｒ₆ と、抵抗Ｒ₆ の他端にアノードが接続されグランドにカソードが接続 されたダイオードＤ₁ （レベルシフトダイオード）とりなっている。

【００２２】 ダイオードＤ₁ には、抵抗Ｒ₆ を介して、トランジスタＱ₁ より出力電流Ｉ_{OU T} に比例するコレクタ電流Ｉ₁ が供給される。誤差増幅器３の非反転入力端子３ ｂには、抵抗Ｒ₆ の上端に出力される変換電圧Ｖ₁ が供給される。また、従来の 電源回路と同様に、誤差増幅器３の非反転入力端子３ａには分圧手段５よりの分 圧電圧Ｖ_DIV が、反転入力端子には基準電圧出力手段４よりの出力基準電圧Ｖ_{RE F} が供給されている。

【００２３】 上記の構成により、電流−電圧変換手段６ａの変換特性ならびに出力電圧Ｖ_{OU T} −出力電流Ｉ_OUT 特性は以下のとおりとなる。

【００２４】 ここで、図２は本考案の一実施例の電流−電圧変換手段の変換特性を示す図、 図３は本考案の一実施例の出力特性を示す図である。

【００２５】 抵抗Ｒ₆ を介してダイオードＤ₁ にトランジスタＱ₁ よりコレクタ電流Ｉ₁ が 供給されると、抵抗Ｒ₆ の上端には変換電圧 Ｖ₁ ＝Ｒ₆ ・Ｉ₁ ＋Ｖ_F （１） が出力される。ただし、Ｖ_F はダイオードＤ₁ の順方向降下電圧であり、およそ ０．６Ｖとなっている。

【００２６】 したがって、出力電圧Ｖ_OUT が所定値のとき誤差増幅器３の平衡条件は、Ｖ₁ ＝Ｖ_Z より Ｒ₆ ・Ｉ₁ ＋Ｖ_F ＝１．２５ （２） となる。

【００２７】 ところで、従来の電源回路の変換電圧Ｖ₁ ′は抵抗Ｒ₇ に比例し、 Ｖ₁ ′＝Ｒ₇ ・Ｉ₁ （３） とされ、誤差増幅器３の平衡条件は、Ｖ₁ ′＝Ｖ_Z より Ｒ₇ ・Ｉ₁ ＝１．２５ （４） となる。

【００２８】 ここで、Ｖ_Z ≒２Ｖ_F であることから、（２），（４）式より Ｒ₇ ＝２Ｒ₆ （５） となる。したがって、Ｒ₇ ＝２Ｒ₆ とすることにより、図２に示す電流−電圧変 換手段６ａの変換特性の傾きを、従来のそれに対して１／２に小さくすることが 出来る。

【００２９】 この結果、負荷抵抗Ｒ_L が短絡され出力電圧Ｖ_OUT が所定値Ｖ_LIM より低下し て、誤差増幅器３の反転入力端子への基準電圧がＶ_Z からＶ_Z ′となり電流制限 がはじまった後、誤差増幅器３の出力誤差電圧は出力電流Ｉ_OUT の低下に対して 従来の回路の１／２の割合で緩やかに変化する。

【００３０】 よって、誤差増幅器３とトランジスタＱ₂ とは、従来の電源回路の出力特性に 比べて出力電流Ｉ_OUT の変化に対し出力電圧Ｖ_OUT が緩やかに低下するよう、出 力トランジスタＱ₃ を駆動制御する。

【００３１】 以上説明したように、負荷抵抗Ｒ_L がしだいに減少したときの本実施例の出力 特性は図３に示すとおりとなり、負荷抵抗Ｒ_L が短絡され出力電圧が略零となっ たときの出力電流Ｉ_E は従来より大幅に低下されている。このため、出力負荷を 短絡しても出力トランジスタＱ₃ が熱暴走して破壊したり、劣化したりしない特 長がある。

【００３２】

【考案の効果】

上述の如く本考案によれば、出力変換電圧は出力トランジスタの出力電流の変 化に対して緩やかに変化して出力されるため、出力トランジスタの出力電流及び 出力電圧は出力電流の変化に対して出力電圧が緩やかに変化するよう第２のトラ ンジスタを介して制限手段に制限されて、出力負荷が略短絡状態となり出力電圧 が略零のときの出力電流を小さくできる特長がある。

【図面の簡単な説明】

【図１】本考案の一実施例の回路図である。

【図２】本考案の一実施例の変換特性図を示す図であ
る。

【図３】本考案の一実施例の出力特性を示す図である。

【図４】従来の電源回路の一例の回路図である。

【図５】従来の電源回路の一例の変換特性を示す図であ
る。

【図６】従来の電源回路の一例の出力特性を示す図であ
る。

【符号の説明】

２ 出力端子 ３ 誤差増幅器 ４ 基準電圧回路 ５ 分圧回路 ６ａ，６ｂ 電流−電圧変換手段 ７ 制御手段 Ｑ₁ 第１のトランジスタ Ｑ₂ 第２のトランジスタ Ｑ₃ 出力トランジスタ Ｄ₁ ダイオード（レベルシフトダイオード） Ｒ₁ ，…Ｒ₇ 抵抗 Ｖ_IN 入力電圧（非安定化電源電圧） Ｖ_OUT 出力電圧 Ｖ_DIV 分圧電圧 Ｖ₁ 変換電圧 Ｖ_Z ，Ｖ_REF 基準電圧

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 エミッタに非安定化電源電圧が入力され
   コレクタに出力端子が接続された出力トランジスタと、 前記出力トランジスタと夫々のベース及びエミッタを共
   通接続された第１のトランジスタと、 前記第１のトランジスタの出力電流を電圧に変換して出
   力する電流−電圧変換手段と、 前記出力トランジスタ及び前記第１のトランジスタの各
   ベースにエミッタが接続された第２のトランジスタと、 前記出力トランジスタの出力電圧に応じて値が変化する
   基準電圧を含み、前記出力トランジスタの出力電圧また
   は前記電流−電圧変換手段の出力変換電圧のいずれか前
   記基準電圧との誤差が大きい方の電圧と前記基準電圧と
   を比較した誤差電圧を前記第２のトランジスタのベース
   に出力し、前記出力トランジスタの出力電流及び出力電
   圧を所定の値に制限する制限手段とを具備した電源回路
   において、 前記電流−電圧変換手段は、前記第１のトランジスタの
   コレクタに一端を接続された抵抗と前記抵抗の他端にア
   ノードを接続されたレベルシフトダイオードとを含み、
   前記出力変換電圧が前記抵抗と前記レベルシフトダイオ
   ード夫々の両端電圧との和とされてなる電源回路。