JPH05191734A - Ｃｃｄ型固体撮像素子 - Google Patents
Ｃｃｄ型固体撮像素子Info
- Publication number
- JPH05191734A JPH05191734A JP4002758A JP275892A JPH05191734A JP H05191734 A JPH05191734 A JP H05191734A JP 4002758 A JP4002758 A JP 4002758A JP 275892 A JP275892 A JP 275892A JP H05191734 A JPH05191734 A JP H05191734A
- Authority
- JP
- Japan
- Prior art keywords
- timing pulse
- gate
- capacitor
- output gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 238000001444 catalytic combustion detection Methods 0.000 claims 6
- 238000009792 diffusion process Methods 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 動作電圧を高くすることなく、ＣＣＤ転送路
からの信号電荷を効率よく読み出すようにしたＣＣＤ固
体撮像素子を提供する。 【構成】 ＣＣＤ転送路の出力部に設けられた出力ゲー
トを介して転送された信号電荷を電圧信号に変換する検
出用キャパシタに対して、上記出力ゲートに供給される
タイミングパルスに同期してキャパシタを介してタイミ
ングパルスを供給してそのポテンシャルを深くする。 【効果】 検出用キャパシタとキャパシタとの電荷分散
によりポテンシャルを深くできるから、動作電圧を高く
することなくＣＣＤ転送路からの信号電荷を効率よく読
み出させることができる。
からの信号電荷を効率よく読み出すようにしたＣＣＤ固
体撮像素子を提供する。 【構成】 ＣＣＤ転送路の出力部に設けられた出力ゲー
トを介して転送された信号電荷を電圧信号に変換する検
出用キャパシタに対して、上記出力ゲートに供給される
タイミングパルスに同期してキャパシタを介してタイミ
ングパルスを供給してそのポテンシャルを深くする。 【効果】 検出用キャパシタとキャパシタとの電荷分散
によりポテンシャルを深くできるから、動作電圧を高く
することなくＣＣＤ転送路からの信号電荷を効率よく読
み出させることができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＣＤ型固体撮像素
子に関し、例えば、フローティング・ディフュージョン
・アンプ（以下、単にＦＤＡという）を備えたものに利
用して有効な技術に関するものである。
子に関し、例えば、フローティング・ディフュージョン
・アンプ（以下、単にＦＤＡという）を備えたものに利
用して有効な技術に関するものである。
【０００２】
【従来の技術】ＣＣＤ型固体撮像素子の電荷電圧変換回
路及び電圧増幅回路は、ＦＤＡが用いられる。このよう
なＦＤＡに関しては、例えば米国特許第４，６４６，１
１９号がある。
路及び電圧増幅回路は、ＦＤＡが用いられる。このよう
なＦＤＡに関しては、例えば米国特許第４，６４６，１
１９号がある。
【０００３】
【発明が解決しようとする課題】ＣＣＤ転送路から効率
よく信号電荷を読み出させるためには、信号電荷を電圧
信号に変換する検出用キャパシタのリセットドレインの
電位を高くして、読み出しポテンシャルを深くすること
が必要である。しかし、リセットドレインの電位を高く
すると、動作電源電圧を高くする必要があるとともに信
頼性や発熱等の問題を生じる。
よく信号電荷を読み出させるためには、信号電荷を電圧
信号に変換する検出用キャパシタのリセットドレインの
電位を高くして、読み出しポテンシャルを深くすること
が必要である。しかし、リセットドレインの電位を高く
すると、動作電源電圧を高くする必要があるとともに信
頼性や発熱等の問題を生じる。
【０００４】この発明の目的は、動作電圧を高くするこ
となく、ＣＣＤ転送路からの信号電荷を効率よく読み出
すようにしたＣＣＤ固体撮像素子を提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。
となく、ＣＣＤ転送路からの信号電荷を効率よく読み出
すようにしたＣＣＤ固体撮像素子を提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ転送路の出力部に設
けられた出力ゲートを介して転送された信号電荷を電圧
信号に変換する検出用キャパシタに対して、上記出力ゲ
ートに供給されるタイミングパルスに同期してキャパシ
タを介してタイミングパルスを供給してそのポテンシャ
ルを深くする。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ転送路の出力部に設
けられた出力ゲートを介して転送された信号電荷を電圧
信号に変換する検出用キャパシタに対して、上記出力ゲ
ートに供給されるタイミングパルスに同期してキャパシ
タを介してタイミングパルスを供給してそのポテンシャ
ルを深くする。
【０００６】
【作用】上記した手段によれば、検出用キャパシタとキ
ャパシタとの電荷分散によりポテンシャルを深くできる
から、動作電圧を高くすることなくＣＣＤ転送路からの
信号電荷を効率よく読み出させることができる。
ャパシタとの電荷分散によりポテンシャルを深くできる
から、動作電圧を高くすることなくＣＣＤ転送路からの
信号電荷を効率よく読み出させることができる。
【０００７】
【実施例】図３には、この発明が適用されるＣＣＤ型固
体撮像素子の一実施例の概略回路構成図が示されてい
る。同図では、ＣＣＤ型固体撮像素子そのもの理解を容
易にするため２行２列の合計４個からなるホトダイオー
ドＤ１〜Ｄ４が代表として例示的に示されている。実際
のＣＣＤ型固体撮像素子では、複数行と複数列にホトダ
イオードをマトリックス状に配置して、公知のように全
体で約２０万から約４０万のような多数のホトダイオー
ドが設けられるものである。
体撮像素子の一実施例の概略回路構成図が示されてい
る。同図では、ＣＣＤ型固体撮像素子そのもの理解を容
易にするため２行２列の合計４個からなるホトダイオー
ドＤ１〜Ｄ４が代表として例示的に示されている。実際
のＣＣＤ型固体撮像素子では、複数行と複数列にホトダ
イオードをマトリックス状に配置して、公知のように全
体で約２０万から約４０万のような多数のホトダイオー
ドが設けられるものである。
【０００８】ホトダイオードＤ１のアノード側は回路の
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤと略す）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤのＶ１とＶ
３ゲートに転送される。
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤと略す）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤのＶ１とＶ
３ゲートに転送される。
【０００９】ＶＣＣＤの最終段の信号電荷は、水平ＣＣ
Ｄ（以下、ＨＣＣＤと略す）に転送される。ＨＣＣＤ
は、ＶＣＣＤから次の信号電荷が転送されるまでの間に
転送パルスＨ１，Ｈ２に同期して１Ｈ期間内に高速に電
荷転送動作を行い、信号電荷を電圧信号に変換する検出
用キャパシタＣＳに伝える。ＨＣＣＤの出力部に設けら
れるＯＧは出力ゲートであり、ＨＣＣＤの信号電荷がス
ムーズに検出用キャパシタＣＳに転送させるよう作用す
る。出力ゲートＯＧには、タイミングパルスＶＧが供給
される。
Ｄ（以下、ＨＣＣＤと略す）に転送される。ＨＣＣＤ
は、ＶＣＣＤから次の信号電荷が転送されるまでの間に
転送パルスＨ１，Ｈ２に同期して１Ｈ期間内に高速に電
荷転送動作を行い、信号電荷を電圧信号に変換する検出
用キャパシタＣＳに伝える。ＨＣＣＤの出力部に設けら
れるＯＧは出力ゲートであり、ＨＣＣＤの信号電荷がス
ムーズに検出用キャパシタＣＳに転送させるよう作用す
る。出力ゲートＯＧには、タイミングパルスＶＧが供給
される。
【００１０】上記容量ＣＳにより信号電荷が電圧信号に
変換される。この電圧信号は、ＦＤＡ（Floating Diffu
sion Amplifier) と呼ばれるようなプリアンプＰＡによ
り増幅されて出力端子ＯＵＴから送出される。上記検出
用キャパシタＣＳに転送された信号電荷は、上記のよう
なプリアンプＰＡを通して電圧信号として出力される
と、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジス
タ）Ｑ１の形態で示されたリセットゲートＲＧ及びリセ
ットドレインＲＤによりにより１画素毎にリセット、言
い換えるならば掃き出される。上記リセットゲートＲＧ
とリセットドレインは実質的にＭＯＳＦＥＴと同じ構造
である。リセットゲートＲＧにはリセットタイミングパ
ルスが供給され、リセットドレインＲＤには動作電圧の
ような一定の電圧が供給される。
変換される。この電圧信号は、ＦＤＡ（Floating Diffu
sion Amplifier) と呼ばれるようなプリアンプＰＡによ
り増幅されて出力端子ＯＵＴから送出される。上記検出
用キャパシタＣＳに転送された信号電荷は、上記のよう
なプリアンプＰＡを通して電圧信号として出力される
と、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジス
タ）Ｑ１の形態で示されたリセットゲートＲＧ及びリセ
ットドレインＲＤによりにより１画素毎にリセット、言
い換えるならば掃き出される。上記リセットゲートＲＧ
とリセットドレインは実質的にＭＯＳＦＥＴと同じ構造
である。リセットゲートＲＧにはリセットタイミングパ
ルスが供給され、リセットドレインＲＤには動作電圧の
ような一定の電圧が供給される。
【００１１】このＣＣＤ固体撮像素子の信号電荷の読み
出し動作の概略を次に説明する。ＰＧゲートに供給され
るタイミングパルスがハイレベルにされると、ＰＧゲー
トと接続されるＶＣＣＤのＶ１ゲートとＶ３ゲートがハ
イレベルにされる。これにより、ホトダイオードＤ１，
Ｄ２（Ｄ３，Ｄ４）の光電変換電荷がＶＣＣＤのＶ１，
Ｖ３ゲートに読み出される。
出し動作の概略を次に説明する。ＰＧゲートに供給され
るタイミングパルスがハイレベルにされると、ＰＧゲー
トと接続されるＶＣＣＤのＶ１ゲートとＶ３ゲートがハ
イレベルにされる。これにより、ホトダイオードＤ１，
Ｄ２（Ｄ３，Ｄ４）の光電変換電荷がＶＣＣＤのＶ１，
Ｖ３ゲートに読み出される。
【００１２】例えば、奇数フィールドではＶ２ゲートが
ハイレベルにされる。これにより、Ｖ１とＶ３ゲート下
の信号電荷が混合されてＶ２ゲート下に一旦集められ
る。以下、次のタイミングではＶ３ゲートがハイレベル
に、更に次のタイミングではＶ４ゲートがハイレベルに
されて上記信号電荷が下方向に転送される。以下、Ｖ１
〜Ｖ４の順序で各ゲートがハイレベルにされて、それよ
り上に配置されるホトダイオードにより変換された光電
変換電荷を上記同様に転送するものである。
ハイレベルにされる。これにより、Ｖ１とＶ３ゲート下
の信号電荷が混合されてＶ２ゲート下に一旦集められ
る。以下、次のタイミングではＶ３ゲートがハイレベル
に、更に次のタイミングではＶ４ゲートがハイレベルに
されて上記信号電荷が下方向に転送される。以下、Ｖ１
〜Ｖ４の順序で各ゲートがハイレベルにされて、それよ
り上に配置されるホトダイオードにより変換された光電
変換電荷を上記同様に転送するものである。
【００１３】偶数フィールドでは、上記のＶ２ゲートに
代わってＶ４がハイレベルにされる。これにより、１行
ずれてＶ３とＶ１ゲート下の信号電荷が混合されてＶ４
ゲート下に一旦集められる。以下、次のタイミングでは
Ｖ１ゲートがハイレベルに、更に次のタイミングではＶ
２ゲートがハイレベルにされて上記信号電荷が下方向転
送される。このように奇数フィールドと偶数フィールド
とで信号電荷の組み合わせを１行シフトすることより等
価的にインタレースでの読み出しが行われる。
代わってＶ４がハイレベルにされる。これにより、１行
ずれてＶ３とＶ１ゲート下の信号電荷が混合されてＶ４
ゲート下に一旦集められる。以下、次のタイミングでは
Ｖ１ゲートがハイレベルに、更に次のタイミングではＶ
２ゲートがハイレベルにされて上記信号電荷が下方向転
送される。このように奇数フィールドと偶数フィールド
とで信号電荷の組み合わせを１行シフトすることより等
価的にインタレースでの読み出しが行われる。
【００１４】このようにＶＣＤＤにより読み出された信
号電荷は、その転送動作によりＨＣＣＤにパラレルに転
送され、次の信号電荷が転送されるまでの１Ｈ期間内に
ＨＣＣＤでは高速に電荷転送動作を行い、プリアンプＰ
Ａを通して電圧信号として出力させる。
号電荷は、その転送動作によりＨＣＣＤにパラレルに転
送され、次の信号電荷が転送されるまでの１Ｈ期間内に
ＨＣＣＤでは高速に電荷転送動作を行い、プリアンプＰ
Ａを通して電圧信号として出力させる。
【００１５】図１には、この発明に係るＦＤＡの一実施
例の回路図が示されている。この実施例のＦＤＡは、次
の回路により構成される。ＨＣＣＤの出力部に設けられ
た出力ゲートＯＧを介して転送された信号電荷は、検出
用キャパシタＣＳに伝えられる。この検出用キャパシタ
ＣＳにより変換された電圧信号は、増幅ＭＯＳＦＥＴＱ
２とソース側に設けられた負荷ＭＯＳＦＥＴＱ３かなら
る初段のソースフォロワ回路により電流増幅される。初
段ソースフォロワ回路の出力信号は、増幅ＭＯＳＦＥＴ
Ｑ４と負荷ＭＯＳＦＥＴＱ５かならる出力段ソースフォ
ロワ回路を介して外部端子ＯＵＴから送出される。
例の回路図が示されている。この実施例のＦＤＡは、次
の回路により構成される。ＨＣＣＤの出力部に設けられ
た出力ゲートＯＧを介して転送された信号電荷は、検出
用キャパシタＣＳに伝えられる。この検出用キャパシタ
ＣＳにより変換された電圧信号は、増幅ＭＯＳＦＥＴＱ
２とソース側に設けられた負荷ＭＯＳＦＥＴＱ３かなら
る初段のソースフォロワ回路により電流増幅される。初
段ソースフォロワ回路の出力信号は、増幅ＭＯＳＦＥＴ
Ｑ４と負荷ＭＯＳＦＥＴＱ５かならる出力段ソースフォ
ロワ回路を介して外部端子ＯＵＴから送出される。
【００１６】上記負荷ＭＯＳＦＥＴＱ３とＱ５は、デプ
レッション型ＭＯＳＦＥＴから構成され、そのゲートと
ソースに回路の接地電位が供給されることにより、定電
流負荷として作用する。特に制限されないが、出力段の
増幅ＭＯＳＦＥＴＱ４は、デプレッション型ＭＯＳＦＥ
Ｔを用いるものであってもよい。このようにデプレッシ
ョン型ＭＯＳＦＥＴを用いた場合には、そのゲートとソ
ース間のしきい値電圧による直流的なレベル損失がない
ので、動作電圧ＶＤＤをその分低くすることができる。
あるいは、動作電圧ＶＤＤに対する出力ダイナミックレ
ンジを大きくすることができる。
レッション型ＭＯＳＦＥＴから構成され、そのゲートと
ソースに回路の接地電位が供給されることにより、定電
流負荷として作用する。特に制限されないが、出力段の
増幅ＭＯＳＦＥＴＱ４は、デプレッション型ＭＯＳＦＥ
Ｔを用いるものであってもよい。このようにデプレッシ
ョン型ＭＯＳＦＥＴを用いた場合には、そのゲートとソ
ース間のしきい値電圧による直流的なレベル損失がない
ので、動作電圧ＶＤＤをその分低くすることができる。
あるいは、動作電圧ＶＤＤに対する出力ダイナミックレ
ンジを大きくすることができる。
【００１７】上記検出用キャパシタＣＳには、ＭＯＳＦ
ＥＴＱ１からなるリセット回路が設けられる。すなわ
ち、リセットゲートＲＧに供給されるタイミングパルス
がハイレベルにされるとＭＯＳＦＥＴＱ１がオン状態と
なり、リセットドレインＲＤの電位を検出用キャパシタ
ＣＳに伝えて信号の掃き出しを行う。すなわち、次に転
送される信号電荷のためにキャパシタＣＳを構成する拡
散層が深いポテンシャルを持つようにされる。この場
合、キャパシタＣＳの電圧は、リセッドドレインＲＤに
供給されるリセット電圧をＶＲとすると、ＶＡ＝ＶＲ−
Ｖthにされる。ここで、Ｖthは、ＭＯＳＦＥＴＱ１のし
きい値電圧である。
ＥＴＱ１からなるリセット回路が設けられる。すなわ
ち、リセットゲートＲＧに供給されるタイミングパルス
がハイレベルにされるとＭＯＳＦＥＴＱ１がオン状態と
なり、リセットドレインＲＤの電位を検出用キャパシタ
ＣＳに伝えて信号の掃き出しを行う。すなわち、次に転
送される信号電荷のためにキャパシタＣＳを構成する拡
散層が深いポテンシャルを持つようにされる。この場
合、キャパシタＣＳの電圧は、リセッドドレインＲＤに
供給されるリセット電圧をＶＲとすると、ＶＡ＝ＶＲ−
Ｖthにされる。ここで、Ｖthは、ＭＯＳＦＥＴＱ１のし
きい値電圧である。
【００１８】上記キャパシタＣＳを構成する拡散層のポ
テンシャル深さは、上記のリセットドレインＲＤに供給
される電圧ＶＡ（ＶＲ−Ｖth）により決定される。ＣＣ
Ｄ固体撮像素子の低消費電力化等のために動作電圧ＶＤ
Ｄ等は低く設定することが望ましい。それ故、ＣＣＤ固
体撮像素子の低動作電圧化に伴い、上記リセットドレイ
ンＲＤに供給されるリセット電圧も低くされる傾向にあ
る。
テンシャル深さは、上記のリセットドレインＲＤに供給
される電圧ＶＡ（ＶＲ−Ｖth）により決定される。ＣＣ
Ｄ固体撮像素子の低消費電力化等のために動作電圧ＶＤ
Ｄ等は低く設定することが望ましい。それ故、ＣＣＤ固
体撮像素子の低動作電圧化に伴い、上記リセットドレイ
ンＲＤに供給されるリセット電圧も低くされる傾向にあ
る。
【００１９】しかしながら、上記のようなリセット電位
が低くされると、検出用キャパシタＣＳを構成する拡散
層のポテンシャル深さが出力ゲートＯＧとの相対的な関
係において浅くなり、信号電荷の効率のよい転送ができ
なくなる虞れがある。
が低くされると、検出用キャパシタＣＳを構成する拡散
層のポテンシャル深さが出力ゲートＯＧとの相対的な関
係において浅くなり、信号電荷の効率のよい転送ができ
なくなる虞れがある。
【００２０】そこで、この実施例ではリセットドレイン
ＲＤの電圧を高くすることなく、上記検出用キャパシタ
ＣＳを構成する拡散層のポテンシャルを深くするため
に、キャパシタＣＢが設けられる。このキャパシタＣＢ
を介して上記出力ゲートＯＧの出力タイミングに同期し
てタイミングパルスφを供給する。
ＲＤの電圧を高くすることなく、上記検出用キャパシタ
ＣＳを構成する拡散層のポテンシャルを深くするため
に、キャパシタＣＢが設けられる。このキャパシタＣＢ
を介して上記出力ゲートＯＧの出力タイミングに同期し
てタイミングパルスφを供給する。
【００２１】図２には、この発明に係るＦＤＡの動作の
一例を説明するためのタイミング図が示されている。リ
セットゲートＲＧに供給されるタイミングパルスがハイ
レベルにされると、上記のようにＭＯＳＦＥＴＱ１がオ
ン状態となり、出力用キャパシタＣＳの拡散層の電位Ｖ
Ａは、ＶＲ−Ｖthのような電位に対応したポテシャル深
さを持つようにされる。
一例を説明するためのタイミング図が示されている。リ
セットゲートＲＧに供給されるタイミングパルスがハイ
レベルにされると、上記のようにＭＯＳＦＥＴＱ１がオ
ン状態となり、出力用キャパシタＣＳの拡散層の電位Ｖ
Ａは、ＶＲ−Ｖthのような電位に対応したポテシャル深
さを持つようにされる。
【００２２】リセットゲートＲＧに供給されるタイミン
グパルスがロウレベルにされると、ＭＯＳＦＥＴＱ１が
オフ状態にされる。これより、検出容量ＣＳの拡散層は
フローティング状態で上記電位ＶＡを保持することな
る。上記リセットタイミングの終了後に、タイミングパ
ルスφがハイレベルにされる。これにより、キャパシタ
ＣＢとＣＳとの電荷分散により、電圧ＶＡはｄＶだけ持
ち上げることができる。
グパルスがロウレベルにされると、ＭＯＳＦＥＴＱ１が
オフ状態にされる。これより、検出容量ＣＳの拡散層は
フローティング状態で上記電位ＶＡを保持することな
る。上記リセットタイミングの終了後に、タイミングパ
ルスφがハイレベルにされる。これにより、キャパシタ
ＣＢとＣＳとの電荷分散により、電圧ＶＡはｄＶだけ持
ち上げることができる。
【００２３】上記ｄｖは、次式（１）により求められ
る。 ｄｖ＝ＶＲ・ＣＢ／（ＣＢ＋ＣＳ） ・・・・・・・・・・・・・・（１） ここで、ＶＲは、タイミングパルスφのレベルであり、
上記リセットドレインＲＤの電圧と同じ電圧を用いるも
のとする。上記タイミングパルスφやリセット電圧ＶＲ
を動作電圧ＶＤＤにより形成した場合には、ｄｖ＝ＶＤ
Ｄ・ＣＢ／（ＣＢ＋ＣＳ）となる。このようにして、動
作電圧ＶＤＤを高くすることなく、検出用キャパシタＣ
Ｓのポテンシャル深さを深くできる。
る。 ｄｖ＝ＶＲ・ＣＢ／（ＣＢ＋ＣＳ） ・・・・・・・・・・・・・・（１） ここで、ＶＲは、タイミングパルスφのレベルであり、
上記リセットドレインＲＤの電圧と同じ電圧を用いるも
のとする。上記タイミングパルスφやリセット電圧ＶＲ
を動作電圧ＶＤＤにより形成した場合には、ｄｖ＝ＶＤ
Ｄ・ＣＢ／（ＣＢ＋ＣＳ）となる。このようにして、動
作電圧ＶＤＤを高くすることなく、検出用キャパシタＣ
Ｓのポテンシャル深さを深くできる。
【００２４】このタイミングパルスφは、出力タイミン
グで出力ゲートＯＧに供給されるタイミングパルスＶＧ
がハイレベルにされる間、同様にハイレベルに維持され
る。これにより、検出用キャパシタＣＳのポテンシャル
は、上記電圧ｄｖだけ高くされることに応じてより深い
ポテンシャルを持つようにされるから、出力ゲートＯＧ
を介して効率よく、確実に全信号電荷を受け取ることが
できる。これにより、必要ならＦＤＡの高速読み出しも
可能になる。上記のような信号電荷の出力動作の後にタ
イミングパルスφは、ロウレベルにされる。
グで出力ゲートＯＧに供給されるタイミングパルスＶＧ
がハイレベルにされる間、同様にハイレベルに維持され
る。これにより、検出用キャパシタＣＳのポテンシャル
は、上記電圧ｄｖだけ高くされることに応じてより深い
ポテンシャルを持つようにされるから、出力ゲートＯＧ
を介して効率よく、確実に全信号電荷を受け取ることが
できる。これにより、必要ならＦＤＡの高速読み出しも
可能になる。上記のような信号電荷の出力動作の後にタ
イミングパルスφは、ロウレベルにされる。
【００２５】上記のようなキャパシタＣＢによる検出用
キャパシタＣＳのポテンシャルを深くするのは、出力ゲ
ートＯＧを通して信号電荷を読み出すときだけでよい。
したがって、出力ゲートＯＧに供給されるタイミングパ
ルスＶＧをタイミングパルスφに共用することができ
る。言い換えるならば、キャパシタＣＢは、出力ゲート
ＯＧと検出用キャパシタＣＳの拡散層の間に設けるよう
にしてもよい。この場合には、特別なタイミングパルス
φが不要になるから回路の簡素化や外部端子の削減を図
ることができる。
キャパシタＣＳのポテンシャルを深くするのは、出力ゲ
ートＯＧを通して信号電荷を読み出すときだけでよい。
したがって、出力ゲートＯＧに供給されるタイミングパ
ルスＶＧをタイミングパルスφに共用することができ
る。言い換えるならば、キャパシタＣＢは、出力ゲート
ＯＧと検出用キャパシタＣＳの拡散層の間に設けるよう
にしてもよい。この場合には、特別なタイミングパルス
φが不要になるから回路の簡素化や外部端子の削減を図
ることができる。
【００２６】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） ＣＣＤ転送路の出力部に設けられた出力ゲート
を介して転送された信号電荷を電圧信号に変換する検出
用キャパシタに対して、上記出力ゲートに供給されるタ
イミングパルスに同期してキャパシタを介してタイミン
グパルスを供給してそのポテンシャルを深くすることに
より、動作電圧を高くすることなくＣＣＤ転送路からの
信号電荷を効率よく読み出させることができるという効
果が得られる。
記の通りである。すなわち、 （１） ＣＣＤ転送路の出力部に設けられた出力ゲート
を介して転送された信号電荷を電圧信号に変換する検出
用キャパシタに対して、上記出力ゲートに供給されるタ
イミングパルスに同期してキャパシタを介してタイミン
グパルスを供給してそのポテンシャルを深くすることに
より、動作電圧を高くすることなくＣＣＤ転送路からの
信号電荷を効率よく読み出させることができるという効
果が得られる。
【００２７】（２） 上記キャパシタを介して検出用キ
ャパシタに伝えられるタイミングパルスは、出力ゲート
に供給されるタイミングパルスを共用することより、回
路の簡素や外部端子の増加を防ぐことができるという効
果が得られる。
ャパシタに伝えられるタイミングパルスは、出力ゲート
に供給されるタイミングパルスを共用することより、回
路の簡素や外部端子の増加を防ぐことができるという効
果が得られる。
【００２８】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、初段
ソースフォロワ回路に縦列形態に接続される増幅回路と
しては、同様なソースフォロワ回路を複数段縦列形態に
接続するもの、反転増幅回路を設けるもの等種々の実施
形態を取ることができるものである。ＣＣＤ転送路とし
ては、上記二次元用のＣＣＤの他に一次元用のものであ
ってもよい。すなわち、一列にホトダイオードを並べて
おいて、その信号電荷をＨＣＣＤにパラレルに転送し
て、シリアルに出力させるような構成であってもよい。
動作電圧ＶＤＤは、プリアンプＰＡの動作電圧として示
しているが、それに限定されるものではなく、動作電圧
ＶＤＤはＣＣＤ固体撮像素子を構成する内部回路の伝え
られる最も高い電圧であり、これに基づいてリセットド
レインＲＤの電位や、出力ゲートＯＧやリセットゲート
ＲＧに供給されるタイミングパルス、キャパシタＣＢを
介して供給されるタイミングパルスφが形成されるもの
である。それ故、上記各電位が動作電圧ＶＤＤと同じで
あってもよいし、それより低い電位であってもよい。こ
の発明は、ＣＣＤ型固体撮像素子として広く利用でき
る。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、初段
ソースフォロワ回路に縦列形態に接続される増幅回路と
しては、同様なソースフォロワ回路を複数段縦列形態に
接続するもの、反転増幅回路を設けるもの等種々の実施
形態を取ることができるものである。ＣＣＤ転送路とし
ては、上記二次元用のＣＣＤの他に一次元用のものであ
ってもよい。すなわち、一列にホトダイオードを並べて
おいて、その信号電荷をＨＣＣＤにパラレルに転送し
て、シリアルに出力させるような構成であってもよい。
動作電圧ＶＤＤは、プリアンプＰＡの動作電圧として示
しているが、それに限定されるものではなく、動作電圧
ＶＤＤはＣＣＤ固体撮像素子を構成する内部回路の伝え
られる最も高い電圧であり、これに基づいてリセットド
レインＲＤの電位や、出力ゲートＯＧやリセットゲート
ＲＧに供給されるタイミングパルス、キャパシタＣＢを
介して供給されるタイミングパルスφが形成されるもの
である。それ故、上記各電位が動作電圧ＶＤＤと同じで
あってもよいし、それより低い電位であってもよい。こ
の発明は、ＣＣＤ型固体撮像素子として広く利用でき
る。
【００２９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ転送路の出力部に設
けられた出力ゲートを介して転送された信号電荷を電圧
信号に変換する検出用キャパシタに対して、上記出力ゲ
ートに供給されるタイミングパルスに同期してキャパシ
タを介してタイミングパルスを供給してそのポテンシャ
ルを深くすることにより、動作電圧を高くすることなく
ＣＣＤ転送路からの信号電荷を効率よく読み出させるこ
とができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ転送路の出力部に設
けられた出力ゲートを介して転送された信号電荷を電圧
信号に変換する検出用キャパシタに対して、上記出力ゲ
ートに供給されるタイミングパルスに同期してキャパシ
タを介してタイミングパルスを供給してそのポテンシャ
ルを深くすることにより、動作電圧を高くすることなく
ＣＣＤ転送路からの信号電荷を効率よく読み出させるこ
とができる。
【図１】この発明に係るＦＤＡの一実施例を示す回路図
である。
である。
【図２】図１のＦＤＡの動作の一例を説明するためのタ
イミング図である。
イミング図である。
【図３】この発明が適用されるＣＣＤ固体撮像素子の一
実施例を示す概略回路構成図である。
実施例を示す概略回路構成図である。
ＶＣＣＤ…垂直ＣＣＤ、ＨＣＣＤ…水平ＣＣＤ、ＰＧ…
ホトゲート、ＯＧ…出力ゲート、ＲＧ…リセットゲー
ト、ＲＤ…リセットドレイン、ＰＡ…プリアンプ（ＦＤ
Ａ）、Ｄ１〜Ｄ４…ホトダイオード、Ｑ１〜Ｑ５…ＭＯ
ＳＦＥＴ、ＣＳ…検出用キャパシタ、ＣＢ…キャパシ
タ、φ…タイミングパルス。
ホトゲート、ＯＧ…出力ゲート、ＲＧ…リセットゲー
ト、ＲＤ…リセットドレイン、ＰＡ…プリアンプ（ＦＤ
Ａ）、Ｄ１〜Ｄ４…ホトダイオード、Ｑ１〜Ｑ５…ＭＯ
ＳＦＥＴ、ＣＳ…検出用キャパシタ、ＣＢ…キャパシ
タ、φ…タイミングパルス。
Claims (3)
- 【請求項１】 ＣＣＤ転送路の出力部に設けられた出力
ゲートと、この出力ゲートを介して転送された信号電荷
を電圧信号に変換する検出用キャパシタと、上記検出用
キャパシタの信号電荷を掃き出させるリセットゲート及
びリセットドレインとを備え、上記出力ゲートに供給さ
れるタイミングパルスに同期してキャパシタを介してタ
イミングパルスを供給して検出用キャパシタのポテンシ
ャルを深くすることを特徴とするＣＣＤ型固体撮像素
子。 - 【請求項２】 上記キャパシタを介して検出用キャパシ
タに伝えられるタイミングパルスは、出力ゲートに供給
されるタイミングパルスを共用するものであることを特
徴とする請求項１のＣＣＤ型固体撮像素子。 - 【請求項３】 上記ＣＣＤ転送路は、二次元配列された
ホトダイオードのうち、縦方向に配置された複数列のホ
トダイオードの信号電荷をそれぞれ受ける複数からなる
垂直ＣＣＤと、これら複数の垂直ＣＣＤから転送される
信号電荷をパラレルに受けてシリアルに転送する水平Ｃ
ＣＤとからなるものであることを特徴とする請求項１又
は請求項２のＣＣＤ型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002758A JPH05191734A (ja) | 1992-01-10 | 1992-01-10 | Ｃｃｄ型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002758A JPH05191734A (ja) | 1992-01-10 | 1992-01-10 | Ｃｃｄ型固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191734A true JPH05191734A (ja) | 1993-07-30 |
Family
ID=11538242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002758A Pending JPH05191734A (ja) | 1992-01-10 | 1992-01-10 | Ｃｃｄ型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191734A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP2007049448A (ja) * | 2005-08-10 | 2007-02-22 | Nec Electronics Corp | 固体撮像装置 |
| JP2011149932A (ja) * | 2009-12-24 | 2011-08-04 | Seiko Epson Corp | 赤外線検出回路、センサーデバイス及び電子機器 |
-
1992
- 1992-01-10 JP JP4002758A patent/JPH05191734A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP2007049448A (ja) * | 2005-08-10 | 2007-02-22 | Nec Electronics Corp | 固体撮像装置 |
| JP2011149932A (ja) * | 2009-12-24 | 2011-08-04 | Seiko Epson Corp | 赤外線検出回路、センサーデバイス及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942474A (en) | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US8253833B2 (en) | Solid-state imaging device driving method | |
| US7541571B2 (en) | Image sensor having first and second charge transmitters | |
| EP1098512A2 (en) | Pixel design for interlaced reading for high sensitivity CMOS image sensors | |
| US6876019B2 (en) | Charge transfer apparatus | |
| KR100247167B1 (ko) | 증폭형 고체촬상장치 | |
| JPS63100879A (ja) | 固体撮像装置 | |
| US7317214B2 (en) | Amplifying solid-state image pickup device | |
| CA2771968A1 (en) | Electron-multiplication image sensor | |
| WO2014129118A1 (ja) | 固体撮像装置 | |
| US10999548B2 (en) | Pixel sensing circuit and driving method therefor, image sensor, and electronic device | |
| JPH01243675A (ja) | 固体撮像装置 | |
| JP3284816B2 (ja) | 固体撮像装置 | |
| JPH01154678A (ja) | 固体撮像装置 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JPH0698081A (ja) | 固体撮像素子 | |
| JPH05191734A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| JP2582168B2 (ja) | 光電変換装置 | |
| JPH05191735A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPS61127277A (ja) | 固体撮像装置 | |
| JPH08251488A (ja) | 固体撮像装置 | |
| JPH05191729A (ja) | Ｃｃｄ型固体撮像素子と撮像装置 | |
| JPH04206742A (ja) | 増幅回路 |