Nothing Special   »   [go: up one dir, main page]

JPH0513448A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0513448A
JPH0513448A JP22781091A JP22781091A JPH0513448A JP H0513448 A JPH0513448 A JP H0513448A JP 22781091 A JP22781091 A JP 22781091A JP 22781091 A JP22781091 A JP 22781091A JP H0513448 A JPH0513448 A JP H0513448A
Authority
JP
Japan
Prior art keywords
compound semiconductor
gaas
electrode
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22781091A
Other languages
Japanese (ja)
Inventor
Toshiaki Ikoma
俊明 生駒
Mitsuhiro Taniguchi
光弘 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Original Assignee
Nippon Mining Co Ltd
Nikko Kyodo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd, Nikko Kyodo Co Ltd filed Critical Nippon Mining Co Ltd
Priority to JP22781091A priority Critical patent/JPH0513448A/en
Publication of JPH0513448A publication Critical patent/JPH0513448A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To obtain a highly reliable semiconductor device and to increase the yield at the time of manufacture of the device by a method wherein the characteristics of the interface between a surface protective film and a compound semiconductor layer are stabilized. CONSTITUTION:A semiconductor device is characterized in that it has a plurality of electrodes 4, 5 and 6 formed on the surface of a compound semiconductor layer 3, a silicon layer 7 formed on the semiconductor layer 3 surface between the electrodes 4, 5 and an insulating film 8 formed on the layer 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体を用いた
例えばショットキーバリア型電界効果トランジスタ又は
ショットキーダイオード等の半導体装置に関し、特に信
頼性の高い表面保護膜を備えた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a Schottky barrier field effect transistor or a Schottky diode using a compound semiconductor, and more particularly to a semiconductor device having a highly reliable surface protective film.

【0002】[0002]

【従来の技術】化合物半導体上にショットキー接触が形
成された従来の半導体装置としては、例えばショットキ
ーバリア型の高周波GaAs電界効果トランジスタ(以
下、GaAsMESFETという)又はGaAsショッ
トキーダイオードがある。これらの半導体装置では、化
合物半導体であるGaAsの表面保護膜として、二酸化
シリコン(SiO2 )膜、窒化シリコン(Si3 4
膜又はそれらの多層構造膜等が用いられている。
2. Description of the Related Art As a conventional semiconductor device in which a Schottky contact is formed on a compound semiconductor, there is, for example, a Schottky barrier type high frequency GaAs field effect transistor (hereinafter referred to as GaAs MESFET) or a GaAs Schottky diode. In these semiconductor devices, a silicon dioxide (SiO 2 ) film, a silicon nitride (Si 3 N 4 ) film is used as a surface protective film of GaAs which is a compound semiconductor.
A film or a multilayer structure film thereof is used.

【0003】[0003]

【発明が解決しようとする課題】GaAs等の化合物半
導体においては、SiとSiO2 膜の組合わせのような
良好な表面保護膜はまだ見出されていない。このため、
化合物半導体上に表面保護膜としてSiO2 膜又はSi
3 4 膜等の絶縁膜のみを形成した従来の半導体装置で
は、表面保護膜と化合物半導体の界面は不安定である。
したがって、従来の半導体装置は、表面保護膜と化合物
半導体の界面の不安定性が起因して次のような問題があ
った。即ち、GaAsMESFETにあっては、ゲート
電極・ソース電極間及びゲート電極・ドレイン電極間の
リーク電流が増加し、また、リーク電流が流れることで
界面特性が変化し、ゲート電極のショットキー特性の劣
化やゲート電極とソース電極及びドレイン電極間の耐圧
の劣化を招いて長時間動作等における信頼性が低下する
という問題があった。また、GaAsショットキーダイ
オードにあっては、ショットキー電極・オーミック電極
間のリーク電流が増加して降伏特性がソフトになるとい
う問題があった。さらに、これらの半導体装置は、製造
時におけるウエーハ面内での特性のばらつきが大きくな
って歩留りが低下するという問題があった。
In compound semiconductors such as GaAs, a good surface protective film such as a combination of Si and SiO 2 films has not yet been found. For this reason,
SiO 2 film or Si as a surface protection film on the compound semiconductor
In a conventional semiconductor device in which only an insulating film such as a 3 N 4 film is formed, the interface between the surface protective film and the compound semiconductor is unstable.
Therefore, the conventional semiconductor device has the following problems due to the instability of the interface between the surface protective film and the compound semiconductor. That is, in the GaAs MESFET, the leakage current between the gate electrode / source electrode and between the gate electrode / drain electrode increases, and the interface current changes due to the leakage current flowing, and the Schottky characteristic of the gate electrode deteriorates. Also, there is a problem that the breakdown voltage between the gate electrode and the source electrode and the drain electrode is deteriorated, and the reliability in long-time operation is lowered. Further, in the GaAs Schottky diode, there is a problem that the leak current between the Schottky electrode and the ohmic electrode increases and the breakdown characteristic becomes soft. Further, these semiconductor devices have a problem in that the variations in characteristics on the wafer surface at the time of manufacturing become large and the yield decreases.

【0004】そこで、本発明は、表面保護膜と化合物半
導体との界面特性が安定で高信頼性を有し、また製造時
には高い歩留りが得られる半導体装置を提供することを
目的とする。
Therefore, it is an object of the present invention to provide a semiconductor device having stable interface characteristics between a surface protective film and a compound semiconductor and high reliability, and a high yield at the time of manufacturing.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第1に、化合物半導体と、該化合物半導
体の表面に形成された複数の電極と、該複数の電極間に
おける前記化合物半導体の表面に形成されたシリコン層
と、該シリコン層上に形成された絶縁膜とを有すること
を要旨とする。
In order to solve the above-mentioned problems, firstly, the present invention provides a compound semiconductor, a plurality of electrodes formed on the surface of the compound semiconductor, and the above-mentioned between the plurality of electrodes. It is a gist to have a silicon layer formed on the surface of a compound semiconductor and an insulating film formed on the silicon layer.

【0006】第2に、上記第1の構成において、前記化
合物半導体の表面に形成された複数の電極が、ショット
キーバリア型電界効果トランジスタを構成することを要
旨とする。
Secondly, the gist of the first structure is that the plurality of electrodes formed on the surface of the compound semiconductor form a Schottky barrier field effect transistor.

【0007】第3の、上記第1の構成において、前記化
合物半導体の表面に形成された複数の電極が、ショット
キーダイオードを構成することを要旨とする。
The third and first configurations are summarized in that a plurality of electrodes formed on the surface of the compound semiconductor form a Schottky diode.

【0008】望ましくは、化合物半導体としてGaAs
等の III−V族化合物半導体が用いられる。
Preferably, GaAs is used as the compound semiconductor.
III-V group compound semiconductors such as

【0009】シリコン層は、非晶質又は多結晶体からな
り、厚さは50〜1000オングストローム程度で、そ
の形成方法は化合物半導体表面に損傷を与えない方法、
例えば真空蒸着法等が望ましい。また、半導体装置の動
作に影響を及ぼさない程度にn型又はp型の不純物がド
ープされていてもよい。
The silicon layer is made of an amorphous or polycrystalline material and has a thickness of about 50 to 1000 angstroms. The method for forming the silicon layer does not damage the compound semiconductor surface.
For example, a vacuum vapor deposition method or the like is desirable. Further, an n-type or p-type impurity may be doped to the extent that it does not affect the operation of the semiconductor device.

【0010】[0010]

【作用】上記構成において、第1に、複数の電極間の耐
圧等の劣化は、化合物半導体表面での電界集中によって
生じると考えられる。本発明は、化合物半導体表面での
電界集中を緩和するため、界面を安定化するとの考え方
に基づいている。この界面にシリコン層を用いることに
より、化合物半導体との間で相互拡散が少なくなる。
化合物半導体との界面において熱力学的に安定であり
化合反応が生じない。化合物半導体の自然酸化膜(S
iO2 より生成熱の小さい)を還元する(例えば、Ga
2 3 やAs2 3 はSiO2 より生成熱が小さい)。
加えて、シリコン層の形成法として、低温形成法、例
えば真空蒸着法を適用することにより、化合物半導体表
面部の分解を防止することが可能となる。したがって、
安定な界面特性が得られる。
In the above structure, firstly, the deterioration of breakdown voltage between the plurality of electrodes is considered to be caused by the electric field concentration on the surface of the compound semiconductor. The present invention is based on the idea of stabilizing the interface in order to reduce the electric field concentration on the surface of the compound semiconductor. By using the silicon layer at this interface, mutual diffusion with the compound semiconductor is reduced.
Thermodynamically stable at the interface with the compound semiconductor and no chemical reaction occurs. Natural oxide film of compound semiconductor (S
reduce heat of formation less than iO 2 (eg Ga
2 O 3 and As 2 O 3 have a smaller heat of formation than SiO 2 .
In addition, by applying a low temperature forming method, for example, a vacuum vapor deposition method as a method of forming the silicon layer, it becomes possible to prevent decomposition of the compound semiconductor surface portion. Therefore,
Stable interface characteristics can be obtained.

【0011】安定な界面特性が得られることから、第2
に、ショットキーバリア型電界効果トランジスタでは、
ゲート電極のショットキー特性の劣化やゲート電極とソ
ース電極及びドレイン電極間の耐圧の劣化が防止され
る。
Since stable interface characteristics can be obtained, the second
In the Schottky barrier type field effect transistor,
The Schottky characteristic of the gate electrode and the breakdown voltage between the gate electrode and the source and drain electrodes are prevented from being deteriorated.

【0012】第3に、ショットキーダイオードでは、シ
ョットキー電極・オーミック電極間のリーク電流が低減
して急峻な降伏特性が得られる。
Thirdly, in the Schottky diode, the leakage current between the Schottky electrode and the ohmic electrode is reduced and a steep breakdown characteristic is obtained.

【0013】[0013]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1及び図2は、本発明の第1実施例を示
す図である。この実施例は、GaAsMESFETに適
用されている。
1 and 2 are views showing a first embodiment of the present invention. This embodiment is applied to GaAs MESFET.

【0015】まず、図1を用いてGaAsMESFET
の構成を説明すると、半絶縁性GaAs基板1上に、気
相エピタキシャル成長法により、バッファ層としてノン
ドープGaAs層2と動作層としてのn型GaAs層3
が順次積層されて化合物半導体の基板部10が形成され
ている。ノンドープGaAs層2は厚さ約2μm、n型
GaAs層3はSiドープでキャリア濃度3×1017cm
-3、厚さ約0.15μm程度に形成されている。基板部
10上の離隔した位置には、それぞれAuGe/Ni/
Auの多層構造からなるソース電極4及びドレイン電極
5がオーミック接触により形成されている。ソース電極
4とドレイン電極5の間における基板部10にはリセス
が形成され、このリセス部分にn型GaAs層3とショ
ットキーバリアを形成するTi/Alの積層構造からな
るゲート電極6が形成されている。
First, referring to FIG. 1, a GaAs MESFET
The structure will be described. On the semi-insulating GaAs substrate 1, a non-doped GaAs layer 2 as a buffer layer and an n-type GaAs layer 3 as an operating layer are formed by a vapor phase epitaxial growth method.
Are sequentially stacked to form a compound semiconductor substrate portion 10. The non-doped GaAs layer 2 has a thickness of about 2 μm, and the n-type GaAs layer 3 is Si-doped and has a carrier concentration of 3 × 10 17 cm.
-3 , and the thickness is about 0.15 μm. The AuGe / Ni /
The source electrode 4 and the drain electrode 5 having a multilayer structure of Au are formed by ohmic contact. A recess is formed in the substrate portion 10 between the source electrode 4 and the drain electrode 5, and the n-type GaAs layer 3 and the gate electrode 6 having a Ti / Al laminated structure forming a Schottky barrier are formed in the recess portion. ing.

【0016】また、基板部10の表面には、GaAsの
表面保護膜として、シリコン層7とSiN膜8の2層構
造膜が形成されている。シリコン層7は電子ビーム蒸着
法により厚さ約100オングストローム程度に形成さ
れ、SiN膜8はプラズマCVD法により、基板温度2
50℃で厚さ約600オングストローム程度に形成され
ている。表面保護膜7,8は、ソース電極4及びドレイ
ン電極5の部分が開孔され、その開孔部に図示省略のボ
ンディングパッドがそれぞれ形成されている。
On the surface of the substrate portion 10, a two-layer structure film of a silicon layer 7 and a SiN film 8 is formed as a GaAs surface protection film. The silicon layer 7 is formed to a thickness of about 100 Å by the electron beam evaporation method, and the SiN film 8 is formed by the plasma CVD method at the substrate temperature 2
It is formed to a thickness of about 600 Å at 50 ° C. Portions of the source electrode 4 and the drain electrode 5 are opened in the surface protective films 7 and 8, and bonding pads (not shown) are formed in the opened portions.

【0017】上述のように構成されたこの実施例のGa
AsMESFETは、GaAs表面にシリコン層7が形
成され、Si/GaAs界面は安定しているため、その
後の製造プロセスやFET動作中にGa原子の外部拡散
がなく、安定な界面特性が得られる。これによりゲート
電極6とソース電極4及びドレイン電極5間の耐圧の劣
化が防止される。
Ga of this embodiment constructed as described above
Since the silicon layer 7 is formed on the GaAs surface and the Si / GaAs interface is stable in the AsMESFET, stable interface characteristics can be obtained without outward diffusion of Ga atoms during the subsequent manufacturing process or FET operation. This prevents the breakdown voltage between the gate electrode 6, the source electrode 4, and the drain electrode 5 from being deteriorated.

【0018】図2は、ゲート電極・ドレイン電極間に
1.8mA/mmの電流を流して劣化を加速した場合のゲ
ート・ドレイン間のブレークダウン耐圧の経時変化を示
している。ここに、ブレークダウン耐圧は、ゲート電極
・ドレイン電極間に36μA/mmの電流が流れたときの
ゲート電極・ドレイン電極間電圧として定義される。図
2において、初期値ブレークダウン耐圧は15V、a特
性線はこの実施例のものの特性、b特性線は比較例とし
てのSiN膜のみを表面保護膜としたGaAsMESF
ETの特性を示している。同図の特性から、この実施例
のものは、経過時間に対してブレークダウン耐圧の変化
は殆んどなく、比較例のものに比べて、耐圧の劣化が顕
著に防止されている。
FIG. 2 shows changes with time in breakdown breakdown voltage between the gate and the drain when a current of 1.8 mA / mm is passed between the gate electrode and the drain electrode to accelerate deterioration. Here, the breakdown withstand voltage is defined as the voltage between the gate electrode and the drain electrode when a current of 36 μA / mm flows between the gate electrode and the drain electrode. In FIG. 2, the initial value breakdown breakdown voltage is 15 V, the a characteristic line is the characteristic of this embodiment, and the b characteristic line is the GaAs MESF using only the SiN film as the surface protection film as a comparative example.
The characteristic of ET is shown. From the characteristics shown in the figure, the breakdown withstand voltage of this example hardly changes with time, and the breakdown voltage is significantly prevented from being deteriorated as compared with the comparative example.

【0019】次に、図3及び図4には、本発明の第2実
施例を示す。この実施例は、GaAsショットキーダイ
オードに適用されている。
Next, FIGS. 3 and 4 show a second embodiment of the present invention. This embodiment is applied to a GaAs Schottky diode.

【0020】なお、図3において前記図1における部材
等と同一ないし均等のものは、前記と同一符号を以って
示し、重複した説明を省略する。
In FIG. 3, members which are the same as or equivalent to the members and the like in FIG. 1 are designated by the same reference numerals as those used above, and duplicate explanations are omitted.

【0021】この実施例では、n型GaAs層3上にA
uGe/Ni/Auの多層構造からなるオーミック電極
11が形成されている。またオーミック電極11から約
3μm離隔した位置には、n型GaAs層3とショット
キーバリアを形成するTi/Al/Tiの積層構造から
なるショットキー電極12が形成されている。ショット
キー電極12の大きさは、幅280μm、長さ0.5μ
m程度である。
In this embodiment, A is formed on the n-type GaAs layer 3.
An ohmic electrode 11 having a multilayer structure of uGe / Ni / Au is formed. At a position separated from the ohmic electrode 11 by about 3 μm, a Schottky electrode 12 having a laminated structure of Ti / Al / Ti forming an n-type GaAs layer 3 and a Schottky barrier is formed. The size of the Schottky electrode 12 is 280 μm in width and 0.5 μm in length.
It is about m.

【0022】図4は、上述のように構成されたGaAs
ショットキーダイオードの逆方向特性(特性線a)を示
している。b特性線は比較例としてのSiN膜のみを表
面保護膜としたGaAsショットキーダイオードの特性
である。同図の特性から、この実施例のものは、降伏特
性が急峻であることが明らかである。また、表1には2
インチGaAsウエーハ上に製作した約500個のショ
ットキーダイオードの耐圧とリーク電流の平均と分散を
示す。
FIG. 4 shows GaAs constructed as described above.
The reverse direction characteristic of the Schottky diode (characteristic line a) is shown. The b characteristic line is the characteristic of the GaAs Schottky diode in which only the SiN film is used as the surface protection film as a comparative example. It is clear from the characteristics of the figure that the breakdown characteristics of this example are steep. Also, in Table 1, 2
The breakdown voltage and leakage current average and dispersion of about 500 Schottky diodes manufactured on an inch GaAs wafer are shown.

【0023】[0023]

【表1】 [Table 1]

【0024】同表から、この実施例のものは、比較例と
比べて、耐圧は約4V大きく、ばらつきは約1V小さく
なっている。さらに、リーク電流は1桁以上小さくなっ
ている。したがって、製造時に高い歩留りが得られるこ
とが明らかである。
From the table, the breakdown voltage of this example is about 4 V higher and the variation is about 1 V smaller than the comparative example. Furthermore, the leak current is reduced by one digit or more. Therefore, it is clear that a high yield can be obtained during manufacturing.

【0025】なお、上述の各実施例ではGaAsFET
及びGaAsショットキーダイオードに適用した場合に
ついて述べたが、本発明は、これに限らずInPを用い
た半導体装置又はInP・GaAsを基礎としたヘテロ
接合型FET等の半導体装置にも適用することができ
る。また、絶縁膜として実施例では窒化シリコン膜を用
いているが、酸化シリコン膜などのち密な絶縁膜を用い
ることもできる。
In each of the above embodiments, the GaAs FET is used.
However, the present invention is not limited to this and is also applicable to a semiconductor device using InP or a semiconductor device such as a heterojunction FET based on InP.GaAs. it can. Further, although the silicon nitride film is used as the insulating film in the embodiment, a dense insulating film such as a silicon oxide film may be used.

【0026】[0026]

【発明の効果】以上説明したように、本発明によれば、
第1に複数の電極間における化合物半導体の表面にシリ
コン層を形成し、このシリコン層の上に絶縁膜を形成し
たため、シリコン/化合物半導体界面は熱力学的に安定
で相互拡散が少なく安定した界面特性を得ることができ
る。したがって複数の電極間の耐圧等の劣化を防止する
ことができて信頼性を顕著に向上させることができる。
また、製造時にはウエーハ面内での特性のばらつきが小
さくなって高い歩留りを得ることができる。
As described above, according to the present invention,
First, the silicon layer is formed on the surface of the compound semiconductor between the plurality of electrodes, and the insulating film is formed on the silicon layer. Therefore, the silicon / compound semiconductor interface is thermodynamically stable and has a stable interface with little mutual diffusion. The characteristics can be obtained. Therefore, it is possible to prevent the breakdown voltage and the like between the plurality of electrodes from being deteriorated, and it is possible to remarkably improve the reliability.
In addition, at the time of manufacturing, variations in characteristics within the wafer surface are reduced, and a high yield can be obtained.

【0027】上記のように安定した界面特性が得られる
ことから、第2に、ショットキーバリア型電界効果トラ
ンジスタの構成においては、ゲート電極のショットキー
特性の劣化並びにゲート電極とソース電極及びドレイン
電極間の耐圧の劣化を防止することができる。
Since the stable interface characteristics are obtained as described above, secondly, in the structure of the Schottky barrier field effect transistor, the Schottky characteristic of the gate electrode is deteriorated and the gate electrode, the source electrode and the drain electrode are deteriorated. It is possible to prevent the breakdown voltage between them from deteriorating.

【0028】第3に、ショットキーダイオードの構成に
おいては、ショットキー電極・オーミック電極間のリー
ク電流が低減して急峻な降伏特性を得ることができる。
Thirdly, in the structure of the Schottky diode, the leakage current between the Schottky electrode and the ohmic electrode is reduced and a steep breakdown characteristic can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体装置の第1実施例を示す縦
断面図である。
FIG. 1 is a vertical sectional view showing a first embodiment of a semiconductor device according to the present invention.

【図2】上記第1実施例のゲート・ドレイン間のブレー
クダウン耐圧の経時変化を比較例とともに示す特性図で
ある。
FIG. 2 is a characteristic diagram showing a change with time in breakdown breakdown voltage between the gate and the drain of the first embodiment together with a comparative example.

【図3】本発明の第2実施例を示す縦断面図である。FIG. 3 is a vertical sectional view showing a second embodiment of the present invention.

【図4】上記第2実施例の逆方向特性を比較例とともに
示す図である。
FIG. 4 is a diagram showing reverse characteristics of the second embodiment together with a comparative example.

【符号の説明】[Explanation of symbols]

4 ソース電極 5 ドレイン電極 6 ゲート電極 7 シリコン層 8 SiN膜 10 化合物半導体の基板部 11 オーミック電極 12 ショットキー電極 4 Source electrode 5 drain electrode 6 Gate electrode 7 Silicon layer 8 SiN film 10 Compound semiconductor substrate 11 Ohmic electrode 12 Schottky electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/31 29/48 H 7738−4M 29/76 8422−4M 29/784 8225−4M H01L 29/78 301 B ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical display location H01L 23/31 29/48 H 7738-4M 29/76 8422-4M 29/784 8225-4M H01L 29 / 78 301 B

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 化合物半導体と、該化合物半導体の表面
に形成された複数の電極と、該複数の電極間における前
記化合物半導体の表面に形成されたシリコン層と、該シ
リコン層上に形成された絶縁膜とを有することを特徴と
する半導体装置。
1. A compound semiconductor, a plurality of electrodes formed on the surface of the compound semiconductor, a silicon layer formed on the surface of the compound semiconductor between the plurality of electrodes, and a silicon layer formed on the silicon layer. A semiconductor device having an insulating film.
【請求項2】 前記化合物半導体の表面に形成された複
数の電極が、ショットキーバリア型電界効果トランジス
タを構成することを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the plurality of electrodes formed on the surface of the compound semiconductor form a Schottky barrier field effect transistor.
【請求項3】 前記化合物半導体の表面に形成された複
数の電極が、ショットキーダイオードを構成することを
特徴とする請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the plurality of electrodes formed on the surface of the compound semiconductor form a Schottky diode.
JP22781091A 1990-11-30 1991-09-09 Semiconductor device Pending JPH0513448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22781091A JPH0513448A (en) 1990-11-30 1991-09-09 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33645890 1990-11-30
JP2-336458 1990-11-30
JP22781091A JPH0513448A (en) 1990-11-30 1991-09-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0513448A true JPH0513448A (en) 1993-01-22

Family

ID=26527880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22781091A Pending JPH0513448A (en) 1990-11-30 1991-09-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0513448A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343951A (en) * 2001-05-18 2002-11-29 Oki Electric Ind Co Ltd Compound semiconductor device
JP2008219021A (en) * 2001-11-27 2008-09-18 Furukawa Electric Co Ltd:The Gallium nitride semiconductor device for power converting device
JP2012028581A (en) * 2010-07-23 2012-02-09 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor device
JP2012049204A (en) * 2010-08-25 2012-03-08 New Japan Radio Co Ltd Nitride semiconductor device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343951A (en) * 2001-05-18 2002-11-29 Oki Electric Ind Co Ltd Compound semiconductor device
JP4703031B2 (en) * 2001-05-18 2011-06-15 Okiセミコンダクタ株式会社 Compound semiconductor device
JP2008219021A (en) * 2001-11-27 2008-09-18 Furukawa Electric Co Ltd:The Gallium nitride semiconductor device for power converting device
JP2012028581A (en) * 2010-07-23 2012-02-09 Sumitomo Electric Ind Ltd Manufacturing method of semiconductor device
JP2012049204A (en) * 2010-08-25 2012-03-08 New Japan Radio Co Ltd Nitride semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP4022708B2 (en) Semiconductor device
US6924516B2 (en) Semiconductor device
US8710548B2 (en) Semiconductor device and method for manufacturing the same
JP2001230407A (en) Semiconductor device
US11316039B2 (en) Method for manufacturing semiconductor device
US4866491A (en) Heterojunction field effect transistor having gate threshold voltage capability
JPH0513448A (en) Semiconductor device
JP4850410B2 (en) Nitride semiconductor device and manufacturing method thereof
US4837605A (en) Indium-phosphide hetero-MIS-gate field effect transistor
JP4759923B2 (en) Semiconductor device
JP2000174031A (en) Heterojunction bipolar transistor
JPH0555207A (en) Semiconductor device
JP6784201B2 (en) MIS type semiconductor device and its manufacturing method
EP0278110B1 (en) Heterojunction field effect transistor
JP3347837B2 (en) Compound semiconductor field effect transistor
JP4714959B2 (en) Semiconductor device and manufacturing method thereof
JP2541280B2 (en) Semiconductor device
JP2001308348A (en) Semiconductor surge protection element and method of manufacturing the same, and electronic circuit using the same
KR950001167B1 (en) Compound semiconductor device and manufacturing method thereof
JP2834172B2 (en) Field effect transistor
CN118156307A (en) P-channel transistor structure based on tunneling junction and preparation method thereof
JP2001267554A (en) Field effect transistor and its manufacturing method
JP2000340581A (en) Semiconductor device and manufacture thereof
JPH07120792B2 (en) Semiconductor device