JPH0496156A - Ｅｅｐｒｏｍ内蔵マイクロコンピュータ - Google Patents
Ｅｅｐｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JPH0496156A JPH0496156A JP2209895A JP20989590A JPH0496156A JP H0496156 A JPH0496156 A JP H0496156A JP 2209895 A JP2209895 A JP 2209895A JP 20989590 A JP20989590 A JP 20989590A JP H0496156 A JPH0496156 A JP H0496156A
- Authority
- JP
- Japan
- Prior art keywords
- write
- address
- eeprom
- data
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＥＥＰＲＯＭ内蔵マイクロコンピュータに関し
、特にライトプロテクト機能を有し、誤書き込みを防止
したＥＥＰＲＯＭ内蔵マイクロコンピュータに関する。
、特にライトプロテクト機能を有し、誤書き込みを防止
したＥＥＰＲＯＭ内蔵マイクロコンピュータに関する。
ＥＥＰＲＯＭは、パワータウン後も書き込んだデータを
保持している為に、単にバッテリーバックアップか不要
であるというたけてなく、装置の調整用データをＥＥＰ
ＲＯＭの中に書き込む事により、装置のアッセンブリ後
の調整作業を簡略化する、という目的にも広く使用され
ている。又ＩＣカード等で各種の重要な情報を記憶する
為にも使用されている。
保持している為に、単にバッテリーバックアップか不要
であるというたけてなく、装置の調整用データをＥＥＰ
ＲＯＭの中に書き込む事により、装置のアッセンブリ後
の調整作業を簡略化する、という目的にも広く使用され
ている。又ＩＣカード等で各種の重要な情報を記憶する
為にも使用されている。
上述した従来のＥＥＰＲＯＭ内蔵マイクロコンピュータ
は電気的に消去、書き込み可能となっているので、たと
えば装置の調整用データの様に、アッセンブリ後の調整
期間は比較的頻繁にデータを書き換える。しかし、その
後は書き換える必要がない場合や、書き換えられては困
る場合には、ソフトウェアで書き込みを禁止していたが
、ソフトウェアの暴走や、バグ等により、誤書き込みす
る可能性があり、書き換え禁止状態を完全に保証する事
は難かしいという欠点を有していた。
は電気的に消去、書き込み可能となっているので、たと
えば装置の調整用データの様に、アッセンブリ後の調整
期間は比較的頻繁にデータを書き換える。しかし、その
後は書き換える必要がない場合や、書き換えられては困
る場合には、ソフトウェアで書き込みを禁止していたが
、ソフトウェアの暴走や、バグ等により、誤書き込みす
る可能性があり、書き換え禁止状態を完全に保証する事
は難かしいという欠点を有していた。
本発明の目的は、書き換え禁止状態を完全に保証できる
ＥＥＰＲＯＭ内蔵マイクロコンピュータを提供すること
にある。
ＥＥＰＲＯＭ内蔵マイクロコンピュータを提供すること
にある。
本発明のＥＥＰＲＯＭ内蔵マイクロコンピュータは、書
き込み信号をトリガとしてＥＥＰＲＯＭの特定アドレス
を読み出す手段と、前記特定アドレスから読み出された
データを保持するラッチと、前記ラッチ情報に応じて前
記ＥＥＰＲＯＭに対するデータの書き込みを許可するか
又は禁止するかを制御する制御手段とを有することを特
徴とする。
き込み信号をトリガとしてＥＥＰＲＯＭの特定アドレス
を読み出す手段と、前記特定アドレスから読み出された
データを保持するラッチと、前記ラッチ情報に応じて前
記ＥＥＰＲＯＭに対するデータの書き込みを許可するか
又は禁止するかを制御する制御手段とを有することを特
徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すＥＥＰＲＯＭ内蔵マイ
クロコンピュータの構成図である。第２図（ａ）はＥＥ
ＰＲＯＭへの書き込み許可モードの時のタイミング図、
第２図（ｂ）は書き込み禁止モードの時のデータ書き込
み時のタイミング図である。データバス１はライト及び
リードデータを伝えるＩ１０バス、リードバッファ２は
ＥＥＰＲＯＭ７からのリードデータをデータバス１に読
み出す為のバッファ、ライトラッチ３はデータライト時
に、データバス１からのライトデータを保持する為のラ
ッチである。モードラッチ４は、ＥＥＰＲＯＭ７の特定
アドレスから読み出したデータをラッチするモードラッ
チ、タイマー５は、ＥＥＰＲＯＭ７へのライト信号ＷＲ
をトリガとして、特定アドレス読み出しサイクルタイミ
ングＴ１及びＥＥＰ、ＲＯＭ消去・書き込みサイクルタ
イミングＴ２を発生するタイミング発生回路である。高
電圧発生回路６はタイミングＴ２の期間に高電圧を発生
し、ＥＥＰＲＯＭ７の消去・書き込みを制御し、アドレ
スラッチ８はライトタイミングでアドレスバス１０上の
ライトアドレスを保持するアドレスラッチである。ｄ、
〜ｄ、はタイミングＴｌで特定アドレスを発生する制御
ゲート、デコーダ９は制御ゲートｄ、〜ｄ、の出力をデ
コードするアドレスデコーダ、アドレスバス１０はライ
トデータやリードデータの番地を転送するバスである。
クロコンピュータの構成図である。第２図（ａ）はＥＥ
ＰＲＯＭへの書き込み許可モードの時のタイミング図、
第２図（ｂ）は書き込み禁止モードの時のデータ書き込
み時のタイミング図である。データバス１はライト及び
リードデータを伝えるＩ１０バス、リードバッファ２は
ＥＥＰＲＯＭ７からのリードデータをデータバス１に読
み出す為のバッファ、ライトラッチ３はデータライト時
に、データバス１からのライトデータを保持する為のラ
ッチである。モードラッチ４は、ＥＥＰＲＯＭ７の特定
アドレスから読み出したデータをラッチするモードラッ
チ、タイマー５は、ＥＥＰＲＯＭ７へのライト信号ＷＲ
をトリガとして、特定アドレス読み出しサイクルタイミ
ングＴ１及びＥＥＰ、ＲＯＭ消去・書き込みサイクルタ
イミングＴ２を発生するタイミング発生回路である。高
電圧発生回路６はタイミングＴ２の期間に高電圧を発生
し、ＥＥＰＲＯＭ７の消去・書き込みを制御し、アドレ
スラッチ８はライトタイミングでアドレスバス１０上の
ライトアドレスを保持するアドレスラッチである。ｄ、
〜ｄ、はタイミングＴｌで特定アドレスを発生する制御
ゲート、デコーダ９は制御ゲートｄ、〜ｄ、の出力をデ
コードするアドレスデコーダ、アドレスバス１０はライ
トデータやリードデータの番地を転送するバスである。
まず、ＥＥＰＲＯＭに対する書き込み許可になっている
場合の動作について説明する。第２図（ａ＞に示すよう
に、ＥＥＰＲＯＭ７にデータをライトする場合は、ライ
ト信号ＷＲが゛１パの期間に、アドレスバス１０に書込
むべき所定の番地情報を、データバス１に書き込むデー
タをそれぞれ外部から入力する。ライトデータはライト
ラッチ３にＷＲ＝１でφ２＝１のタイミングで書き込ま
れ次の書き込みが行なわれるまでデータを保持する。ス
ライドアドレスも同様にアドレスラッチ８に保持される
。
場合の動作について説明する。第２図（ａ＞に示すよう
に、ＥＥＰＲＯＭ７にデータをライトする場合は、ライ
ト信号ＷＲが゛１パの期間に、アドレスバス１０に書込
むべき所定の番地情報を、データバス１に書き込むデー
タをそれぞれ外部から入力する。ライトデータはライト
ラッチ３にＷＲ＝１でφ２＝１のタイミングで書き込ま
れ次の書き込みが行なわれるまでデータを保持する。ス
ライドアドレスも同様にアドレスラッチ８に保持される
。
タイマー５はライト信号ＷＲをトリガとし、まずタイミ
ング信号Ｔ１を一発生する。タイミング信号Ｔ１により
制御ゲートｄ、〜ｄアの出力はＴ。
ング信号Ｔ１を一発生する。タイミング信号Ｔ１により
制御ゲートｄ、〜ｄアの出力はＴ。
が’１” ＋７）期間４： ” １ ” トなり、ＥＥ
ＰＲＯＭ７の書き込みの制御を行なう情報を記憶してい
る特定番地を発生し、この特定アドレスに書き込まれて
いる情報を、Ｔ ｌ＝ −１、φ２＝１のタイミングで
モードラッチ４にラッチする。書き込み許可情報として
例えば“０″がラッチされているとすると、モードラッ
チ４の出力ＭＤがＯ′°であるため、アンドゲートＡＮ
３の出力が°０′°となり、タイマクリア信号ＣＬＥは
発生しないので、タイマー５はクリアされず次にタイミ
ング信号Ｔ２を発生する。
ＰＲＯＭ７の書き込みの制御を行なう情報を記憶してい
る特定番地を発生し、この特定アドレスに書き込まれて
いる情報を、Ｔ ｌ＝ −１、φ２＝１のタイミングで
モードラッチ４にラッチする。書き込み許可情報として
例えば“０″がラッチされているとすると、モードラッ
チ４の出力ＭＤがＯ′°であるため、アンドゲートＡＮ
３の出力が°０′°となり、タイマクリア信号ＣＬＥは
発生しないので、タイマー５はクリアされず次にタイミ
ング信号Ｔ２を発生する。
タイミングＴ２はＥＥＰＲＯＭセルフの消去・書き込み
を行なうサイクルであり、タイミングＴ１に比較して長
い時間を必要とする。タイミングＴ２では高電圧発生回
路６が動作し、ＥＥＰＲＯＭ７には高電圧が供給される
。タイミングＴ２ではＴ、が“０”であるので、デコー
ダ９にアドレスバス９の情報が伝達されることにより有
効なアドレス選択され、消去、書き込みが行なわれる。
を行なうサイクルであり、タイミングＴ１に比較して長
い時間を必要とする。タイミングＴ２では高電圧発生回
路６が動作し、ＥＥＰＲＯＭ７には高電圧が供給される
。タイミングＴ２ではＴ、が“０”であるので、デコー
ダ９にアドレスバス９の情報が伝達されることにより有
効なアドレス選択され、消去、書き込みが行なわれる。
次に、タイマー５のオーバフローＯＶＦが出力されると
、タイマ５がクリアされ、書き込みサイクルを終了する
０以上の動作を繰り返して、ＥＥＰＲＯＭ７の任意のア
ドレスにデータを書き込む事が出来る。
、タイマ５がクリアされ、書き込みサイクルを終了する
０以上の動作を繰り返して、ＥＥＰＲＯＭ７の任意のア
ドレスにデータを書き込む事が出来る。
次に、ＥＥＰＲＯＭ７に対する書き込み動作をすべて終
了し、今後は書き換えないという場合における書き込み
禁止モードを設定する場合について説明する。書き込み
禁止モードは特定アドレスに書き込み禁止情報をライト
する事で達成できる。すなわち、特定アドレスに対する
ライト動作も前述したように、まずタイミングＴ１で特
定アドレス情報を読み出し、この時は許可情報が“０″
となっているため、書き込み許可であり、次のタイミン
グＴ２で特定アドレスに情報ｌが書き込まれ、書き込み
禁止モードが設定される。
了し、今後は書き換えないという場合における書き込み
禁止モードを設定する場合について説明する。書き込み
禁止モードは特定アドレスに書き込み禁止情報をライト
する事で達成できる。すなわち、特定アドレスに対する
ライト動作も前述したように、まずタイミングＴ１で特
定アドレス情報を読み出し、この時は許可情報が“０″
となっているため、書き込み許可であり、次のタイミン
グＴ２で特定アドレスに情報ｌが書き込まれ、書き込み
禁止モードが設定される。
次に書き込み禁止モード時に書き込みを行なった場合の
動作について説明する。書き込み禁止モードにおいて、
データバス１に書き込みデータアドレスバス１０に書き
込みアドレスを設定してライト信号ＷＲ＝１にした場合
は、第２図（ｂ）に示すように、ライト信号ＷＲをトリ
ガとしてタイマー５はまず読み出しタイミングＴ１を発
生し、アドレスデコーダ９は特定アドレスを選択し、”
１′′である特定アドレスデータがモードラッチ４にラ
ッチされる。このモードラッチの出力ＭＤが“１”であ
り、タイマークリア信号ＣＬＥが”１′°となる為、タ
イマー５はＴ１終了後動作を停止し、ＥＥＰＲＯＭ７に
対して書き込み、消去用タイミングサイクルＴ２を発生
しないのでデータの書き込みは行なわれない。以後ＥＥ
ＰＲＯＭ７に対する書き込みはすべて無効になり、すで
に書き込まれたデータは保護される。
動作について説明する。書き込み禁止モードにおいて、
データバス１に書き込みデータアドレスバス１０に書き
込みアドレスを設定してライト信号ＷＲ＝１にした場合
は、第２図（ｂ）に示すように、ライト信号ＷＲをトリ
ガとしてタイマー５はまず読み出しタイミングＴ１を発
生し、アドレスデコーダ９は特定アドレスを選択し、”
１′′である特定アドレスデータがモードラッチ４にラ
ッチされる。このモードラッチの出力ＭＤが“１”であ
り、タイマークリア信号ＣＬＥが”１′°となる為、タ
イマー５はＴ１終了後動作を停止し、ＥＥＰＲＯＭ７に
対して書き込み、消去用タイミングサイクルＴ２を発生
しないのでデータの書き込みは行なわれない。以後ＥＥ
ＰＲＯＭ７に対する書き込みはすべて無効になり、すで
に書き込まれたデータは保護される。
第３図は本発明の第２の実施例を示す構成図である。Ｍ
ＤＩ〜ＭＤ４は４つのアドレス範囲に対する書き込み許
可、禁止を制御するモードラッチ出力、ａ１〜ａ４はア
ドレス範囲を検出するアンドゲートａｌ１１〜ａａ４は
モードラッチ出力ＭＤＩ〜ＭＤ４とアドレス範囲検出用
アンドゲートａ１〜ａ４との一致をとるアンドゲートで
ある。その他の構成は第１の実施例と同様である。
ＤＩ〜ＭＤ４は４つのアドレス範囲に対する書き込み許
可、禁止を制御するモードラッチ出力、ａ１〜ａ４はア
ドレス範囲を検出するアンドゲートａｌ１１〜ａａ４は
モードラッチ出力ＭＤＩ〜ＭＤ４とアドレス範囲検出用
アンドゲートａ１〜ａ４との一致をとるアンドゲートで
ある。その他の構成は第１の実施例と同様である。
本実施例では、書き込み許可禁止モードラッチを４ビツ
トにしており、各ビットがＥＥＰＲＯＭ７の各１／４の
アドレス領域への書き込みの許可禁止を指定する。動作
としては、タイミングＴ１で特定アドレスのデータを読
み出し、モードラッチ４にラッチする。今例えば、ＭＤ
Ｉが“１“でＭＤ２〜ＭＤ４が“Ｏ″°であった場合に
は、ＥＥＰＲＯＭのアドレス領域の上位１／４を選択す
る選択ゲートａｌが“１″の時にはアンドゲートａゎ
１＝１となるのでタイマー５に対してクリア信号が発生
され、書き込みサイクルは途中で終了し、データの書き
込みは行なわれない。書き込みアトシス領域が下位３／
４の場合はａｌが“０”でａ２〜ａ４のいずれかが“１
”であるが、ＭＤ２〜ＭＤ４が“Ｏ”なので、ａ、１〜
ａゎ４が“Ｏ″となり、クリア信号が発生しない為書き
込みが行なわれる。以上の様に本実施例によれば書き込
み許可領域と禁止領域を任意に設定出来る利点がある。
トにしており、各ビットがＥＥＰＲＯＭ７の各１／４の
アドレス領域への書き込みの許可禁止を指定する。動作
としては、タイミングＴ１で特定アドレスのデータを読
み出し、モードラッチ４にラッチする。今例えば、ＭＤ
Ｉが“１“でＭＤ２〜ＭＤ４が“Ｏ″°であった場合に
は、ＥＥＰＲＯＭのアドレス領域の上位１／４を選択す
る選択ゲートａｌが“１″の時にはアンドゲートａゎ
１＝１となるのでタイマー５に対してクリア信号が発生
され、書き込みサイクルは途中で終了し、データの書き
込みは行なわれない。書き込みアトシス領域が下位３／
４の場合はａｌが“０”でａ２〜ａ４のいずれかが“１
”であるが、ＭＤ２〜ＭＤ４が“Ｏ”なので、ａ、１〜
ａゎ４が“Ｏ″となり、クリア信号が発生しない為書き
込みが行なわれる。以上の様に本実施例によれば書き込
み許可領域と禁止領域を任意に設定出来る利点がある。
以上説明したように発明はＥＥＰＲＯＭにライト動作を
行なうと、まずＥＥＰＲＯＭの特定な領域のデータを読
み出し、読み出したデータの情報にもとすきその後のＥ
ＥＰＲＯＭへのライト動作の許可又は禁止を制御する事
により、最初頻繁にデータの書き換えを行ない、ある一
定期間後はデータの書き換えを禁止したい場合に、特定
番地に書き込み禁止情報を書き込むことにより確実に書
き込み禁止を保証出来る。又、モードレジスタを複数持
つ事により特定領域だけの書き込みを禁止も出来る効果
がある。
行なうと、まずＥＥＰＲＯＭの特定な領域のデータを読
み出し、読み出したデータの情報にもとすきその後のＥ
ＥＰＲＯＭへのライト動作の許可又は禁止を制御する事
により、最初頻繁にデータの書き換えを行ない、ある一
定期間後はデータの書き換えを禁止したい場合に、特定
番地に書き込み禁止情報を書き込むことにより確実に書
き込み禁止を保証出来る。又、モードレジスタを複数持
つ事により特定領域だけの書き込みを禁止も出来る効果
がある。
第１図は本発明の第１の実施例を示す構成図、第２図（
ａ）、（ｂ）は第１の実施例の動作を示すタイミング図
、第３図は本発明の第２の実施例を示す構成図である。 １・・・データバス、２・・・リードバッファ、３・・
・ライトラッチ、４・・・モードラッチ、５・・・タイ
マー６・・・高電圧発生回路、７・・・ＥＥＰＲＯＭア
レイ、８・・・アドレスラッチ、９・・・アドレスデコ
ーダ。
ａ）、（ｂ）は第１の実施例の動作を示すタイミング図
、第３図は本発明の第２の実施例を示す構成図である。 １・・・データバス、２・・・リードバッファ、３・・
・ライトラッチ、４・・・モードラッチ、５・・・タイ
マー６・・・高電圧発生回路、７・・・ＥＥＰＲＯＭア
レイ、８・・・アドレスラッチ、９・・・アドレスデコ
ーダ。
Claims (1)
- 書き込み信号をトリガとしてＥＥＰＲＯＭの特定アド
レスを読み出す手段と、前記特定アドレスから読み出さ
れたデータを保持するラッチと、前記ラッチ情報に応じ
て前記ＥＥＰＲＯＭに対するデータの書き込みを許可す
るか又は禁止するかを制御する制御手段とを有すること
を特徴とするＥＥＰＲＯＭ内蔵マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20989590A JP3028567B2 (ja) | 1990-08-08 | 1990-08-08 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20989590A JP3028567B2 (ja) | 1990-08-08 | 1990-08-08 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496156A true JPH0496156A (ja) | 1992-03-27 |
| JP3028567B2 JP3028567B2 (ja) | 2000-04-04 |
Family
ID=16580425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20989590A Expired - Lifetime JP3028567B2 (ja) | 1990-08-08 | 1990-08-08 | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028567B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05307507A (ja) * | 1991-04-01 | 1993-11-19 | Nec Corp | 記憶装置 |
| JP2003337748A (ja) * | 2002-05-21 | 2003-11-28 | Denso Corp | 電子制御装置 |
| JP2005078369A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | 半導体処理装置 |
-
1990
- 1990-08-08 JP JP20989590A patent/JP3028567B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05307507A (ja) * | 1991-04-01 | 1993-11-19 | Nec Corp | 記憶装置 |
| JP2003337748A (ja) * | 2002-05-21 | 2003-11-28 | Denso Corp | 電子制御装置 |
| JP4492025B2 (ja) * | 2002-05-21 | 2010-06-30 | 株式会社デンソー | 電子制御装置のデータ格納方法 |
| JP2005078369A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | 半導体処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028567B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| JP3884839B2 (ja) | 半導体記憶装置 | |
| US5592641A (en) | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status | |
| US6522581B2 (en) | Semiconductor storage device | |
| US8050107B2 (en) | Non-volatile memory including an auxiliary memory area with rotating sectors | |
| KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
| US7580281B2 (en) | Flash memory device with write protection | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| JP3729638B2 (ja) | メモリデバイス | |
| US20020174310A1 (en) | Non-volatile memory | |
| JP2017174481A (ja) | 半導体装置 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JPH0496156A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JP3197865B2 (ja) | マイクロコンピュータ | |
| US20040246781A1 (en) | Permanent master block lock in a memory device | |
| JP4642017B2 (ja) | 不揮発性半導体記憶装置用セクタ保護回路、セクタ保護方法、および不揮発性半導体記憶装置 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP4547490B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3510780B2 (ja) | マイクロコンピュータ | |
| JP2008171565A (ja) | 不揮発性半導体記憶装置 |