JPH04144266A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH04144266A JPH04144266A JP26896490A JP26896490A JPH04144266A JP H04144266 A JPH04144266 A JP H04144266A JP 26896490 A JP26896490 A JP 26896490A JP 26896490 A JP26896490 A JP 26896490A JP H04144266 A JPH04144266 A JP H04144266A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- mounting part
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005259 measurement Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 2
- 238000012216 screening Methods 0.000 abstract description 11
- 238000007689 inspection Methods 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 239000000523 sample Substances 0.000 description 12
- 239000000047 product Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 101100008048 Caenorhabditis elegans cut-4 gene Proteins 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路の製造方法に関し、特にリードレ
ス・タイプの有機基板を用いた混成集積回路に関する。
ス・タイプの有機基板を用いた混成集積回路に関する。
従来のり一ドレスタイプの有機基板を用いる混成集積回
路では、スクリーニング及び機能検査工程で、専用のプ
ローブ又はソケットを必要としている。
路では、スクリーニング及び機能検査工程で、専用のプ
ローブ又はソケットを必要としている。
特に円形や多角形をした基板を用いる製品では第３図に
示すように、極めてせまい・ピッチでプローブ・ヘッド
８の多数のプローブ・ピン７を基板の表裏の入出力バッ
ド５に同時に接触させる必要があるが、有機基板は通常
のセラミックによる基板以上に反り、ねじれ等があるた
め全てのプローブを基板上のパターンと接触させる事は
プローブと入出力パッドの接触不良やショートを起こし
困難である。
示すように、極めてせまい・ピッチでプローブ・ヘッド
８の多数のプローブ・ピン７を基板の表裏の入出力バッ
ド５に同時に接触させる必要があるが、有機基板は通常
のセラミックによる基板以上に反り、ねじれ等があるた
め全てのプローブを基板上のパターンと接触させる事は
プローブと入出力パッドの接触不良やショートを起こし
困難である。
それに加えて、最近の有機基板を用いる混成集積回路で
は高機能なマイコンやメモリーを利用する事が多いため
、これらをベア・チップで用いる場合はとんど混成集積
回路としてスクリーニングを必要としている。
は高機能なマイコンやメモリーを利用する事が多いため
、これらをベア・チップで用いる場合はとんど混成集積
回路としてスクリーニングを必要としている。
さらに、従来ではＲＯＭのベア・チップ搭載は、後工程
のデータ書込みが困難なので、リードレスタイプの有機
基板使用混成集積回路では搭載後の書き込みはほとんど
行われていない。
のデータ書込みが困難なので、リードレスタイプの有機
基板使用混成集積回路では搭載後の書き込みはほとんど
行われていない。
この従来のリードレスタイプの有機基板を用いる混成集
積回路を製造する場合は、スクリーニング及び機能検査
の際のプローブまたはソケットの基板表面との接触が不
完全で動作不能と判定される場合が多く、最悪のときに
はプローブまたはソケットの位置や圧着強度の調整に手
間取り、スクリーニングや可能検査の所要時間の大半を
この調整に費やしてしまっていた。
積回路を製造する場合は、スクリーニング及び機能検査
の際のプローブまたはソケットの基板表面との接触が不
完全で動作不能と判定される場合が多く、最悪のときに
はプローブまたはソケットの位置や圧着強度の調整に手
間取り、スクリーニングや可能検査の所要時間の大半を
この調整に費やしてしまっていた。
また、ＲＯＭのベアチップと最後のデータ書き込みが確
実に行ない難いため同一製品でＲＯＭデータのみ異なる
製品は実現するのがむすがしがった。
実に行ない難いため同一製品でＲＯＭデータのみ異なる
製品は実現するのがむすがしがった。
本発明の混成集積回路の製造方法は、ＩＣ実装部基板上
の半導体チップ搭載部の複数の電極と周辺に設けられた
測定用端子部基板の複数の引出用配線層端とをそれぞれ
電気的に接続する引出用配線層を有し、かつ前記引出用
配線層の両端間に前記ＩＣ実装部基板および測定用端子
部基板に分離可能な分離用加工部を有する絶縁性基板の
前記搭載部に前記半導体チップを搭載した後、前記測定
用端子部基板の前記引出用配線層端に外部から試験装置
の試験端子を接続して前記半導体チップの試験を行った
後、前記分離用加工部から前記測定用端子部基板を分離
してＩＣ実装部基板を得る工程を含んで構成されている
。
の半導体チップ搭載部の複数の電極と周辺に設けられた
測定用端子部基板の複数の引出用配線層端とをそれぞれ
電気的に接続する引出用配線層を有し、かつ前記引出用
配線層の両端間に前記ＩＣ実装部基板および測定用端子
部基板に分離可能な分離用加工部を有する絶縁性基板の
前記搭載部に前記半導体チップを搭載した後、前記測定
用端子部基板の前記引出用配線層端に外部から試験装置
の試験端子を接続して前記半導体チップの試験を行った
後、前記分離用加工部から前記測定用端子部基板を分離
してＩＣ実装部基板を得る工程を含んで構成されている
。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
るため示した製造工程中の混成集積回路基板の上面図及
び側面図である。
るため示した製造工程中の混成集積回路基板の上面図及
び側面図である。
混成集積回路基板は、ＩＣチップ９を実装し、上辺Ｖカ
ット４近くのＩＣ入出力パッド５との間を引出用配線層
６で電気的に接続されるＩＣ実装用基板１と、上下辺に
片面の■カット４で分離可能な測定用端子部基板２ａ、
２ｂを有している。
ット４近くのＩＣ入出力パッド５との間を引出用配線層
６で電気的に接続されるＩＣ実装用基板１と、上下辺に
片面の■カット４で分離可能な測定用端子部基板２ａ、
２ｂを有している。
測定用端子部基板２ａ、２ｂは、混成集積回路装置のＷ
本の入出力パッド５の他に、スクリーニング及び機能検
査用パッド用１２本、合計２１本を２．５４ｍｍピッチ
のデュアルインパッケージとして引き出し、そこに標準
のクリップ端子３を半田付けにより取り付けた。
本の入出力パッド５の他に、スクリーニング及び機能検
査用パッド用１２本、合計２１本を２．５４ｍｍピッチ
のデュアルインパッケージとして引き出し、そこに標準
のクリップ端子３を半田付けにより取り付けた。
そして、市販の２．５４ｍｍ用ＩＣ用ソケットを用いて
スクリーニング及び機能検査を行ない、そのうちの良品
のみをＶカット４を支点として基板を下り曲げ測定用端
子部基板２ａ、２ｂを切り離して最終的に良品であるＩ
Ｃ実装部基板１を得る。
スクリーニング及び機能検査を行ない、そのうちの良品
のみをＶカット４を支点として基板を下り曲げ測定用端
子部基板２ａ、２ｂを切り離して最終的に良品であるＩ
Ｃ実装部基板１を得る。
これにより従来は１ヶ当り５〜６千円以上する専用プロ
ーブ又はソケットの代りに、市販の１ヶ当り５〜６百円
程度のＩＣソケットが利用出来る用になりスクリーニン
グ又は機能検査のための専用設備の投資費用を１／１０
程度で済ます事が可能である。
ーブ又はソケットの代りに、市販の１ヶ当り５〜６百円
程度のＩＣソケットが利用出来る用になりスクリーニン
グ又は機能検査のための専用設備の投資費用を１／１０
程度で済ます事が可能である。
また、この場合通常のＤＩＰタイプのＩＣをＩＣソケッ
トに挿入するのと等価となり、スクリーニングあるいは
機能検査用回路と混成集積回路装置の接続が第３図の様
なプローブヘッド８に取り付けられたプローブピン７で
圧着するのとは異なり極めて短時間にＩＣソケット挿入
という安易な作業で確実な接続状態となるので作業工数
の大幅削減の効果も大きい。
トに挿入するのと等価となり、スクリーニングあるいは
機能検査用回路と混成集積回路装置の接続が第３図の様
なプローブヘッド８に取り付けられたプローブピン７で
圧着するのとは異なり極めて短時間にＩＣソケット挿入
という安易な作業で確実な接続状態となるので作業工数
の大幅削減の効果も大きい。
第２図は本発明の第２の実施例を説明するために示す工
程中の混成集積回路基板の上面図である０本実施例で素
子９としてＲＯＭを用いている。
程中の混成集積回路基板の上面図である０本実施例で素
子９としてＲＯＭを用いている。
第１の実施例と同様にＩＣ実装部基板１ａと測定様端子
部２ｃが■カット４をはさんで一体化されている。
部２ｃが■カット４をはさんで一体化されている。
そして組立て終了後クリップ端子３より書込信号を加え
素子９にデータを書き込む。
素子９にデータを書き込む。
そして、それが終了次第Ｖカット４部分より切り離して
最終製品用の形態とする。
最終製品用の形態とする。
これにより従来は困難であったＲＯＭ端子のベア・チッ
プによる搭載後のデータの書き込み及びチエツクが容易
かつ確実に行なえる様になった。
プによる搭載後のデータの書き込み及びチエツクが容易
かつ確実に行なえる様になった。
以上説明したように本発明は、リードレスタイプの有機
基板使用の混成集積回路にクリップ端子取次部分を含む
付加領域を一時的に設ける事によりスクリーニングや機
能チエツク及びＲＯＭデータの書き込みが高価で複雑な
専用治具無しで容易かつ確実に実施できるという効果を
有する。
基板使用の混成集積回路にクリップ端子取次部分を含む
付加領域を一時的に設ける事によりスクリーニングや機
能チエツク及びＲＯＭデータの書き込みが高価で複雑な
専用治具無しで容易かつ確実に実施できるという効果を
有する。
また、ＲＯＭのペアチップ搭載後のデータ書き込みが容
易かつ確実に行なえるため同一構成でＲＯＭのデータの
み異なる様な少量多品種の生産対応が可能となる効果も
ある。
易かつ確実に行なえるため同一構成でＲＯＭのデータの
み異なる様な少量多品種の生産対応が可能となる効果も
ある。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
るための製造工程中の混成集積回路基板の上面図及び側
面図、第２図は本発明の第２の実施例の上面図、第３図
は従来の混成集積回路の製造方法の一例を説明するため
の基板の上面図である。 １．１ａ・・・ＩＣ実装部基板、２ａ〜２ｃ・・・測定
様端子部基板、３・・・クリップ端子、４・・・■カッ
トライン、５・・・ＩＣ入出力パッド、６・・・引出用
配線層、７・・・プローブピン、８・・・プローブヘッ
ド、９・・・ＩＣチップ。
るための製造工程中の混成集積回路基板の上面図及び側
面図、第２図は本発明の第２の実施例の上面図、第３図
は従来の混成集積回路の製造方法の一例を説明するため
の基板の上面図である。 １．１ａ・・・ＩＣ実装部基板、２ａ〜２ｃ・・・測定
様端子部基板、３・・・クリップ端子、４・・・■カッ
トライン、５・・・ＩＣ入出力パッド、６・・・引出用
配線層、７・・・プローブピン、８・・・プローブヘッ
ド、９・・・ＩＣチップ。
Claims (1)
- ＩＣ実装部基板上の半導体チップ搭載部の複数の電極
と周辺に設けられた測定用端子部基板の複数の引出用配
線層端とをそれぞれ電気的に接続する引出用配線層を有
し、かつ前記引出用配線層の両端間に前記ＩＣ実装部基
板および測定用端子部基板に分離可能な分離用加工部を
有する絶縁性基板の前記搭載部に前記半導体チップを搭
載した後、前記測定用端子部基板の前記引出用配線層端
に外部から試験装置の試験端子を接続して前記半導体チ
ップの試験を行った後、前記分離用加工部から前記測定
用端子部基板を分離してＩＣ実装部基板を得る工程を含
むことを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26896490A JPH04144266A (ja) | 1990-10-05 | 1990-10-05 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26896490A JPH04144266A (ja) | 1990-10-05 | 1990-10-05 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144266A true JPH04144266A (ja) | 1992-05-18 |
Family
ID=17465749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26896490A Pending JPH04144266A (ja) | 1990-10-05 | 1990-10-05 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144266A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037086A1 (ja) * | 2005-09-28 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | 部品内蔵基板及びその製造方法 |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
-
1990
- 1990-10-05 JP JP26896490A patent/JPH04144266A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037086A1 (ja) * | 2005-09-28 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | 部品内蔵基板及びその製造方法 |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278093B1 (ko) | 반도체장치에탄성접촉구조물을장착하는방법 | |
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| US6392428B1 (en) | Wafer level interposer | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6788092B2 (en) | Test assembly for integrated circuit package | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP2002074985A (ja) | メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JPH04144266A (ja) | 混成集積回路の製造方法 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP2630295B2 (ja) | マルチ・チップ・モジュール | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP3740197B2 (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| JP2609591B2 (ja) | 集積回路装置の製造方法 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH05346455A (ja) | インサーキットテスタ治具 | |
| JP4126127B2 (ja) | 電気的機能検査方法 | |
| KR100752220B1 (ko) | 와이어 본딩용 섭스트레이트 | |
| JPH05315416A (ja) | 論理検査端子付きｌｓｉ | |
| JPH11163211A (ja) | 電子部品、プリント基板、およびプリント基板の検査方法 | |
| JPH0672242U (ja) | マルチチップモジュール |