Nothing Special   »   [go: up one dir, main page]

JPH0411755A - 半導体装置およびその製造方法並びにそれに使用される成形装置 - Google Patents

半導体装置およびその製造方法並びにそれに使用される成形装置

Info

Publication number
JPH0411755A
JPH0411755A JP11486690A JP11486690A JPH0411755A JP H0411755 A JPH0411755 A JP H0411755A JP 11486690 A JP11486690 A JP 11486690A JP 11486690 A JP11486690 A JP 11486690A JP H0411755 A JPH0411755 A JP H0411755A
Authority
JP
Japan
Prior art keywords
resin
lead
cavity
semiconductor pellet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11486690A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Hirotake Oka
浩偉 岡
Atsushi Nakamura
篤 中村
Kunihiko Nishi
邦彦 西
Kazuo Yamazaki
和夫 山崎
Koji Koizumi
浩二 小泉
Junichi Saeki
準一 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11486690A priority Critical patent/JPH0411755A/ja
Priority to KR1019910006405A priority patent/KR100199261B1/ko
Priority to US07/691,850 priority patent/US5200366A/en
Publication of JPH0411755A publication Critical patent/JPH0411755A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔帝業−Fの利用分野〕 本発明は、半導体装置およびその製造方法並びにそれに
使用される成形装置に係り、特に、樹脂封止パッケージ
の成形時におけるボンディングワイヤの流rLを防止す
る技術に関し、例えば、多ビンで低価格か要求されるビ
ン・グリy)・アレー・パノゲージを備えている半導体
集積回路装置(以下、PGA・ICということがある。
)に利用して有効な技術に関する。
〔従来の技術1 多ビンで低価格のPGA・ICとして、日経マグロウヒ
ル社発行「日経マイクロデハイセズ漱2J 19B4年
6月11日発行 P160〜P168、に記載されてい
るものがあり、その製造方法は次の通りである。
こ(7)PGA−ICの製造方法には、ガラス繊維強化
プラスチツクの両側に銅箔が積層プレスされたベースが
使用されており、このベースにはスルー・ホール・めっ
きが施されるとともに、ホト・エンチング技術により電
気配線(リード)が形成されている。このベースの中央
部には凹部が形成されており、この凹部の底部には半導
体ペレット(以下、ペレットという。)がエポキシ樹脂
またはエポキシ系銀(Ag)ペーストによりボンディン
グされる。ベース上に形成された前記電気配線のインナ
部のそれぞれと、ペレットの各電極パッドとの間には、
・ボンディングワイヤが超音波または熱超音波ボンディ
ング装置により両端をそれぞれボンディングされて橋絡
される。このとき、PGA−ICが多ピンになると、ボ
ンディングワイヤのアーチ長さは比較的長くなる。そし
て、前記ベースの中央部に形成された凹部内にはボンテ
ィング樹脂がポツティングされ、このポツティング樹脂
により凹部内のペレット、電気配線およびワイヤが樹脂
封止される。
〔発明が解決しようとする課題) しかし、前記製造方法に係るPGA−1cはポツティン
グにより樹脂封止されるため、加圧成形(モールディン
グ)による樹脂封止パッケージに比べて樹脂の密度が低
いことにより、耐湿性に対する信顧性が劣る。
また、ポンティングによる樹脂封止部分は、樹脂の構成
や厚さが不均一なため、加熱によって反りが発生する。
この反りは耐湿性や、実装性に悪影響を及ぼす。
そこで、前記PC,A−ICの樹脂封止パッケージを加
圧成形することが一般的に考えられる。
しかし、加圧成形による樹脂封止パッケージを成形する
キャビティーに樹脂を圧入するためのゲートは側面に配
設されるので、アーチの長さが比較的長いホンディング
ワイヤが圧入される樹脂により流されて変形されてしま
うという問題点があることが、本発明者によって明らか
にされた。
本発明の目的は、樹脂によるボンディングワイヤ流れを
防止することができる成形技術を従供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、電子回路が作り込まれている半導体ペレット
の各電極パッドと、半導体ペレットの外方に放射状に配
線されている複数本のリードの内側先端部との間にワイ
ヤがそれぞれ橋絡される工程と、 樹脂封止パッケージが半導体ペレット、各リードの一部
およびワイヤ群を樹脂封止するように成形される成形工
程と、を備えている半導体装置の製造方法であって、 前記樹脂封止パッケージの成形工程において、樹脂封止
パッケージは樹脂がキャビティーに圧入されることによ
り成形されるとともに、その樹脂が前記リード群の放射
状の中心に向かうように、キャビティーに圧入され、圧
入された樹脂が各ワイヤに沿って放射状に拡散されて行
くことを特徴とする。
〔作用) 前記した手段によれば、キャビティーに圧入された樹脂
が各ワイヤに沿って放射状に拡散して行くため、各ワイ
ヤのアーチが樹脂によって横倒しにされることはない。
したがって、III!iり合うワイヤ同士の短絡の発生
を防止することができる。
[実施例1] 第1図は本発明の一実施例であるPGA・ICの製造方
法における玉要部である樹脂封止工程を示す一部省略正
面断面図、第2図以降はそのPGA・ICの製造方法の
各工程を示すものである。
本実施例↓こおいて、本発明に係る半導体装置はPC,
A・ICとして構成されており、次のような製造方法に
より製造されている。
以下、本発明の一実施例であるPGAiCの製造方法を
説明する。この説明により、本発明の一実施例であるP
GAICの構成が共に明らかにされる。
本実施例に係るPGA−ICの製造方法には、ガラス強
化プラスチック(エポキシ樹脂系)を用いられて、第2
図および第3図に示されているように製作されたベース
11が使用される。ベース11は枠部材12と基板部材
13とを備えており、枠部材12は正方形枠形状の板体
に形成され、基板部材13はこの枠部材12と同一の外
形を有する正方形の板体に形成されている。枠部材12
にはスルーホール14が多数個、周辺部に2列の略正方
形枠上にそれぞれ規則的に配されて、厚さ方向(以下、
上下方向とする。)に貫通するように開設されている。
スルーホール14の内周面にはスルーホール導体15が
被着されている。
枠部材12の一端面(以下、下面とする。)には電気配
線としてのり一ド16が複数本、枠部材12の内周辺か
ら外周辺に向けて放射状にそれぞれ配されて、かつ、互
いに絶縁するように形成されており、各リード16はそ
の外側端部において各スルーホール導体15にそれぞれ
電気的に接続されている。リード16群の形成方法とし
ては、スクリーン印刷法や、銅箔をホトエツチングする
方法等が使用される。リード16の内側端部であるイン
ナ部17のそれぞれは、枠部材12の内周辺部において
周方向に適当なエアギャップを置かれて放射状に配され
ることムこより、後記するペレット24の各電極パッド
25にそれぞれ対向するようになっている。
他方、前記スルーホール14のそれぞれにはリドピン1
8が枠部材12の上面側から嵌入されており、各リード
ピン18は上端部の鍔部18a番こより下方への移動を
阻止された状態になっている。そして、各リードピン1
Bはスルーホール導体15を介してリード川6にそれぞ
れ電気的に接続された状態になっている。
各リードピン18が各スルーホール14に嵌入された枠
部材12の上面には接着材層19を介して基板部材13
が接着されており、この基板部材I3により各リードピ
ン18は上方への移動を阻止された状態になっている。
また、このように、基板部材13が枠部材12に同心的
に接着されることにより、ベース11の下面中央部には
正方形平板形状の凹部20が下向きに形成された状態に
なる。さらに、ベース11にはアンカホール21が複数
本、凹部20の近傍において周方向に適当な間隔を置か
れて、上下方向に貫通するようにそれぞれ開設されてい
る。
なお、ベースの構成としては前記以外に基板部材のみで
ベースを構成する方法もある。この場合は前記の枠部材
は基板部材と一体となり、リードピンは上面まで貫通し
たスルーホールに嵌入された状態になる。
このように構成されているベース11にはペレット ボ
ンディング工程およびワイヤ・ボンディング工程におい
て、第4図および第5図に示されているように、ペレッ
ト24およびワイヤ26がそれぞれボンディングされる
。このペレットおよびワイヤ・ボンディング作業におい
て、ベース11はその凹部20が上向きになった状態に
配される。
まず、ペレットポンデイン′グ工程において、ベース1
1の凹部20における底面に被着されたボンデ4ング床
22上にホンディング層23を介してペレット24がボ
ンディングされる。ボンディング床22は銅箔等のよう
な接着性の良好な材料が用いられて、基板部材13に予
め被着されている。ホンディング層23は銀ペースト等
により形成される。
次いて、ワイヤ・ボンディング工程において、ペレット
24の各電極バッド25と、各リード16のインナ部1
7との間にワイヤ26がその両端部をホンディングされ
る。このワイヤ・ボンディング作業には超音波または熱
超音波式のボンディング装置が使用される。
このようにしてペレットおよびワイヤ・ボンディングさ
れた組立体30には樹脂封止パッケージ27が、第1図
、第6図および第7図に示されているようなトランスフ
ァ成形装置を使用されて、複数個について同時成形され
る。
第1図、第6図および第7図に示されているトランスコ
ア成形装置は、シリンダ装置等(図示せず)によって互
いに型締めされる一対の上型31と下型32とを備えて
おり、上型31と下型32との合わせ面にはワークおよ
びプレート用凹部33aと、プレート位置決め用凹部3
3bとが互いに協働して収容部33を形成するように、
複数組(但し、−単位のみが図示されている。以下、同
し。)没設されている。
上型31の合わせ面にはポット34が開設されており、
ポット34にはシリンダ装置(図示せず)により進退さ
れるプランジャ35が成形材料としての樹脂(以下、レ
ジンという。)を送給し得るように挿入されている。下
型32の合わせ面にはカル36がポット34との対向位
置に配されて没設されているとともに、複数条のランナ
37がボンド34にそれぞれ接続するように配されて没
設されている。各ランナ37の一部はプレート位置決め
用凹部33bの底面にそれぞれ敷設されており、その凹
部33bの底面における端部には後記するプレート39
に開設されたゲート38がレジンを後記するキャビティ
ー40内に注入し得るように形成されている。
下型32のプレート位置決め用凹部33bのそれぞれに
はプレート39が着脱自在に嵌入されており、このプレ
ート39はワークとしての前記組立体(以下、ワークと
いうことがある。)30の平面形状よりも若干大きめに
相似する正方形が複数個、並べられる長方形の板形状に
形成されているとともに、凹部33bに嵌入され、かつ
、上型31と下型32とが型締めされた状態において、
上型31により押さえられるように形成されている。プ
レート39の幅方向の中央部にはキャビティー40が複
数個、1列に並べられて没設されており、各キャビティ
ー40はこのプレート39に複数個のワーク30が1列
に並べられてセットされた状態において、各ワーク30
の凹部20にそれぞれ対向するとともに、その凹部20
の周辺部をカバーし得る大きさの正方形平面形状にそれ
ぞれ形成されている。また、離型を容易にするために、
キャビティー40の側壁面にはテーパが上方に行くにし
たがってキャビティー40の開口面積が次第に広くなっ
て行くように形成されている。
プレート39の下面には前記ランナ37に流体的に接続
されるゲート38がキャビティー40に連通ずるように
垂直上向きに開設されており、離型を容易にするため、
このゲート38にはテーパが上方に行くにしたがって太
さが次第に細くなって行くように形成されている。他方
、プレート39の上面には逃げ凹部41が各キャビティ
ー40の外方位置にそれぞれ配されて、ワーク30のリ
ードピン18群を逃げ得るように、かつ、キャビティー
40を取り囲む正方形枠形状の穴に没設されている。
上型31には上型用エジェクタビン42が複数本(但し
、1本のみが図示されている。以下、同し。)、離型時
に、上型31の凹部33aに収容されたワーク30を下
方へ押して、凹部33aから押し出すように摺動自在に
挿入されている。また、下型32にはプレート用エジェ
クタピン43が複数本、離型時に、下型32の凹部33
bに収容されたプレート39を上方へ押して、凹部33
bから押し出すように摺動自在に挿入されている。
さら↓こ、下型32にはランナ用エジェクタビン44が
複数本、離型時に、下型32に成形されたランナ残渣を
上方へ押して、ランナ37から押し出すように摺動自在
に挿入されている。
次に、このように構成されているトランスファ成形装置
46が使用されて、ワークとしての前記構成に係る組立
体30に樹脂封止パッケージ27か成形さγ1.る成形
方法を説明する。
トランスファ成形時、ワークである組立体30は複数個
が、下型3Iの凹部33b内に予めそれぞれ嵌入されて
いる各プレート39上にそれぞれ載置状態にセットされ
る。このとき、第1図に示されているように、各ワーク
30におけるベース11の凹部20がプレート39の各
キャビティー40に同心的にそれぞれ配され、各キャビ
ティー40内にペレット24、ワイヤ26およびリード
16のインナ部17がそれぞれ収容される。また、各ワ
ーク30におけるベース11の下面から突出されている
リードピン18群がプレート39の各逃げ凹部41にそ
れぞれ挿入される。
続いて、上型31と下型32とが互いに合わされて、型
締めされる。これにより、各プレート39が上型31と
下型32との間にそれぞれ固定されるとともに、ワーク
30が各プレート39と上型31との間にそれぞれ固定
される。
次いで、加熱溶融されたレジン45がポット34からプ
ランジャ35によりランナ37およびゲート38を通し
て、各キャビティー40に送給されて圧入される。
このとき、ゲート38がキャビティー40の中央部に配
設されているため、第8図に示されているように、ゲー
ト38からキャビティー40に圧入されたレジン45は
キャビティー40の中央部から、各ワイヤ26に沿うよ
うに放射状に拡散して充填されて行く。したがって、レ
ジン45によるワイヤ26の流れは防止される。
ところで、第9図に示されているように、ゲート38′
がキャビティー40′の側面におけるコ−すの一つに、
レジン45をキャビティー40′の対角線に沿う方向に
圧入するように形成されている場合、ケート38′から
対角線方向に圧入されたレジン45番こより、ゲート3
8′に対向するコーナ部に位置するワイヤ26が対角線
の両外側方向シこかき分けられるように流される状態に
なるため、このコーナ部の両脇においてそれぞれ隣り合
うワイヤ26.26同士が互いに接触し、短絡不良が発
生する。
しかし、本実施例においては、第8図に示されているよ
うに、ゲート38がキャビティー40の下面の中心にお
いてワイヤ26の放射状の中心線に沿う方向に開設され
ているため、ゲート38かラキャビティーに圧入された
レジン45はペレット24Aこ衝突した後、ワイヤ26
の放射状方向に沿ってそれぞれ拡散することになる。つ
まり、レジン45の拡散によりワイヤ26ががき分けら
れるように流される現象は防止されるため、ワイヤ26
がかき分けられるように流されることによる隣り合うワ
イヤ26.26間の接触現象の発生は回避されることに
なる。したがって、ワイヤ26.26間の接触現象によ
る短絡不良の発生はなく、樹脂封止パッケージ成形作業
の歩留り、並びに、当該樹脂封止パッケージの品質およ
び信較性が高められる。
注入後、レジンが熱硬化して樹脂封止パッケージ27が
成形されると、上型31および下型32は互いに型開き
されるとともに、各エジェクタピン42.43.44に
よりワーク30、プレート39およびランナ族が離型さ
れる。つまり、パッケージ27を成形されたワーク30
はトランスファ成形装置46から脱装される。
以上のようにして、第10図および第11図に示されて
いるように樹脂封止パッケージ27を備えているPGA
IC47が製造されたことになる。そして、このように
樹脂成形されたパッケージ27の内部には、ペレット2
4、リード16のインナ部17群およびワイヤ26群が
樹脂封止されることになる。この状態において、樹脂封
止パッケージ27の下面中央にはゲーI!29が残って
いる。また、ベース11に開設された各アンカホール2
1には樹脂封止パッケージ27のレジンか充填されてア
ンカ部28をそれぞれ形成しており、このアンカ部28
により樹脂封止パッケージ27はベース11に確実に固
定された状態になっている。
前記実施例によれば次の効果が得られる。
(+1  ゲートをキャビティーにおいてワイヤの放射
状の中心に向かう方向に開設することにより、ゲトから
キャビティーに圧入されたレジンがワイヤの放射状方向
に沿うように拡散される状態になるため、レジンの拡散
によるワイヤの横方向への流ね(ワイヤアーチの横倒れ
)現象を防止することができる。
(2)  レノンの拡散によるワイヤの横方向への流れ
(ワイヤアーチの横倒れ)現象を防止することにより、
隣り合うワイヤの接触現象の発生を防止することができ
るため、接触現象による短絡不良の発生を防止すること
ができる。
(3)樹脂封止パッケージ成形時のワイヤ流れによる短
絡不良の発生を防止することにより、ワイヤのアーチ長
さを比較的長く設定することができるため、多ピン化を
促進することができる。
(4)  前記(3)により、多ピン化しても、樹脂封
止パッケージの成形歩留りを高めることができるととも
に、しいては半導体装置の品質および信錬性を高めるこ
とができる。
〔実施例2〕 第12図以降は本発明の他の実施例であるQFP−IC
の製造方法を説明する各工程を示す各説明図である。
本実施例において、本発明に係る半導体装置は、低熱抵
抗を実現するための半導体集積回路装置である放熱性の
良好な樹脂封止形クワッド・フラット・バ、ケージを備
えているIC(以下、低熱抵抗形QFP−IC,または
、単に、ICということがある。)として構成されてい
る。
以下、本発明の一実施例であるこの低熱抵抗形QFP−
ICの製造方法を説明する。この説明により、前記低熱
抵抗形QFPiCについての構成の詳細が共に明らかに
される。
本実施例において、低熱抵抗形QFP−ICの製造方法
には、第12図に示されている多連リードフレーム51
が使用されている。この多連リードフレーム51は、鉄
−ニッケル合金や燐青銅等のような比較的大きい機械的
強度を有するばね材料からなる薄板が用いられて、打ち
抜きプレス加工またはエツチング加工等のような適当な
手段により一体成形されており、この多連リードフレー
ム51の表面にはXI(Ag)等を用いためっき処理が
、後述するワイヤボンディングが適正に実施されるよう
に施されている(図示せず)。この多連リードフレーム
51には複数の単位リードフレーム52が横方向に1列
に並設されている。但し、−単位のみが図示されている
単位リードフレーム52は位置決め孔53aが開設され
ている外枠53を一対備えており、両外枠53は所定の
間隔で平行になるように配されて一連にそれぞれ延設さ
れている。隣り合う単位リードフレーム52.52間に
は一対のセクション枠54が両外枠53.53間に互い
に平行に配されて一体的に架設されており、これら外枠
、セクション枠により形成される略正方形の枠体(フレ
ーム)内に単位リードフレーム52が構成されている。
各単位リードフレーム52において、外枠53およびセ
クション枠54の接続部にはダム吊り部材55が略直角
方向にそれぞれ配されて一体的に突設されており、ダム
吊り部材55には4本のダム部材56が略正方形の枠形
状になるように配されて、一体的に吊持されている。各
ダム部材56には4本の放熱フィンリード57が4箇所
のコーナ部にそれぞれ配されて、対角線方向に突出する
ように一体的に突設されている。
そして、4本の放熱フィンリード57の外側先端部には
放熱フィン58が一体的に突設されており、この放熱フ
ィン58は後記するリード59のアウタ部59bと対応
する形状および配置にそれぞれ形成されている。各放熱
フィンリード57の内側先端部には略正方形形状のタブ
60が枠形状と同心的に配されて、これら放熱フィンリ
ード57により吊持されるように一体的に連設されてい
る。各放熱フィンリード57はタブ60付近においてそ
れぞれ屈曲されており、この放熱フィンリド57の屈曲
によって、タブ60は後記するリード59群の面よりも
、後記するペレット62の厚さ分程度下げられている(
所謂タブ下げ。)。
また、ダム部材56には電気配線としてのリード5つが
複数本、長手方向に等間隔に配されて、互いに平行で、
ダム部材56と直交するように一体的Sこ突設されてい
る。各リード59の内側端部は先端が後記するペレット
をホンディングするためのタフ60を取り囲むように配
されることにより、インナ部59aをそれぞれ構成して
いる。他方、各IJ −ト59の外側延長部分は、その
先端が外枠53およびセクション枠54に接続されてお
り、アウタ部59bをそれぞれ構成している。そして、
ダム部材56における隣り合うリード59.59間の部
分は、後述するパッケージ成形時にレジンの流れをせき
止めるダム56aを実質的に構成している。
このように構成されている多連リードフレームには各単
位リードフレーム毎にペレット・ボンディング作業、続
いて、ワイヤ・ボンディング作業が実施される。これら
ボンディング作業は多連リードフレームが横方向にピン
チ送りされることにより、各単位リードフレーム毎に順
次実施される。
まず、ペレット・ボンディング作業により、半導体装置
の製造工程における所謂前工程において集積回路を作り
込まれた半導体集積回路構造物としてのペレット62が
、第13図および第14図に示されているように、各単
位リードフレーム52におけるタブ60上の略中央部に
配されて、タブ60とペレット62との間に形成された
ボンディング層61によって機械的に固着されることに
よりボンディングされる。ペレットボンディング層61
の形成手段としては、金−シリコン共晶層、はんだ付は
層および銀ペースト接着層等々によるボンディング法を
用いることが可能である。但し、必要に応じて、ペレッ
トからタブへの熱伝達の障壁とならないように、ボンデ
ィング層61を形成することが望ましい。
続いて、ワイヤボンディング作業により、第13図およ
び第14図に示されているように、タフ60上にボンデ
ィングされたペレット62の電極パy F’ 62 a
と、各単位リードフレーム52におけるリード59のイ
ンナ部59aとの間に、ボンディングワイヤ63が超音
波熱圧着式ワイヤボンディング装置等のような適当なワ
イヤボンディング装置(図示せず)が使用されることに
より、その両端部をそれぞれボンデインクされて橋絡さ
れる。これにより、ペレット62に作り込まれている集
積回路は、電極バッド62a、ボンディングワイヤ63
、リード59のインナ部59aおよびアウタ部59bを
介して電気的に外部に引き出されることになる。
このようにしてペレットおよびワイヤ・ボンディングさ
れた組立体64には、各単位リードフレーム毎に樹脂封
止するパッケージ65群が、第15V〜第17図に示さ
れているようなトランスファ成形装置70を使用されて
、単位リードフレーム群について同時成形される。
第15図、第16図および第17図に示されているトラ
ンスファ成形装置は、シリンダ装置等(図示せず)によ
って互いに型締めされる一対の上型71と下型72とを
備えており、上型71と下型72との合わせ面にはワー
クおよびプレート用凹部73aと、プレート位置決め用
凹部73bとが互いに協働して収容部73を形成するよ
うに、複数組(但し、−単位のみが図示されている。以
下、同し、)没設されている。
上型71の合わせ面にはボンド74が開設されており、
ポット74にはシリンダ装置(図示せず)により進退さ
れるプランジャ75が成形材料としての樹脂(以下、レ
ジンという。)を送給し得るように挿入されている。下
型72の合わせ面にはカル76がポット74との対向位
置に配されて没設されているとともに、複数条のランナ
77がポット74にそれぞれ接続するように配されて没
設されている。各ランナ77の一部はプレート位置決め
用凹部73bの底面にそれぞれ敷設されてるり、その凹
部73bの底面における端部には後記するプレート79
に開設されたゲート78がレジンを後記するキャヒティ
ー80内に注入し得るよう↓こ形成されている。
下型72のプレート位置決め用凹部73bのそれぞワ二
こはプレート79が着脱自在に嵌入されており、このプ
レート79はワークとしての前記組立体(以下、ワーク
ということがある。)64における多連リードフレーム
51の平面形状よりも若干大きめに相領する長方形の板
形状に形成されているとともに、凹部73bに嵌入され
、かつ、上型7Iと下型72とが型締めされた状態にお
いて、上型71により押さえられるように形成されてい
る。プレート79の幅方向の中央部には下型キャビティ
ー凹部80bが11個、1列に並べられて没設されてお
り、各キャビティー凹部80bはこのプレート79が下
型72にセットされた状態において、上型71に形成さ
れた上型キャビティー凹部80bに、それぞれ対向する
ことにより、協働して正方形平面形状のキャビティー8
0を構成するようにそれぞれ形成されている。
プレート79の下面には前記ランナ77に流体的に接続
されるゲート78がキャビティー8oに連通ずるように
垂直上向きに開設されており、離型を容易にするため、
このゲート78にはテーパが上方に行くにしたがって太
さが次第に細くなって行くように形成されている。他方
、プレート79の上面には逃げ凹部81がワーク64に
おける多連リードフレーム51の厚さを逃げ得るように
、その多連リードフレーム51の平面形状に大きめに相
似する長方形形状の穴に没設されている。
上型71には上型用エジェクタピン82が複数本(但し
、1本のみが図示されている。以下、同じ。)、離型時
に、上型71のキャビティー凹部80aに成形された樹
脂封止パッケージ65を下方へ押して、凹部80aから
押し出すように摺動自在に挿入されている。また、下型
72には下型用エジェクタピン83が複数本、離型時に
、プレート79のキャビティー凹部80bに成形された
樹脂封止パッケージ65を上方へ押して、凹部80bか
ら押し出すように摺動自在に挿入されている。さら↓こ
、下型72にはランナ用エジェクタピン84が複数本、
離型時に、下型72に成形されたランナ残渣を上方へ押
して、ランナマフから押し出すように摺動自在に挿入さ
れている。
次に、このように構成されているトランスファ成形装置
80が使用されて、ワークとしての前記構成に係る組立
体64に樹脂封止パッケージ65が成形される成形方法
を説明する。
トランスファ成形時、ワークである組立体64は複数個
が、下型72の凹部73b内に予めそれぞれ嵌入されて
いる各プレート79上にそれぞれ!!1状態にセットさ
れる。このとき、第17図に示されているように、各ワ
ーク64における多連リードフレーム51がプレート7
9の各逃げ凹部81内に同心的にそれぞれ配され、各キ
ャビティー凹部80b内にペレット62、ワイヤ63お
よびリード59のインナ部59aがそれぞれ収容される
続いて、上型71と下型72とが互いに合わされて、型
締めされる。これにより、各プレート79が上型71と
下型72との間にそれぞれ固定されるとともに、ワーク
64が各プレート79と上型71との間にそれぞれ固定
される。
次いで、加熱溶融されたレジン85がポット74からプ
ランジャ75によりランナ77およびゲート78を通じ
て、各キャビティー80に送給されて圧入される。
このとき、本実施例においては、第18図に示されてい
るように、ゲート78がキャビティー80の下面の中心
においてワイヤ63の放射状の中心線に沿う方向に開設
されているため、ゲート78からキャビティーに圧入さ
れたレジン85はペレット62に衝突した後、ワイヤ6
3の放射状方向に沿ってそれぞれ拡散することになる。
つまり、レジン85の拡散によりコーナ部に位1するワ
イヤ63がかき分けられるように流される現象は防止さ
れるため、ワイヤ63がかき分けられるように流される
ことによる隣り合うワイヤ63.63間の接触現象の発
生は回避されることになる。したがって、ワイヤ63.
63間の接触現象による短絡不良の発生はなく、樹脂封
止パッケージ成形作業の歩留り、並びに、当該樹脂封止
パンケーンの品質および信幀性が高められる。
汀人後、レジンが熱硬化されて樹脂封止パッケージ65
か成形されると、上型71および下型721ヨ互いシこ
型開きされるとともに、各エジェクタピン82.83.
84によりワーク64、プレート79石よびランナ痕が
離型される。つまり、バフケーン65を成形されたワー
ク64はトランスファ成形装置80から脱装される。
そして、このようにして樹脂成形されたパッケージ65
の内部には、第19図および第20図で参照されている
ように、ペレ、トロ2、リード59のインナ部59a、
ボンディングワイヤ63および放熱フィンリード57が
樹脂封止されることになる。また、放熱フィンリード5
7における外側端部側に形成された放熱フィン58は樹
脂封止パッケージ65のコーナ部側面からそれぞれ直角
方向に突出された状態になっている。さらに、この状態
において、樹脂封止パッケージ65の一主面の中央には
ゲート族66が残っている。
その後、組立体64はリード切断成形工程において、各
単位リードフレーム52毎に順次、リード切断装置(図
示せず)により、各リード59および放熱フィン58か
ら、外枠53、セクション枠54および各ダム56aを
切り落された後、リード成形装置(図示せず)により、
リード59のアウタ部59bおよび放熱フィン5Bをガ
ル・ウィング形状にそれぞれ屈曲成形される。これによ
り、第19図および第20図に示されている低熱抵抗形
QFP−IC67が製造されたことになる。
本実施例2によれば、前記実施例1の効果に加えて、低
熱抵抗形のQFP−ICが得られるという効果が奏され
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、ゲートはプレートに開設するに限らず、ランナ
と一直線状に配設されて離型が可能な場合に:よ、下型
または上型に直接的に開設してもよい。
また、ゲートおよびプレートは下型に配設するに限らず
、上型に配設してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるPGA−1cおよび
QFP・ICに適用した場合について説明したが、それ
に限定されるものではなく、5OP−IC,、QFJ−
IC,SOJ・IC,、QFl・IC,Sol −1c
等のような表面実装形樹脂封止パッケージを備えたIC
,さらには、樹脂封止形パワートランジスタや、その他
の電子装置全般に適用することができる。特に、本発明
は、多ピンで、しかも、低価格が要求される半導体装置
に利用して優れた効果が得られる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
ゲートをキャビティーにおいてワイヤの放射状の中心に
向かう方向に開設することにより、ゲートからキャビテ
ィーに圧入されたレジンがワイヤの放射状方向に沿うよ
うに拡散される状態になるため、レジンの拡散によるワ
イヤの横方向への流れ(ワイヤアーチの横倒れ)現象を
防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるPGA−ICの製造方
法における主要部である樹脂封止工程を示す一部省略正
面断面図、 第2図以降はそのPGA−ICの製造方法の各工程を説
明するものであり、第2図はそれに使用されるベースを
示す正面断面図、 第3図はその一部省略底面図、 第4図はペレットおよびワイヤ・ボンディング工程後を
示す正面断面図、 第5図はその一部省略底面図、 第6図は樹脂封止パッケージの成形に使用されるトラン
スファ成形装置を示す一部省略分解正面断面図、 第7図はその一部省略底面図、 第8図は樹脂封止パッケージ成形時における作用を説明
するための平面断面図、 第9図は同しく比較例を示す平面断面図、である。 第1011fflは本発明の一実施例であるPGA・I
Cの製造方法により製造された本発明の一実施例である
PCA・ICを示す正面断面図、第11図は同じくPG
A ICを示す一部省略一部切断底面図、である。 第12図以降は本発明の池の実施例であるQFP−1c
の製造方法の各工程を説明するものであり、第12図は
それに使用される多連リードフレームを示す一部省略平
面ば、 第13図はペレットおよびワイヤ・ボンディング後を示
す拡大部分平面図、 第14図は第13図のXIV−XIV線に沿う断面図、 第15図は樹脂封止パッケージの成形に使用されるトラ
ンスファ成形装置を示す一部省略平面l第16図はその
一部省略分解正面断面図、第17図は樹脂封止パッケー
ジ成形工程を示す一部省略正面断面図、 第18図は樹脂封止パッケージ成形時における作用を説
明するための平面断面図、である。 第19図は本発明の実施例2であるQFPiCの製造方
法により製造された本発明の実施例2であるQFP−r
cを示す一部切断正面図、第20図は同しくQFP−r
cを示す一部切断平面図、であ名。 11・・・ベース、12・・・枠部材、13・・・基板
部材、14・・・スルーホール、15・・・スルーホー
ル導体、16・・・リード、17・・・インナ部、18
・・・リードビン、19・・・接着材層、20・・・凹
部、21・・・アンカホール、22・・・ボンディング
床、23・・・ボンディング層、24・・・ペレット、
25・・・電極パッド、26・・・ワイヤ、27・・・
樹脂封止パッケージ、28・・・アンカ部、29・・・
ゲート族、30・・・組立体(ワーク)、31・・・上
型、32・・・下型、33・・・ワーク収容凹部、34
・・・ポット、35・・・プランジャ、36・・・カル
、37・・・ランナ、38・・・ゲート、39・・・プ
レート、40・・・キャビティー、41・・・逃げ凹部
、42.43.44・・・エジェクタビン、45・・・
レジン(成形材料)、46・・・トランスファ成形装置
、47・・・PGA・IC(半導体装置)、51・・・
多連リードフレーム、52・・・単位リードフレーム、
53・・・外枠、54・・・セクション枠、55・・・
ダム吊す部材、56・・・ダム部材、56a・・・ダム
、57・・・放熱フィンリード、5日・・・放熱フィン
、59・・・リード、59a・・・インナ部、59b・
・・アウタ部、60・・・タブ、61・・・ボンディン
グ層、62・・・ペレット、63・・・ワイヤ、64・
・・組立体(ワーク)、65・・・樹脂封止パッケージ
、66・・・ゲート族、67・・・QFP・Ic(半導
体装置)、70・・・トランスファ成形装置、71・・
・上型、72・・・下型、73・・・ワーク収容部、7
4・・・ポット、75・・・プランジ中、76・・・カ
ル、77・・・ランナ、78・・・ゲート、79・・・
プレート、80・・・キャビティー 81・・・逃げ凹
成82.83.84・・・エジェクタビン、85・・・
レジン。

Claims (1)

  1. 【特許請求の範囲】 1、電子回路が作り込まれている半導体ペレットと、半
    導体ペレットの外方に放射状に配線されている複数本の
    リードと、半導体ペレットの各電極パッドと各リードの
    内側先端部との間にそれぞれ橋絡されて放射状に配され
    ているワイヤ群と、半導体ペレット、各リードの一部お
    よびワイヤ群を樹脂封止している樹脂封止パッケージを
    備えている半導体装置において、 前記樹脂封止パッケージは加圧成形により成形されてい
    るとともに、そのゲート痕が前記リード群の放射状の中
    心線延長上に位置していることを特徴とする半導体装置
    。 2、前記半導体ペレットがベースの一主面にボンディン
    グされており、前記リードの少なくとも内側先端部群が
    ベースの一主面上における前記半導体ペレットの外方に
    放射状に配線されているとともに、前記半導体ペレット
    の各電極パッドと各リードの内側先端部との間にワイヤ
    がそれぞれ橋絡されており、前記樹脂封止パッケージは
    前記ベースの一主面上に前記半導体ペレット、各リード
    の一部およびワイヤ群を樹脂封止するように成形されて
    いることを特徴とする特許請求の範囲第1項記載の半導
    体装置。 3、電子回路が作り込まれている半導体ペレットの各電
    極パッドと、半導体ペレットの外方に放射状に配線され
    ている複数本のリードの内側先端部との間にワイヤがそ
    れぞれ橋絡される工程と、 樹脂封止パッケージが半導体ペレット、各リードの一部
    およびワイヤ群を樹脂封止するように成形される成形工
    程と、を備えている半導体装置の製造方法であって、 前記樹脂封止パッケージの成形工程において、樹脂封止
    パッケージは樹脂がキャビティーに圧入されることによ
    り成形されるとともに、その樹脂が前記リード群の放射
    状の中心に向かうように、キャビティーに圧入され、圧
    入された樹脂が各ワイヤに向かって放射状に拡散されて
    行くことを特徴とする半導体装置の製造方法。 4、絶縁基板を用いられて四角形の平面形状に形成され
    ているベースに、複数本のリードが放射状に配線されて
    形成される工程と、 電子回路が作り込まれている半導体ペレットが、このベ
    ースにおけるリードの内側先端部群内にボンディングさ
    れるペレット・ボンディング工程と、 半導体ペレットの各電極パッドと、各リードの内側先端
    部との間にワイヤがそれぞれ橋絡される工程と、 を備えていることを特徴とする特許請求の範囲第3項記
    載の半導体装置の製造方法。 5、電子回路が作り込まれている半導体ペレットと、半
    導体ペレットの外方に放射状に配線されている複数本の
    リードの一部と、半導体ペレットの各電極パッドと各リ
    ードの内側先端部との間に橋絡されて放射状に配されて
    いるワイヤ群とを樹脂封止する樹脂封止パッケージを成
    形する成形装置であって、 互いに型合わせされる上型および下型と、上型および下
    型の合わせ面間に実質的に形成され、前記半導体ペレッ
    ト、各リードの一部およびワイヤを収容するキャビティ
    ーと、キャビティーに開設されているゲートと、ゲート
    に流体的に接続されており、ポットからの樹脂をゲート
    を通してキャビティーに圧入するランナとを備えている
    成形装置において、 前記ゲートが前記キャビティーに収容されたリード群の
    放射状の中心に向かうように開設されていることを特徴
    とする成形装置。 6、前記キャビティーの一部が、上型または下型の合わ
    せ面に着脱自在に巻装されているプレートに形成されて
    おり、このプレートと型との合わせ面間に前記ランナの
    少なくとも一部が形成されているとともに、このプレー
    トには前記ゲートがこのランナと前記キャビティーとを
    連通させるように開設されていることを特徴とする特許
    請求の範囲第5項記載の成形装置。 7、半導体ペレットがベースの一主面にボンディングさ
    れており、前記リードの少なくとも内側先端部群がベー
    スの一主面上における前記半導体ペレットの外方に放射
    状に配線されているとともに、前記半導体ペレットの各
    電極パッドと各リードの内側先端部との間にワイヤがそ
    れぞれ橋絡されている前記ベースの一主面上に前記半導
    体ペレット、各リードの一部およびワイヤ群を樹脂封止
    する樹脂封止パッケージを成形する成形装置であって、 互いに型合わせされる上型および下型と、上型および下
    型の合わせ面間に実質的に形成され、前記ベースの一部
    、半導体ペレット、各リードの一部およびワイヤ群を収
    容するキャビティーと、キャビティーに開設されている
    ゲートと、ゲートに流体的に接続されており、ポットか
    らの樹脂をゲートを通じてキャビティーに圧入するラン
    ナとを備えている成形装置において、前記ゲートが前記
    キャビティーに収容されたリード群の放射状の中心に向
    かうように開設されていることを特徴とする特許請求の
    範囲第5項または第6項記載の成形装置。
JP11486690A 1990-04-27 1990-04-27 半導体装置およびその製造方法並びにそれに使用される成形装置 Pending JPH0411755A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11486690A JPH0411755A (ja) 1990-04-27 1990-04-27 半導体装置およびその製造方法並びにそれに使用される成形装置
KR1019910006405A KR100199261B1 (ko) 1990-04-27 1991-04-22 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치
US07/691,850 US5200366A (en) 1990-04-27 1991-04-26 Semiconductor device, its fabrication method and molding apparatus used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11486690A JPH0411755A (ja) 1990-04-27 1990-04-27 半導体装置およびその製造方法並びにそれに使用される成形装置

Publications (1)

Publication Number Publication Date
JPH0411755A true JPH0411755A (ja) 1992-01-16

Family

ID=14648655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11486690A Pending JPH0411755A (ja) 1990-04-27 1990-04-27 半導体装置およびその製造方法並びにそれに使用される成形装置

Country Status (1)

Country Link
JP (1) JPH0411755A (ja)

Similar Documents

Publication Publication Date Title
JP2875139B2 (ja) 半導体装置の製造方法
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
US5557150A (en) Overmolded semiconductor package
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7410834B2 (en) Method of manufacturing a semiconductor device
US6117710A (en) Plastic package with exposed die and method of making same
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
JP3385589B2 (ja) 集積回路チップ・パッケージおよびカプセル化プロセス
CN209785926U (zh) 半导体器件
JPH07321139A (ja) 半導体装置およびその製造方法
US6677665B2 (en) Dual-die integrated circuit package
KR19980054919A (ko) 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법
JP2003282809A (ja) 半導体装置およびその製造方法
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US20010042912A1 (en) Dual-die integrated circuit package
JP2000003981A (ja) 半導体装置およびその製造方法
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
KR100279252B1 (ko) 세라믹패키지
JPH11195743A (ja) 半導体装置およびその製造方法
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
JPH11340401A (ja) 半導体装置およびその製造方法
JPH05299563A (ja) 半導体装置およびその製造方法