JPH077120A - 半導体装置の実装構造体並びに実装基板および半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置の高密度および薄型実装を実現す
る。 【構成】 実装基板本体２３に収容孔２４が開設され、
本体２３の上面における収容孔２４の開口縁辺部にラン
ド２５が配設されている。半導体装置１５は収容孔２４
に収容されるパッケージ１４を備え、パッケージ１４の
外周面における一主面側端部にはアウタリード８がラン
ド２５に対向するように突設されている。半導体装置１
５が実装基板２２にパッケージ１４を収容孔２４に収容
され、アウタリード８がランド２５に電気的に接続され
た状態で実装されている。 【効果】 半導体装置は実装基板本体の収容孔に収容さ
れているため、半導体装置は実装基板の表面から殆ど突
出しない。半導体装置のアウタリード群は実装基板の収
容孔開口縁辺に配設されるため、半導体装置の実装基板
上における占有面積は最小限度に抑制できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の実装技
術、特に、半導体装置が実装基板の主面から突出しない
ように実装することができる画期的な半導体装置の実装
技術に関し、例えば、半導体集積回路装置（以下、ＩＣ
という。）の実装技術に利用して有効なものに関する。

【０００２】

【従来の技術】従来のＩＣ実装技術としては、次のよう
なものがある。 （１） シングル・インライン・パッケージや、デュア
ル・インライン・パッケージを備えているＩＣ（ＳＩＰ
・ＩＣ、ＤＩＰ・ＩＣ）等のように、インライン構造の
アウタリードを備えているＩＣが実装基板に実装される
場合、実装基板本体にはコンタクト構造を有する挿入口
が複数個開設されており、この挿入口群に前記アウタリ
ード群がそれぞれ挿入され、この挿入口のコンタクトと
アウタリードとの間がそれぞれはんだ付けされることに
より、ＩＣが実装基板上に持ち上げられた状態で実装さ
れる。

【０００３】なお、ＤＩＰ形部品自動挿入技術を述べて
ある例としては、日刊工業新聞社発行「電子部品の自動
組立入門」昭和５６年７月３０日発行 Ｐ１３５〜Ｐ１
３７、がある。

【０００４】（２） スモール・アウトライン・パッケ
ージやクワッド・フラット・パッケージを備えているＩ
Ｃ（ＳＯＰ・ＩＣ、ＱＦＰ・ＩＣ）等のように、アウト
ライン構造のアウタリードを備えているＩＣが実装基板
に実装される場合、実装基板本体の主面上にはコンタク
ト構造を有するランドが複数個形成されており、このラ
ンド群に前記アウタリード群がそれぞれ当接され、この
ランドとアウタリードとの間がそれぞれはんだ付けされ
ることにより、ＩＣが実装基板上に支持（表面実装）さ
れた状態で実装される。

【０００５】なお、表面実装技術を述べてある例として
は、株式会社プレスジャーナル発行「１９８９サーフェ
イスマウントテクノロジー」昭和６３年８月２５日発
行、がある。

【０００６】

【発明が解決しようとする課題】しかし、前記従来の半
導体装置の実装技術においては、次のような問題点があ
る。

【０００７】（１） インライン構造のアウタリードを
備えている半導体装置においては、半導体装置の実装基
板への実装状態において、半導体装置が実装基板の本体
表面から突出するため、実装後の厚みが全体として厚く
なる。

【０００８】（２） アウトライン構造のアウタリード
を備えている半導体装置においては、アウタリードがラ
ンドにはんだ付けされるため、実装基板上における半導
体装置の占有面積が大きくなるばかりでなく、パッケー
ジの厚さ分が実装基板上にどうしても突出してしまう。

【０００９】本発明の目的は、半導体装置が実装基板か
ら突出するのを回避することができる半導体装置の実装
技術を提供することにある。

【００１０】本発明の第２の目的は、実装基板上におけ
る半導体装置の占有面積を小さくすることができる半導
体装置の実装技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、本体に収容凹部が形成されていると
ともに、この本体の一主面における収容凹部の開口縁辺
部にコンタクトが配設されている実装基板と、この実装
基板の収容凹部に収容されるパッケージを備えていると
ともに、このパッケージの外周面における一主面側端部
にアウタリードが前記コンタクトに対向するように突設
されている半導体装置とを備えており、前記半導体装置
が前記実装基板に前記パッケージを前記収容凹部に全体
的に没するように収容され、かつ、前記アウタリードが
前記コンタクトに電気的に接続された状態で実装されて
いることを特徴とする。

【００１３】

【作用】前記した手段によれば、半導体装置は実装基板
本体の収容凹部に全体的に没するように収容されている
ため、半導体装置が実装基板の表面から突出するのはき
わめて小さく抑制される。

【００１４】また、半導体装置のアウタリード群は実装
基板の一主面における収容凹部の開口縁辺に配設される
ため、アウタリード群の実装基板上における占有面積は
最小限度に抑制することができる。

【００１５】

【実施例】図１は本発明の一実施例である半導体装置の
実装構造体を示しており、（ａ）は正面断面図、（ｂ）
は一部省略一部切断平面図である。図２はそれに使用さ
れている実装基板を示しており、（ａ）は斜視図、
（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。図３以
降は本発明の一実施例である半導体装置の製造方法を示
す各説明図である。

【００１６】本実施例において、本発明に係る半導体装
置の実装構造体２１は実装基板２２、および半導体集積
回路装置から成る半導体装置１５を備えている。

【００１７】本発明の一実施例である実装基板２２は本
体２３を備えており、本体２３は樹脂またはセラミック
等のような絶縁材料を用いられて所望の平板形状に形成
されている。本体２３には収容凹部としての収容孔２４
が所望の場所に配されて、厚さ方向に貫通するように一
体的に開設されており、この収容孔２４の内部空間は半
導体装置１５を収容し得る略正方形の柱形状に形成され
ている。

【００１８】本体２３の一主面（以下、上面とする。）
における収容孔２４の開口縁辺部の四辺には、コンタク
トとしてのランド２５が複数個宛配されて形成されてい
る。ランド２５のそれぞれは周方向に所定のピッチをも
って等間隔に配されて、径方向に延在するように形成さ
れている。そして、各ランド２５群のピッチは後記する
半導体装置のアウタリードのピッチと対応されるように
設定されている。

【００１９】また、ランド２５は略長方形の小さい板形
状に形成されており、その大きさは後記する半導体装置
のアウタリードよりも若干大きめに設定されている。そ
して、各ランド２５の上面にははんだクリーム（図示せ
ず）がスクリーン印刷法等の適当な手段によって塗布さ
れている。このはんだクリームによってはんだ盛り層２
７が形成されるようになっている。

【００２０】そして、各ランド２５は本体２３の収容孔
２４が開口された上面に形成されている電気配線２６に
電気的に接続されている。この電気配線６は本体２３の
上面にスクリーン印刷法等のような適当な厚膜形成技術
により、予め形成しておいてもよいが、後述するよう
に、半導体装置が収容孔２４に没入された後、スクリー
ン印刷法等により形成することもできる。

【００２１】他方、本実施例に係る半導体装置１５は、
シリコン半導体ペレット（以下、ペレットという。）１
２と、ペレットの周囲に配設されている複数本のインナ
リード７と、各インナリード７にそれぞれ一体的に接続
されている各アウタリード８と、ペレット１２の各ボン
ディングパッド１２ａおよびインナリード７の先端部に
その両端部をそれぞれボンディングされて橋絡されてい
るワイヤ１３と、これらを樹脂封止するパッケージ１４
とを備えている。そして、樹脂封止パッケージ１４の外
周面における一主面側端部にアウタリード８群が径方向
外向きに突設されているとともに、各アウタリード８の
径方向の長さが約０．８ｍｍ以下になるように短く形成
されている。

【００２２】以下、本発明の一実施例であるこの半導体
装置の製造方法を説明する。この説明により、前記半導
体装置ついての構成の詳細が共に明らかにされる。

【００２３】本実施例において、前記構成に係る半導体
装置についての製造方法には、図３に示されている多連
リードフレーム１が使用されている。この多連リードフ
レーム１は銅系（銅またはその合金）材料からなる薄板
が用いられて、打ち抜きプレス加工またはエッチング加
工等の適当な手段により一体成形されている。

【００２４】この多連リードフレーム１には複数の単位
リードフレーム２が横方向に１列に並設されている。但
し、一単位についてのみ図示および説明される。単位リ
ードフレーム２は位置決め孔３ａが開設されている外枠
３を一対備えており、両外枠３、３は所定の間隔で平行
になるように配されて一連にそれぞれ延設されている。
隣り合う単位リードフレーム２、２間には一対のセクシ
ョン枠４が両外枠３、３間に互いに平行に配されて一体
的に架設されており、これら外枠３、３、セクション枠
４、４により形成される略正方形の枠体内に単位リード
フレーム２が構成されている。

【００２５】各単位リードフレーム２において、外枠３
およびセクション枠４の接続部にはダム吊り部材５が略
直角方向にそれぞれ配されて一体的に突設されており、
ダム吊り部材５には４本のダム部材６が略正方形の枠形
状になるように配されて、一体的に吊持されている。

【００２６】ダム部材６には複数本のインナリード７が
長手方向に等間隔に配されて、略放射状に延在するよう
に径方向内向きに突設されており、インナリード７のそ
れぞれはその先端が一列に整列されて配置されている。

【００２７】他方、ダム部材６におけるインナリード７
と反対側にはアウタリード８が複数本、それぞれが各イ
ンナリード７と一体的に連続するように配されて、互い
に平行で、かつ、ダム部材６に対して直角になるように
一体的に突設されている。そして、各アウタリード８の
外側先端は外枠３またはセクション枠４にそれぞれ連結
されている。また、アウタリード８のダム部材６から外
枠３またはセクション枠４までの距離はきわめて短く設
定されている。したがって、アウタリード８の外側先端
は外枠３またはセクション枠４から予め切り離しておい
てもよい。

【００２８】そして、ダム部材６における隣り合うイン
ナリード７、７およびアウタリード８、８間の部分は、
後述する樹脂封止パッケージの成形時にレジンの流れを
せき止めるダム６ａを実質的に構成している。

【００２９】本実施例において、インナリード７群はそ
のダム部材６の付近においてダム部材６を含む平面から
一方向（以下、下方向とする。）に離れるように約４５
度の傾斜角度をもって屈曲されている。また、インナリ
ード７群はの先端付近である傾斜下端付近において水平
方向内向きに屈曲されている。したがって、インナリー
ド７群の内側端部はダム部材６を含む平面から下方向に
下げられており、その下げられる高さは、ペレットの厚
み分以上になるように設定されている。

【００３０】そして、インナリード７群の下げられて水
平に形成された部分によってタブ部材取付部９が実質的
に形成されており、この取付部９の下面にはタブ部材１
０が固着されるようになっている。タブ部材１０は絶縁
性を有する樹脂から成るテープが用いられて形成されて
おり、接着等の適当な手段によって取付部９の下面に固
着されるようになっている。

【００３１】前記構成にかかる多連リードフレームには
ペレット・ボンディング作業、続いて、ワイヤ・ボンデ
ィング作業が実施され、これら作業により、図４に示さ
れているような組立体が製造されることになる。

【００３２】まず、ペレットボンディング作業により、
前工程においてバイポーラ形の集積回路素子等（図示せ
ず）を作り込まれた半導体集積回路構造体としてのペレ
ット１２が、各単位リードフレーム２におけるタブ部材
１０の上の略中央部に配されて、銀ペースト等の適当な
ボンディング材料が用いられて形成されるボンディング
層１１を介して固着される。銀ペーストは、エポキシ系
樹脂接着剤、硬化促進剤、および溶剤に銀粉が混入され
て構成されているボンディング材料であり、タブ部材１
０上に塗布された銀ペーストにペレットが押接された
後、適当な温度により硬化（キュア）されることによ
り、ボンディング層１１を形成するようになっている。

【００３３】なお、本実施例においては、ペレット１２
はタブ部材１０にボンディングされるため、タブ部材１
０にペレット１２を予めボンディングしておき、このペ
レット１２がボンディングされたタブ部材１０を単位リ
ードフレーム２のタブ取付部９にボンディングするよう
にしてもよい。この場合には、複数枚のタブ部材１０を
多連リードフレーム１の各単位リードフレーム２に対応
するように配置されているテープ形状に連結しておくこ
とにより、複数個のペレット１２を多連リードフレーム
１に一括にボンディングすることができる。また、タブ
部材１０群のテープと、多連リードフレーム１とを同一
方向に同期させて送ることにより、ペレットボンディン
グ作業を順次かつ連続的に実行することができる。

【００３４】そして、タブ部材１０に固定的にボンディ
ングされたペレット１２のボンディングパッド１２ａ
と、単位リードフレーム２における各インナリード７と
の間に、金系材料、銅系材料およびアルミニウム系材料
等を使用されて形成されているワイヤ１３が、超音波熱
圧着式等のような適当なワイヤボンディング装置が使用
されることにより、その両端部をそれぞれボンディング
されて橋絡される。これにより、ペレット１２に作り込
まれている集積回路は、ボンディングパッド１２ａ、ワ
イヤ１３、インナリード７およびアウタリード８を介し
て電気的に外部に引き出されることになる。

【００３５】このようにしてペレットおよびワイヤ・ボ
ンディングされた多連リードフレームには、各単位リー
ドフレーム毎に樹脂封止するパッケージ群が、図５に示
されているようなトランスファ成形装置を使用されて単
位リードフレーム群について同時成形される。

【００３６】図５に示されているトランスファ成形装置
５０はシリンダ装置等（図示せず）によって互いに型締
めされる上型５１と下型５２とを備えている。下型５２
の上型５１との合わせ面には下型キャビティー凹部５３
ｂが上型５１の合わせ面５３ａと協働して、前記実装基
板２２における収容孔２４と略同一の深さを有するキャ
ビティー５３を形成するようにそれぞれ複数組没設され
ている。但し、一単位のみが図示されている。

【００３７】上型５１の合わせ面にはポット５４が開設
されており、ポット５４にはシリンダ装置（図示せず）
により進退されるプランジャ５５が成形材料としての樹
脂から成るタブレットが投入され、このタブレットが溶
融されて成る樹脂（以下、レジンという。）を送給し得
るようになっている。

【００３８】下型５２の合わせ面にはカル５６がポット
５４との対向位置に配されて没設されているとともに、
複数条のランナ５７がポット５４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ５７の
他端部は下側キャビティー凹部５３ｂにそれぞれ接続さ
れており、その接続部にはゲート５８がレジンをキャビ
ティー５３内に注入し得るように形成されている。ま
た、下型５２の合わせ面には逃げ凹所５９がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム１の
外形よりも若干大きめの長方形で、その厚さと略等しい
寸法の一定深さに没設されている。

【００３９】前記構成にかかる多連リードフレーム１が
用いられて樹脂封止型パッケージがトランスファ成形さ
れる場合、上型５１および下型５２における各キャビテ
ィー５３は各単位リードフレーム２における一対のダム
６ａ、６ａ間の空間にそれぞれ対応される。

【００４０】トランスファ成形時において、前記構成に
かかる多連リードフレーム１は下型５２に没設されてい
る逃げ凹所５９内に、各単位リードフレーム２における
ペレット１２が各下型キャビティー凹部５３ｂ内にそれ
ぞれ収容されるように配されてセットされる。この状態
において、ペレット１２は下方に下げられインナリード
７群のタブ部材１０上にボンディングされているため、
下型キャビティー凹部５３ｂの底面付近に位置した状態
になっている。

【００４１】続いて、上型５１と下型５２とが型締めさ
れて各キャビティー５３がそれぞれ形成されると、ポッ
ト５４からプランジャ５５により成形材料としてのレジ
ン６０がランナ５７およびゲート５８を通じて各キャビ
ティー５３に送給されて注入される。

【００４２】注入後、レジンが熱硬化されて樹脂封止パ
ッケージ１４が成形されると、上型５１および下型５２
は型開きされるとともに、エジェクタ・ピン（図示せ
ず）により樹脂封止パッケージ１４群が離型される。こ
のようにして、樹脂封止パッケージ１４群が成形された
多連リードフレーム１はトランスファ成形装置５０から
脱装される。

【００４３】そして、このように樹脂成形された樹脂封
止パッケージ１４は実装基板２２に開設された前記収容
孔２４の内部空間よりも僅かに小さい略正方形の平盤形
状にされている。この樹脂封止パッケージ１４の内部に
は、ペレット１２、タブ部材１０、インナリード７およ
びワイヤ１３が樹脂封止された状態になっている。ま
た、各アウタリード８は樹脂封止パッケージ１４におけ
る上面側の四辺から外部に直角にそれぞれ突出した状態
になっている。

【００４４】樹脂封止パッケージを成形された多連リー
ドフレーム１は、リード切断成形工程において各単位リ
ードフレーム毎に順次、リード切断装置（図示せず）に
より、外枠３、セクション枠４およびダム６ａが切り落
される。

【００４５】外枠３およびセクション枠４が切り落とさ
れると、各アウタリード８がそれぞれ成形された状態に
なる。この際、アウタリード８のそれぞれは樹脂封止パ
ッケージ１４の上面側の四辺に外部にきわめて短く突出
するように切断されて成形される。例えば、アウタリー
ド８の長さは、０．８ｍｍ以下になるように設定されて
いる。

【００４６】次に、前記構成に係る実装基板および半導
体装置が使用される本発明の一実施例である半導体装置
の実装構造体の実装作業について説明する。この説明に
より、本発明の一実施例である半導体装置の実装構造体
の構成が明らかにされる。

【００４７】前記構成に係る半導体装置１５は前記構成
に係る実装基板２２の収容孔２４に、パッケージ１４の
アウタリード８群が突設された端面側を上側にされて挿
入される。この挿入により、半導体装置１５の各アウタ
リード８の下面は実装基板２２の上面における収容孔２
４の開口縁辺に形成された各ランド２５のはんだクリー
ムの上にそれぞれ接着される。

【００４８】その後、ランド２５の上に塗布されたはん
だクリームがリフローはんだ処理によって溶融されて固
化されると、各アウタリード８とランド２５とがリフロ
ーはんだ処理により形成されたはんだ盛り層２７によっ
て電気的かつ機械的に接続される。このようにしてアウ
タリード８とランド２５とは電気的かつ機械的に接続さ
れた状態になるため、半導体装置１５は実装基板２２に
電気的かつ機械的に実装された状態になる。

【００４９】半導体装置１５が実装基板２２の収容孔２
４に挿入され、アウタリード８群がランド２５群に機械
的かつ電気的に接続された状態において、半導体装置１
０は実装基板２２における本体２３の上面から全く突出
されていない状態になっている。したがって、実装基板
２２に半導体装置１５が実装された後においても、実装
基板本体２３の上面上に電気配線２６をスクリーン印刷
法により形成することもできる。

【００５０】以上説明した前記実施例によれば次の効果
が得られる。 （１） 実装基板本体に収容孔を形成し、この収容孔に
半導体装置を挿入するとともに、収容孔の開口縁辺に形
成されたランドにこの半導体装置のアウタリードを電気
的かつ機械的に接続することにより、半導体装置を実装
基板の収容孔に確実に保持させることができるため、半
導体装置を実装基板にその本体上面から突出しない状態
で実装することができるとともに、半導体装置の各アウ
タリードを実装基板の各コンタクトとしてのランドに電
気的に接続することができる。

【００５１】（２） 半導体装置を実装基板にその本体
上面から突出しない状態で実装させることにより、実装
後の厚さを薄くすることができ、また、実装後に電気配
線を実装基板本体上面にスクリーン印刷法等のような適
当な厚膜形成技術により形成することもできる。

【００５２】（３） 半導体装置のアウタリードの径方
向の長さを短く形成することにより、実装基板上におけ
る半導体装置の占有面積を小さく抑制することができる
ため、実装密度をより一層高めることができる。

【００５３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００５４】例えば、半導体装置１５は実装基板の収容
孔に収容した状態で実装基板に実装するに限らず、図６
に示されているように、実装基板２２Ａの実装面の上に
実装してもよい。このように半導体装置１５が実装基板
２２Ａの実装面の上に実装された場合であっても、アウ
タリード８の径方向の長さが短いため、実装基板２２Ａ
における半導体装置１５の占有面積は充分に抑制するこ
とができ、実装密度を高めることができる。

【００５５】また、図７に示されているように、ペレッ
ト１２がボンディングされているタブ部材１０のペレッ
トボンディング主面と反対側の主面にヒートシンク１６
を固着してもよい。このヒートシンク１６を有する半導
体装置１５Ａにおいては、ペレット１２の発熱をヒート
シンク１６を通じて樹脂封止パッケージ１４の外部にき
わめて効果的に放熱することができるため、半導体装置
１５Ａの放熱性能を高めることができる。

【００５６】前記実施例においては、アウタリードが樹
脂封止パッケージから四方に突出するように構成されて
いる場合について説明したが、これに限らず、アウタリ
ードは樹脂封止パッケージから二方に突出するように構
成してもよい。

【００５７】また、ペレットはインナリードに取り付け
られたタブ部材にボンディングするように構成するに限
らず、リードフレームに予め吊持されているタブにペレ
ットボンディングするように構成してもよい。

【００５８】前記実施例においては、実装基板に収容孔
が開設されている場合について説明したが、半導体装置
を収容する収容凹部は、実装基板に厚さ方向に貫通する
ように開設された透孔によって構成するに限らず、底を
有する穴によって構成してもよい。

【００５９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではなく、樹脂封止パッケージを備え
ているトランジスタやハイブリットＩＣ等のような半導
体装置および実装基板への実装技術全般に適用すること
ができる。特に、本発明は高密度で、かつ、薄型の実装
が要求される場合に使用して優れた効果が得られる。

【００６０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００６１】実装基板本体に収容凹部を形成し、この収
容凹部に半導体装置を挿入するとともに、収容凹部の開
口縁辺に形成されたコンタクトにこの半導体装置のアウ
タリードを電気的かつ機械的に接続することにより、半
導体装置を実装基板の収容凹部内において各コンタクト
に電気的に接続させることができるため、半導体装置を
実装基板にその本体上面から突出しない状態で実装する
ことができ、半導体装置の実装構造体の厚さを薄くする
ことができる。

【００６２】半導体装置のアウタリードの径方向の長さ
を短く形成することにより、実装基板上におけるアウタ
リードの占有面積を小さく抑制することができるため、
実装密度をより一層高めることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体装置の実装構造
体を示しており、（ａ）は正面断面図、（ｂ）は一部省
略一部切断平面図である。

【図２】それに使用されている実装基板を示しており、
（ａ）は斜視図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面
図である。

【図３】本発明の一実施例である半導体装置の製造に使
用される多連リードフレームを示しており、（ａ）は一
部省略平面図、（ｂ）は正面断面図である。

【図４】ペレットおよびワイヤボンディング後を示して
おり、（ａ）は一部省略拡大部分平面図、（ｂ）は正面
断面図である。

【図５】樹脂封止型パッケージの成形工程を示す縦断面
図である。

【図６】本発明の一実施例である半導体装置の他の実装
例を示しており、（ａ）は正面断面図、（ｂ）は一部省
略一部切断平面図である。

【図７】本発明の他の実施例である半導体装置を示して
おり、（ａ）は正面断面図、（ｂ）は半分が平面図、他
の半分が底面図である。

【符号の説明】

１…多連リードフレーム、２…単位リードフレーム、３
…外枠、４…セクション枠、５…ダム吊り部材、６…ダ
ム部材、６ａ…ダム、７…インナリード、８…アウタリ
ード、９…タブ部材取付部、１０…タブ部材、１１…ペ
レットボンディング層、１２…ペレット、１３…ボンデ
ィングワイヤ、１４…樹脂封止パッケージ、１５…半導
体装置、１５Ａ…ヒートシンク付き半導体装置、１６…
ヒートシンク、２１…半導体装置の実装構造体、２２…
実装基板、２３…実装基板本体、２４…収容孔（収容凹
部）、２５…ランド（コンタクト）、２６…電気配線、
２７…はんだ盛り層、５０…トランスファ成形装置、５
１…上型、５２…下型、５３…キャビティー、５４…ポ
ット、５５…プランジャ、５６…カル、５７…ランナ、
５８…ゲート、５９…リードフレーム逃げ凹所、６０…
樹脂（レジン、成形材料）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和也 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 桜庭 忠基 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 本体に収容凹部が形成されているととも
   に、この本体の一主面における収容凹部の開口縁辺部に
   コンタクトが配設されている実装基板と、 この実装基板の収容凹部に収容されるパッケージを備え
   ているとともに、このパッケージの外周面における一主
   面側端部にアウタリードが前記コンタクトに対向するよ
   うに突設されている半導体装置とを備えており、 前記半導体装置が前記実装基板に前記パッケージを前記
   収容凹部に全体的に没するように収容され、かつ、前記
   アウタリードが前記コンタクトに電気的に接続された状
   態で実装されていることを特徴とする半導体装置の実装
   構造体。
2. 【請求項２】 本体に収納凹部が形成されているととも
   に、この本体の一主面における収容凹部の開口縁辺部に
   コンタクトが配設されていることを特徴とする実装基
   板。
3. 【請求項３】 電子回路が作り込まれているペレット
   と、このペレットの電子回路を外部に取り出す複数本の
   インナリードおよびアウタリードと、ペレットおよび各
   インナリードを樹脂封止する樹脂封止パッケージとを備
   えている半導体装置において、 前記樹脂封止パッケージの外周面における一主面側端部
   にアウタリードが径方向外向きに突設されているととも
   に、各アウタリードの径方向の長さが短く形成されてい
   ることを特徴とする請求項１に記載の半導体装置。