JP7516039B2 - 表示装置 - Google Patents

Description

本発明の一実施形態は表示装置に関する。

近年、液晶表示装置、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を代表とする表示装置において、表示品位の低下を抑制するための開発が進んでいる。表示品位の低下を抑制する手法の１つに、例えば、色再現性を向上させる手法がある。一般的に、表示装置の画面は、複数の画素によって構成されている。１つの画素は、光の３原色である赤色、緑色、青色に対応する表示素子をそれぞれ設けた３つのサブ画素によって構成されている。ここで、表示装置において、赤色に対応する表示素子を設けたサブ画素（Ｒ画素）、緑色に対応する表示素子を設けたサブ画素（Ｇ画素）、青色に対応する表示素子を設けたサブ画素（Ｂ画素）に、白色に対応する表示素子を設けたサブ画素（Ｗ画素）を加え、４つのサブ画素にすることで、色再現性を向上させることができる。

特許文献１には、Ｒ画素、Ｇ画素、Ｂ画素、及びＷ画素の４つのサブ画素を有する表示装置において、表示品位の低下を抑制するための技術が開示されている。

特開２０１９－１２０９０２号公報

一方、Ｒ画素、Ｇ画素、Ｂ画素、及びＷ画素の４つのサブ画素を有する表示装置を、カラム反転駆動させた場合、表示装置において、クロストークが発生する恐れがあった。また、表示装置において、各画素に印加される電圧が低下する虞があった。その結果、Ｒ画素、Ｇ画素、Ｂ画素、及びＷ画素の４つのサブ画素を有する表示装置の表示品位が低下する虞があった。

したがって、本発明の一実施形態は、４つのサブ画素を有する表示装置をカラム反転駆動させた場合、表示品位の低下を抑制する構成を有する表示装置を提供することを目的の一つとする。

表示装置であって、第１の方向と、第１の方向に交差する第２の方向に配列された複数の画素と、複数の画素と接続される少なくとも１つの走査信号線と、走査信号線と接続される走査信号線駆動回路と、を有し、走査信号線駆動回路は、走査信号線に信号を出力するスイッチと、スイッチに第１の電圧を供給する第１電源線と、スイッチに第１の電圧より小さい第２の電圧を供給する第２電源線と、を含み、スイッチは、第1電源線と、第２電源線との間に設けられ、電源線の線幅は、イネーブル信号線の線幅の４倍より大きく４０倍以下である。

本発明の一実施形態に係る表示装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る表示装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る画素の構成を示す等価回路図である。 （Ａ）及び（Ｂ）は、従来の表示装置のタイミングチャートの一例を示す図である。 本発明の一実施形態に係る表示装置のタイミングチャートの一例を示す図である。 本発明の一実施形態に係る走査線駆動回路の構成を示す模式的な平面図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 本発明の一実施形態に係るゲートスイッチの構成を示す回路図である。 図７のＡ１－Ａ２に沿った断面を示す断面図である。 図７のＢ１－Ｂ２に沿った断面を示す断面図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 図１２のＣ１－Ｃ２に沿った断面を示す断面図である。 図１２のＤ１－Ｄ２に沿った断面を示す断面図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 図１５のＥ１－Ｅ２に沿った断面を示す断面図である。 図１５のＦ１－Ｆ２に沿った断面を示す断面図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 図１８のＧ１－Ｇ２に沿った断面を示す断面図である。 本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。 図２０のＩ１－Ｉ２に沿った断面を示す断面図である。 図２０のＪ１－Ｊ２に沿った断面を示す断面図である。 本発明の一実施形態に係る電源線のレイアウトの一例を示す図である。 本発明の一実施形態に係る表示装置の回路シミュレーション結果の一例を示す図である。 本発明の一実施形態に係る画素のレイアウトの一例を示す図である。 図２５のＫ１－Ｋ２に沿った断面を示す断面図である。

以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（または数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

＜１．第１実施形態＞
＜１－１．表示装置１０の構成＞
図１は、本発明の一実施形態に係る表示装置１０の構成を示す模式的な平面図である。図１に示された本発明の一実施形態に係る表示装置１０の構成は、一例であって、図１の構成に限定されるものではない。本明細書等において、表示装置１０は、例えば、液晶表示装置である。また、表示装置１０は、例えば、タッチ電極を有するタッチパネルの機能を備える。

表示装置１０は、上面視においてＸ方向（行方向）及びＸ方向に交差するＹ方向（列方向）にマトリクス状に複数配置されているコモン電極５３０（第４導電膜４７）、第４導電膜４７に電気的に接続される配線５２２、第１の基板２０、第２の基板９０、表示部１２２、周辺部１３６、映像信号線駆動回路１２４、走査信号線駆動回路１２６、および配線基板２１４を有する。なお、表示装置１０は、走査信号線駆動回路１２６を、上面視において左右両側に有していてもよい。第１の基板はアレイ基板もしくはＴＦＴ基板とも呼ばれる。第２の基板９０は対向基板もしくはカラーフィルタ基板とも呼ばれる。

表示部１２２は複数の画素ＰＸを有する。第１の基板２０と第２の基板９０とはシール部によって貼り合わせられる。一般的に、表示部１２２は周辺部１３６に設けられたシール部に囲まれている。映像信号線駆動回路１２４及び走査信号線駆動回路１２６は、周辺部１３６に設けられる。映像信号線駆動回路１２４は、例えば、Ｙ方向に平行又は略平行に、互いに隣接する位置に設けられる。走査信号線駆動回路１２６は、例えば、Ｘ方向に平行又は略平行に、互いに隣接する位置に設けられる。映像信号線駆動回路１２４及び走査信号線駆動回路１２６は、画素の駆動を制御する。

図１においては、複数の画素ＰＸ、及び内蔵回路としての走査信号線駆動回路１２６が、第１の基板２０の上に形成され、映像信号線駆動回路１２４がＩＣチップを用いて第１の基板２０の上に設けられる例を示す。なお、映像信号線駆動回路１２４の構成は、図１に示された例に限定されない。例えば、ＩＣチップである映像信号線駆動回路１２４は、フレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、ＦＰＣ）基板などの配線基板２１４の上に設けてもよい。また、映像信号線駆動回路１２４が有する回路の一部を第１の基板２０とは異なる基板の上に形成し、第１の基板２０又は配線基板２１４の上に設ける構成としてもよい。

また、ＩＣチップである映像信号線駆動回路１２４に含まれる駆動回路又は駆動回路の一部が、走査信号線駆動回路１２６と同様に、第１の基板２０の上に内蔵回路として直接形成されてもよい。この場合、映像信号線駆動回路１２４はＩＣチップと表示部１２２との間に形成される。ＩＣチップは配線基板２１４と映像信号線駆動回路１２４との間において第１の基板２０に実装されてもよく、ＩＣチップは配線基板２１４に実装されてもよい。また、配線５２２は映像信号線駆動回路１２４に接続されるものではなく、ＩＣチップに接続される構造であってもよい。

上述のように映像信号線駆動回路とＩＣチップは個別に形成さてもよく、映像信号線駆動回路１２４は単に内蔵回路としての映像信号線駆動回路を含まないドライバＩＣチップ１２４と置き換えてもよい。

なお、第１の基板２０の上には、画素内に設けられる液晶素子などの表示素子、及びそれらを制御するための各種半導体素子が形成される。

また、表示装置１０は、第１の配線２０６、開口部２０８、第１の端子配線２１０、第１の端子２１２、第２の配線２１６、開口部２１８、第２の端子配線２２０、及び第２の端子２２２を有する。これらも、第１の基板２０の上に設けられる。

詳細は後述されるが、走査信号線駆動回路１２６に設けられる電源線３０４（図６）は、周辺部１３６から延びる第１の配線２０６と電気的に接続される。さらに、詳細は後述されるが、本発明の一実施形態に係る表示装置１０において、走査信号線駆動回路１２６に設けられる電源線３０４の線幅は、従来の表示装置の電源線の線幅よりも太い。又は、本発明の一実施形態に係る表示装置１０において、走査信号線駆動回路１２６に設けられる電源線３０４は、複数の配線層で積層した構成とする。その結果、電源線３０４の抵抗値を従来の電源線の抵抗値よりも小さくすることができるため、各走査信号線１５２、１５２ａ～１５２ｄに供給される信号の立下りを速くすることができる（走査信号線の立下りは、電源線３０４の抵抗値に依存する）。

また、例えば、コモン電極５３０（第４導電膜４７）が、配線５２２に電気的に接続され、コモン電極５３０（第４導電膜４７）に電気的に接続された配線５２２の全てが電気的に接続され、周辺部１３６から延びる第１の配線２０６と電気的に接続されてもよい。画素を駆動するための信号又は電源が、外部装置（図示は省略）及び周辺部１３６から第１の端子２１２、走査信号線駆動回路１２６を経由し、画素に供給されてもよい。画素を駆動するための信号又は電源が、外部装置（図示は省略）及び周辺部１３６から、端子電極２４０、映像信号線駆動回路１２４もしくはドライバＩＣチップ１２４を経由して、画素に供給されてもよい。例えば、第１の配線２０６は周辺部１３６を延伸し、開口部２０８を介して第１の端子配線２１０と電気的に接続される。第１の端子配線２１０は表示装置１０の端子電極２４０が設けられる側の端部付近で露出され、第１の端子２１２を形成する。第１の端子２１２は配線基板２１４と接続される。また、第１の端子２１２はドライバＩＣ１２４の端子であってもよい。

また、例えば、コモン電極５３０（第４導電膜４７）が、配線５２２に電気的に接続され、コモン電極５３０（第４導電膜４７）に電気的に接続された配線５２２の全てが電気的に接続され、周辺部１３６から延びる第２の配線２１６と電気的に接続されてもよい。画素を駆動するための信号又は電源が、外部装置（図示は省略）及び周辺部１３６から延びる第２の配線２１６を介して画素に供給されてもよい。画素を駆動するための信号又は電源が、外部装置（図示は省略）及び周辺部１３６から第２の端子２２２、走査信号線駆動回路１２６を経由し、画素に供給されてもよい。第２の配線２１６は周辺部１３６を延伸し、開口部２１８を介して第２の端子配線２２０と電気的に接続される。第２の端子配線２２０は表示装置１０の端子電極２４０が設けられる側の端部付近で露出されて第２の端子２２２を形成する。第２の端子２２２は配線基板２１４と接続される。

表示装置１０が映像を表示するとき、コモン電極５３０はコモン電極として機能し、表示装置１０がタッチパネルとして機能するとき、コモン電極５３０（第４導電膜４７）はタッチ電極として機能する。

第１の端子２１２、第２の端子２２２、又は端子電極２４０は、表示装置１０の一つの辺に並ぶように形成することができる。このため、単一の配線基板２１４を用いて、画素を駆動するための電圧又は信号を、表示部１２２、映像信号線駆動回路１２４及び走査信号線駆動回路１２６の各々に供給することができる。また、タッチ検出に関連する信号をコモン電極５３０（第４導電膜４７）から配線５２２を介して受信するとともに、タッチ検出に関連する信号をコモン電極５３０（第４導電膜４７）に供給することもできる。

表示部１２２は、複数の画素ＰＸがマトリクス状に配置される。図２は、本発明の一実施形態に係る表示部１２２の第１領域５２３ａ及び第２領域５２３ｂの構成を示す模式的な平面図である。第１領域５２３ａはコモン電極５３０ａ（第４導電膜４７ａ）を含む領域であり、第２領域５２３ｂはコモン電極５３０ｂ（第４導電膜４７ｂ）を含む領域である。図２に示されるように、第１領域５２３ａ及び第２領域５２３ｂには、複数の画素ＰＸがマトリクス状に配置されていることが理解される複数の画素ＰＸのそれぞれは、例えば、４つの副画素１３０、副画素１３２、副画素１３４、副画素１３５に対応している。画素回路ＰＸＡは、表示部１２２で再現される映像の一部を構成する最小単位である。各副画素には表示素子が一つ備えられる。図１に示される例では、表示素子は液晶素子である。副画素が対応する色は液晶素子、又は副画素上に設けられるカラーフィルタの特性によって決定される。なお、図２に示された構成は、一例であって、図２の構成に限定されるものではない。

また、副画素１３０、副画素１３２、副画素１３４、及び副画素１３５は、互いに異なる色を与えるように構成される。本明細書等においては、副画素１３０は赤色を発するカラーフィルタ層を備え、副画素１３２は緑色を発するカラーフィルタ層を備え、副画素１３４は青色を発するカラーフィルタ層を備え、副画素１３５は白色を発するカラーフィルタ層を備える。４つの副画素のそれぞれに任意の電圧又は電流が供給され、表示装置１０は映像を表示することができる。

映像信号線駆動回路１２４は、配線５２２に電気的に接続される。映像信号線駆動回路１２４はタッチ検出に係る配線５２２が接続されており、映像信号線駆動回路１２４はタッチ検出回路の機能を有するものである。また、配線５２２は内蔵回路としての映像信号線駆動回路１２４に接続されておらずドライバＩＣチップ１２４に接続されるものであってもよい。この場合、ドライバＩＣチップ１２４はタッチ検出回路の機能を有している。また、映像信号線駆動回路１２４は、複数の映像信号線１５４ａ～１５４ｌの一端に接続される（図示は省略）。複数の映像信号線１５４は、Ｙ方向に配列された複数の画素ＰＸに接続される。図２に示されるように、例えば、映像信号線１５４ａ、映像信号線１５４ｄ、映像信号線１５４ｇ及び映像信号線１５４ｊは、複数の副画素１３０に接続される。映像信号線１５４ｂ、映像信号線１５４ｅ、映像信号線１５４ｈ及び映像信号線１５４ｋは、複数の副画素１３２に接続される。映像信号線１５４ｃ、映像信号線１５４ｆ、映像信号線１５４ｉ及び映像信号線１５４ｌは、複数の副画素１３４及び１３５に接続される。

走査信号線駆動回路１２６は、複数の走査信号線１５２ａ、１５２ｂ、１５２ｃ、及び１５２ｄの一端の一端に接続される。図２に示されるように、例えば、複数の走査信号線１５２は、Ｘ方向に配列された複数の画素ＰＸに接続される。走査信号線１５２ａ、１５２ｃ、１５２ｅ（図示は省略）、及び１５２ｇ（図示は省略）のそれぞれは、Ｘ方向に沿って副画素１３０、副画素１３２、副画素１３４、副画素１３０、副画素１３２、及び副画素１３５の順番の配列された複数の副画素に接続される。走査信号線１５２ｂ、１５２ｄ、１５２ｆ（図示は省略）、及び１５２ｈ（図示は省略）のそれぞれは、Ｘ方向に沿って副画素１３０、副画素１３２、副画素１３５、副画素１３０、副画素１３２、及び副画素１３４の順番の配列された複数の副画素に接続される。

＜１－２．画素の構成＞
図３は、本発明の一実施形態に係る画素ＰＸの構成及び画素に生じる容量を示す等価回路を示す回路図である。図１と同一、又は類似する構成については、ここでの説明を省略する。なお、図３に示された画素ＰＸの回路構成は一例であって、本発明の一実施形態に係る回路構成はここで示された回路構成に限定されるものではない。

図３に示されるように、画素ＰＸはトランジスタ１６２、保持容量１６４及び液晶素子１６６などの素子を含む。トランジスタ１６２はゲート電極１６２Ｇ、ソース電極１６２Ｓ及びドレイン電極１６２Ｄを有する。ゲート電極１６２Ｇは走査信号線１５２に接続される。ソース電極１６２Ｓは映像信号線１５４に接続される。ドレイン電極は画素電極に接続される。図３の回路図においてドレイン電極１６２Ｄは保持容量１６４の一端及び液晶素子１６６の一端に接続される。保持容量１６４の他端及び液晶素子１６６の他端は例えば基準電源線１６８に接続される。

なお、基準電源線１６８は、複数の画素ＰＸに共通して設けられる。すなわち、基準電源線１６８は、複数の画素ＰＸに電気的に接続される。基準電源線１６８は、例えば、コモン電源線と呼ばれる。基準電源線１６８には、例えば、複数の第１の端子２１２から定電圧が供給される。定電圧は例えば０Ｖ、又はコモン電圧である。基準電源線１６８は、各画素で共有され、各画素は共通の定電圧が供給される。また、基準電源線１６８に接続された保持容量１６４の一端又は液晶素子１６６の一端はコモン電極と呼ばれる。なお、ソース電極１６２Ｓ及びドレイン電極１６２Ｄに印加される電圧によって、各々の電極のソースとしての機能とドレインとしての機能とが入れ替わってもよい。基準電源線１６８は、例えば、第２導電膜、または第３導電膜を用いて設けられる。基準電源線１６８は、例えば、第３導電膜を用いて設けられてもよく、第３導電膜を用いて設けられた配線５２２であってもよい。コモン電極５３０（第４導電膜４７）は、有機膜４９（図９）を開口する開口部（図示は省略）を介して、第３導電膜に電気的に接続される。基準電源線１６８は、第３導電膜を用いて設けられた配線５２２であり、コモン電極５３０（第４導電膜４７）に接続される。

＜１－３．表示装置１０の駆動方法＞
図２～図５を用いて、本発明の一実施形態に係る表示装置１０の駆動方法、及び従来の表示装置の駆動方法の一例を説明する。図４（Ａ）及び図４（Ｂ）は、従来の表示装置のタイミングチャートの一例を示す図である。図５は本発明の一実施形態に係る表示装置１０のタイミングチャートの一例を示す図である。図４及び図５に示されたタイミングチャートは一例であって、図４及び図５に示された例に限定されるものではない。図１～図３と同一、又は類似する構成については、ここでの説明を省略する。

なお、本発明の一実施形態に係る駆動方法は、カラム反転駆動を前提としている。例えば、ｎ－１周期目に表示される映像に対しては、映像信号線１５４ａ、１５４ｃ、１５４ｅ、１５４ｇ、１５４ｉ、及び１５４ｋは、コモン電圧を基準とし、マイナスの電圧に対応する映像信号を供給され、映像信号線１５４ｂ、１５４ｄ、１５４ｆ、１５４ｈ、１５４ｊ、及び１５４ｌは、コモン電圧を基準とし、プラスの電圧に対応する映像信号を供給される。続いて、ｎ周期目に表示される映像に対しては、映像信号線１５４ａ、１５４ｃ、１５４ｅ、１５４ｇ、１５４ｉ、及び１５４ｋは、コモン電圧を基準とし、プラスの電圧に対応する映像信号を供給され、映像信号線１５４ｂ、１５４ｄ、１５４ｆ、１５４ｈ、１５４ｊ、及び１５４ｌは、コモン電圧を基準とし、マイナスの電圧に対応する映像信号を供給される。また、ここでは、第１領域５２３ａに含まれる複数の副画素において、青色を発する副画素１３４が青色を発する電圧を供給され、その他の副画素はＧＮＤを供給され黒を表示するものとする。また、第１領域５２３ａ以外の表示部１２２に含まれる複数の副画素は、グレーの映像を表示する電圧が供給されるものとする。すなわち、第２領域５２３ｂは、グレーの映像を表示する電圧が供給される。以降の説明において、第１領域５２３ａ以外の表示部１２２を背景部とよぶ。また、第２領域５２３ｂにおいて表示されるグレーの映像に対して、第２領域５２３ｂの複数の副画素に供給される電圧は、例えば、中間調の映像を表示する電圧と呼ぶ。例えば、中間調の映像とは、白色の映像と黒色の映像の中間色の映像、又は略中間色の映像である。

図４（Ａ）に示されるように、例えば、走査信号線１５２ｂ、ＳＥＬＲ、ＳＥＬＧ、及びＳＥＬＢＷのそれぞれに、パルス信号が供給される。走査信号線１５２ｂが選択され、ＳＥＬＲが、映像信号線１５４ａ、映像信号線１５４ｄ、映像信号線１５４ｇ、及び映像信号線１５４ｊを選択すると、映像信号線１５４ａ、映像信号線１５４ｄ、映像信号線１５４ｇ、又は映像信号線１５４ｊに接続された複数の副画素１３０は、各副画素に対応する映像信号を供給される。走査信号線１５２ｂが選択され、ＳＥＬＧが、映像信号線１５４ｂ、映像信号線１５４ｅ、映像信号線１５４ｈ、及び映像信号線１５４ｋを選択すると、映像信号線１５４ｂ、映像信号線１５４ｅ、映像信号線１５４ｈ、及び映像信号線１５４ｋに接続された複数の副画素１３２は、各副画素に対応する映像信号を供給される。走査信号線１５２ｂが選択され、ＳＥＬＢＷが、映像信号線１５４ｃ、映像信号線１５４ｆ、映像信号線１５４ｉ、及び映像信号線１５４ｌを選択すると、映像信号線１５４ｃ、映像信号線１５４ｆ、映像信号線１５４ｉ、又は映像信号線１５４ｌに接続された複数の副画素１３４及び１３５は、各副画素に対応する映像信号を供給される。

例えば、映像信号線１５４ｃは、１行前の走査信号線１５２ａに選択された副画素１３４に供給されるマイナスの電圧に対応する青色の映像信号に対して、当該行の走査信号線１５２ｂに選択された副画素１３５に供給されるＧＮＤの電圧に対応する映像信号を供給する。映像信号線１５４ｆは、１行前の走査信号線１５２ａに選択された副画素１３５に供給されるＧＮＤの電圧に対応する映像信号に対して、当該行の走査信号線１５２ｂに選択された副画素１３４に供給されたプラスの電圧に対応する青色の映像信号を供給する。映像信号線１５４ｉは、１行前の走査信号線１５２ａに選択された副画素１３４に供給される中間調の電圧に対応する中間調の映像信号に対して、当該行の走査信号線１５２ｂに選択された副画素１３５に供給される中間調の電圧に対応する中間調の映像信号を供給する。映像信号線１５４ｌは、１行前の走査信号線１５２ａに選択された副画素１３５に供給される中間調の電圧に対応する中間調の映像信号に対して、当該行の走査信号線１５２ｂに選択された副画素１３４に供給される中間調の電圧に対応する中間調の映像信号を供給する。

図３を参照すると、映像信号線１５４と基準電源線１６８との間には寄生容量Ｃｓｃが存在し、映像信号線１５４と走査信号線１５２との間には寄生容量Ｃｓｇが存在し、走査信号線１５２と基準電源線１６８との間にも寄生容量Ｃｇｃが存在する。

図４（Ａ）に戻って説明を続ける。はじめに、走査信号線１５２ｂが選択され、ＳＥＬＢＷにパルス幅ＰＷＡの信号が供給される。映像信号線１５４ｃにはマイナスの電圧からＧＮＤの電圧に対応する映像信号が供給され、走査信号線１５２ｂによって選択された白色を発する副画素１３５は、ＧＮＤの電圧に対応する映像信号を供給される。映像信号線１５４ｆにはＧＮＤの電圧からプラスの電圧に対応する青色の映像信号が供給され、走査信号線１５２ｂによって選択された青色を発する副画素１３４は、プラスの電圧に対応する青色の映像信号を供給される。すなわち、映像信号線１５４ｃに供給される電圧と映像信号線１５４ｆに供給される電圧は、いずれも上昇する。その結果、映像信号線１５４ｃの電位と映像信号線１５４ｆの電位が上昇し、寄生容量Ｃｓｃに伴う映像信号線１５４と基準電源線１６８の容量カップリングにより、コモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）の電位が上昇する。また、図１～図３を用いて説明されたように、コモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）は、全てが電気的に接続されている。その結果、背景部のコモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）の電位も上昇する。一方、走査信号線１５２ｂにロー（Ｌｏ）からハイ（Ｈｉｇｈ）に変化する信号が供給され、走査信号線１５２ｂが選択されるとき、走査信号線１５２ｂ以外の走査信号線１５２、走査信号線１５２ａ、１５２ｃ、１５２ｄ、１５２ｅ（図示は省略）、１５２ｆ（図示は省略）、１５２ｇ（図示は省略）、及び１５２ｈ（図示は省略）にはロー（Ｌｏ）が供給され、走査信号線１５２ａ、１５２ｃ、１５２ｄ、１５２ｅ（図示は省略）、１５２ｆ（図示は省略）、１５２ｇ（図示は省略）、及び１５２ｈ（図示は省略）は選択されない。

また、図示は省略するが、映像信号線１５４ｃ及び映像信号線１５４ｆと同様に走査信号線１５２ｂが選択され、ＳＥＬＢＷにパルス幅ＰＷＡの信号が供給されると、映像信号線１５４ｉにはマイナスの中間調の電圧に対応する中間調の映像信号が供給され、走査信号線１５２ｂによって選択された白色を発する副画素１３５は、マイナスの中間調の電圧に対応する中間調の映像信号を供給される。同様に、映像信号線１５４ｌにはプラスの中間調の電圧に対応する中間調の映像信号が供給され、走査信号線１５２ｂによって選択された青色を発する副画素１３４は、プラスの中間調の電圧に対応する中間調の映像信号を供給される。ここで、映像信号線１５４ｃの電位と映像信号線１５４ｆの電位が上昇し、寄生容量Ｃｓｇに伴う映像信号線１５４と走査信号線１５２の容量カップリングにより、全ての走査信号線１５２の電位が上昇する。走査信号線１５２は、背景部である第２領域５２３ｂ、及び、第１領域５２３ａに対して第２領域５２３ｂが設けられる側と反対側に延伸している。したがって、走査信号線１５２の電位が上昇すると、寄生容量Ｃｇｃに伴う走査信号線１５２と、背景部の基準電源線１６８との容量カップリングにより、背景部のコモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）の電位も上昇する。

図４（Ａ）に示されるように、上昇した基準電源線１６８の電位は、時間経過とともに低下し、ＳＥＬＢＷにパルス幅ＰＷＡの信号（ロー）が供給されると、基準電源線１６８は、概ね、元の電位に収束する。

図４（Ｂ）には、ＳＥＬＢＷに、パルス幅ＰＷＡよりも狭いパルス幅ＰＷＢの信号が供給される場合のタイミングチャートが示される。ＳＥＬＢＷに供給されるパルス幅が狭いことは、パルス幅が広いことと比較して、表示装置が高速で駆動されていることと言い換えることができる。図４（Ｂ）に示されるように、走査信号線１５２ｂにロー（Ｌｏ）からハイ（Ｈｉｇｈ）に変化する信号が供給され、走査信号線１５２ｂが選択され、ＳＥＬＢＷにパルス幅ＰＷＢの信号（ハイ）が供給される。その結果、図４（Ａ）で説明した内容と同様に、映像信号線１５４ｃの電位と映像信号線１５４ｆの電位が上昇し、寄生容量Ｃｓｃに伴う映像信号線１５４と基準電源線１６８の容量カップリングにより、コモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）の電位が上昇する。また、走査信号線１５２の電位が上昇すると、寄生容量Ｃｇｃに伴う走査信号線１５２と、背景部の基準電源線１６８との容量カップリングにより、背景部のコモン電極５３０（第４導電膜４７）及び基準電源線１６８（配線５２２）の電位も上昇する。

図４（Ｂ）においては、ＳＥＬＢＷに供給されるパルス幅が狭いため、ＳＥＬＢＷにパルス幅ＰＷＢの信号（ロー）が供給されても、基準電源線１６８は、元の電位よりも高い電位になっている。基準電源線１６８は、元の電位よりも高い電位になることで、映像信号線１５４ｉ及び走査信号線１５２ｂに接続された白色を発する副画素１３５は本来表示される中間調の映像よりも明るく表示され、映像信号線１５４ｌ及び走査信号線１５２ｂに接続された青色を発する副画素１３４は、本来表示される中間調の映像よりも暗く表示される。よって、基準電源線１６８が元の電位よりも高い電位になることに伴い、第２領域５２３ｂ、及び、第１領域５２３ａに対して第２領域５２３ｂが設けられる側と反対側の領域のグレーの映像は明るく表示される。すなわち、基準電源線１６８が元の電位よりも高い電位になることに伴い、表示装置にクロストークが生じ、表示装置の表示品位が低下してしまう。

一方、本発明においては、選択されていない走査信号線１５２に電圧を供給する電源線３０４に着目した。電源線３０４は、選択されていない走査信号線１５２に電圧を供給するため、電源線３０４は、選択されていない走査信号線１５２と電気的に接続されている。すなわち、寄生容量Ｃｓｇに伴う映像信号線１５４と、選択されていない走査信号線１５２の容量カップリングの影響を受けて、電源線３０４の電位が上昇する。すなわち、選択されていない走査信号線１５２と、基準電源線１６８との容量カップリングにより、電源線３０４と基準電源線１６８は互いに影響を受けている。ここで、本発明の発明者らは、寄生容量Ｃｓｇ及びＣｇｃの影響により、電源線３０４の電位の上昇を、元の電位近傍に速く収束させることで、基準電源線１６８を元の電位近傍に速く収束させることを見出した。電源線３０４の電位の上昇を、元の電位近傍に速く収束させることは、電源線３０４の立下りを速くすること、または、電源線３０４の時定数を小さくすることと言い換えることができる。

詳細は後述されるが、本発明の一実施形態に係る表示装置１０において、走査信号線駆動回路１２６に設けられる電源線３０４の線幅は、従来の表示装置の電源線の線幅よりも太い。又は、本発明の一実施形態に係る表示装置１０において、走査信号線駆動回路１２６に設けられる電源線３０４は、複数の配線層で積層した構成とする。以上の構成により、本発明の一実施形態に係る表示装置１０において、走査信号線駆動回路１２６に設けられる電源線３０４の抵抗値を、従来の表示装置における電源線の抵抗値よりも小さくすることができる。本発明の一実施形態に係る表示装置１０においては、電源線３０４の抵抗値を小さくすることができるため、電源線３０４の時定数を小さくすることができる。その結果、図５に示されるように、基準電源線１６８の電位を速く元の電位近傍に収束させることができる。すなわち、本発明の一実施形態に係る表示装置１０は、電源線３０４の抵抗値を従来よりも小さくすることで基準電源線１６８の電位の上昇を抑制され、基準電源線１６８の電位の上昇に伴うクロストークの発生を抑制され、表示装置の表示品位の低下を抑制することができる。

＜１－４．走査信号線駆動回路１２６の構成＞
図６～図１１を用いて、電源線３０４の線幅を太くすることで、走査信号線の時定数を小さくする例を説明する。図６～図１１を用いた例では、電源線３０４は第２導電膜で形成される。図６は、本発明の一実施形態に係る走査信号線駆動回路１２６の構成を示す模式的な平面図である。図７は、本発明の一実施形態に係る走査信号線駆動回路１２６の一部のレイアウトの一例を示す図である。図８は、本発明の一実施形態に係るゲートスイッチの構成を示す回路図である。図９は、図７のＡ１－Ａ２に沿った断面を示す断面図である。図１０は、図７のＢ１－Ｂ２に沿った断面を示す断面図である。図１１は、本発明の一実施形態に係る走査線駆動回路の一部のレイアウトの一例を示す図である。図６～図１１に示された本発明の一実施形態は一例であって、図６～図１１に示された例に限定されるものではない。図１～図５と同一、又は類似する構成については、ここでの説明を省略する。

図６に示されるように、走査信号線駆動回路１２６は、第１の配線群３００、第２の配線群３０２、電源線３０４、走査方向切替回路３０６、シフトレジスタ３０８、第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６を有する。また、第２の配線群３０２の配線または信号線は走査信号線駆動回路１２６に接続される複数の第１電源線とも呼ばれる。電源線３０４は、第２電源線、もしくは走査信号線駆動回路用電源線とも呼ばれる。

第１の配線群３００は、走査方向切替信号線を含む。走査方向切替信号線は、走査方向切替回路３０６に電気的に接続され、走査信号線駆動回路１２６の走査方向を切り替える信号が供給される。第２の配線群３０２は、第１イネーブル信号線３２０、第２イネーブル信号線３２２、第３イネーブル信号線３２４及び第４イネーブル信号線３２６を含む。

走査方向切替回路３０６が、第１の配線群３００に囲まれるように設けられる。走査方向切替回路３０６は、シフトレジスタ３０８に電気的に接続される。走査方向切替回路３０６は、走査方向切替信号線に接続され、走査信号線駆動回路１２６の走査方向を切り替える信号が供給される。走査方向切替回路３０６は、走査方向を切り替える信号に基づき、シフトレジスタ３０８に供給されるシフト信号が、走査される方向を切り替える。

シフトレジスタ３０８は、第１の配線群３００と第２の配線群３０２の間に設けられる。シフトレジスタ３０８は、第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６に電気的に接続される。シフトレジスタ３０８は、隣接するシフトレジスタからシフト信号を入力する。シフトレジスタ３０８は、当該シフト信号に基づき、第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６を選択するための複数のゲートスイッチ選択信号を生成し、生成された複数のゲートスイッチ選択信号を、第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６のそれぞれに供給する。複数のゲートスイッチ選択信号のうち、ゲートスイッチ選択信号線ＩＮＮＢ、ゲートスイッチ選択信号線ＩＮＰＢ、及びゲートスイッチ選択信号線ＩＮＰのそれぞれに対応するゲートスイッチ選択信号が、ゲートスイッチ選択信号線ＩＮＮＢ、ゲートスイッチ選択信号線ＩＮＰＢ、及びゲートスイッチ選択信号線ＩＮＰに供給される。

第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６は、第２の配線群３０２と電源線３０４の間に設けられる。第１のゲートスイッチ３１０、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６のそれぞれは、ゲートスイッチ選択信号線ＩＮＮＢ、ゲートスイッチ選択信号線ＩＮＰＢ、及びゲートスイッチ選択信号線ＩＮＰ、及び、電源線３０４に接続される。第１のゲートスイッチ３１０は、第１イネーブル信号線３２０、及び走査信号線１５２ａに接続される。第２のゲートスイッチ３１２は、第２イネーブル信号線３２２、及び走査信号線１５２ｂに接続される。第３のゲートスイッチ３１４は、第３イネーブル信号線３２４、及び走査信号線１５２ｃに接続される。第４のゲートスイッチ３１６は、第４イネーブル信号線３２６、及び走査信号線１５２ｄに接続される。

例えば、第１のゲートスイッチ３１０は、第１イネーブル信号線３２０、及び走査信号線１５２ａに接続される。第１のゲートスイッチ３１０は、シフトレジスタ３０８からシフト信号が供給され、第１イネーブル信号線から高電位電圧が供給され、電源線３０４から低電位電圧が供給される。第１のゲートスイッチ３１０は、シフト信号、及び各選択信号に基づき、走査信号線１５２ａに接続された副画素を選択する信号（選択信号）を走査信号線１５２ａに供給する。第１のゲートスイッチ３１０と同様に、第２のゲートスイッチ３１２、第３のゲートスイッチ３１４、及び第４のゲートスイッチ３１６も、各信号線から供給される電圧及び信号に基づき、それぞれのゲートスイッチに接続された走査信号線に選択信号を供給する。低電位電圧は例えば、コモン電圧に対してマイナスの電圧であり、またコモン電圧と同じでよく、０Ｖと同じでもよい。高電位電圧は低電位電圧よりも高い電圧である。

図７は、図６に示された領域３２８を拡大し、第１のゲートスイッチ３１０及び第２のゲートスイッチ３１２近傍を詳細に示した図である。第１のゲートスイッチ３１０及び第２のゲートスイッチ３１２は、第１イネーブル信号線３２０、第２イネーブル信号線３２２、第３イネーブル信号線３２４及び第４イネーブル信号線３２６と、電源線３０４との間に設けられる。第１のゲートスイッチ３１０は、第１イネーブル信号線３２０、ゲートスイッチ信号線ＩＮＮＢ、ゲートスイッチ選択信号線ＩＮＰＢ、ゲートスイッチ選択信号線ＩＮＰ、電源線３０４．及び走査信号線１５２ａに接続される。第２のゲートスイッチ３１２は、第２イネーブル信号線３２２、ゲートスイッチ信号線ＩＮＮＢ、ゲートスイッチ選択信号線ＩＮＰＢ、ゲートスイッチ選択信号線ＩＮＰ、電源線３０４及び走査信号線１５２ｂに接続される。

第１のゲートスイッチ３１０及び第２のゲートスイッチ３１２は、図８に示される回路構成を有する。第１のゲートスイッチ３１０及び第２のゲートスイッチ３１２のそれぞれは、ｐ型トランジスタ３５０、p型トランジスタ３５２、ｎ型トランジスタ３５４、ｎ型トランジスタ３５６、ｎ型トランジスタ３５８、及びｎ型トランジスタ３６０から構成される。各トランジスタは、イネーブル信号線ＥＮＢと電源線ＶＧＬの間に設けられる。ｐ型トランジスタ３５０及びｐ型トランジスタ３５２は電気的に接続される。

図８に示されるように、ｐ型トランジスタ３５０、及びｐ型トランジスタ３５２のそれぞれのゲート端子がゲートスイッチ選択信号線ＩＮＰＢに接続される。ｎ型トランジスタ３５４、及びｎ型トランジスタ３５６は電気的に接続される。ｎ型トランジスタ３５４、及びｎ型トランジスタ３５６のそれぞれのゲート端子がゲートスイッチ選択信号線ＩＮＰに接続される。ｎ型トランジスタ３５８及びｎ型トランジスタ３６０は電気的に接続される。ｎ型トランジスタ３５８、及びｎ型トランジスタ３６０のそれぞれのゲート端子がゲートスイッチ信号線ＩＮＮＢに接続される。ｐ型トランジスタ３５２、ｎ型トランジスタ３５６及びｎ型トランジスタ３５８は、出力端子ＯＵＴに接続される。

ここで、イネーブル信号線ＥＮＢは、第１イネーブル信号線３２０、第２イネーブル信号線３２２、第３イネーブル信号線３２４及び第４イネーブル信号線３２６の何れか１つである。第１イネーブル信号線３２０は第２導電膜３１ｆで形成される。第２イネーブル信号線３２２は第２導電膜３１ｅで形成される。第３イネーブル信号線３２４は第２導電膜３１ｄで形成される。第４イネーブル信号線３２６は第２導電膜３１ｃで形成される。第１イネーブル信号線３２０、第２イネーブル信号線３２２、第３イネーブル信号線３２４及び第４イネーブル信号線３２６の線幅は、それぞれ線幅Ｗである。

なお、図８に示されたゲートスイッチの構成は、一例であって、本発明の一実施形態に係るゲートスイッチの構成は図８に示された構成に限定されない。

電源線ＶＧＬは、電源線３０４である。電源線３０４は、第２導電膜３１ａで形成される。電源線３０４の線幅は、線幅ＶＧＬＷである。

本発明の一実施形態において、線幅ＶＧＬＷは、好ましくは、線幅Ｗの４倍より大きく４０倍以下である。具体的には、線幅ＶＧＬＷは、好ましくは、２０μｍより大きく１００μｍ以下である。例えば、本明細書等においては、線幅ＶＧＬＷは８０μｍ、線幅Ｗは５μｍである例を示す。

本発明の一実施形態に係る表示装置１０において、電源線３０４の線幅は、各イネーブル信号線の線幅よりも非常に太く、従来の電源線の線幅よりも太い。よって、配線の長さが同じ場合、電源線３０４の抵抗値は、各イネーブル信号線の抵抗値及び従来の電源線の抵抗値よりも小さい。本発明の一実施形態に係る表示装置１０においては、電源線の抵抗値が小さいことで、選択されていない走査信号線と寄生容量Ｃｓｃ及びＣｇｃとの容量結合によって生じた選択されていない走査信号線の電位の上昇を速く元の電位近傍に収束させることができる。したがって、選択されていない走査信号線と寄生容量Ｃｓｃ及びＣｇｃとの容量結合によって生じた、基準電源線１６８の電位を速く元の電位近傍に収束させることができる。すなわち、本発明の一実施形態に係る表示装置１０は、各画素に印加される電圧の低下、及びクロストークの発生を抑制され、表示装置の表示品位の低下を抑制することができる。

図７に示されるように、第１のゲートスイッチ３１０は、例えば、第１イネーブル信号線３２０から、第２開口部３６ｂ、第１導電膜３４ｅ、第２開口部３６ｃ、第２導電膜３１ｇ、第１開口部群３９ｅを介して、第１のイネーブル信号を入力する。第１のゲートスイッチ３１０は、例えば、シフトレジスタ３０８に接続されたゲートスイッチ選択信号線ＩＮＰから、第１導電膜３４ｆ、第２開口部３６ｄ、第２導電膜３１ｉ、第２開口部３６ｅ、及び第１導電膜３４ｈを介して、ゲートスイッチ選択信号を入力する。第１のゲートスイッチ３１０は、例えば、シフトレジスタ３０８に接続されたゲートスイッチ選択信号線ＩＮＮＢ（ＩＮＰＢ）から、第１導電膜３４ｇ、第２開口部３６ｆ、第２導電膜３１ｈ、第２開口部３６ｇ及び３６ｈ、第１導電膜３４ｂ及び３４ｄを介して、ゲートスイッチ選択信号を入力する。また、第１のゲートスイッチ３１０は、電源線３０４、第１開口部３９ａ、半導体膜３２、及び第１開口部３９ｂ、３９ｃ及び３９ｄ、第２導電膜３１ｂ、第２開口部３６ａ、及び第１導電膜３４ｃ（走査信号線１５２ａ）を介して、走査信号線１５２ａに接続された副画素を選択する信号（選択信号）を出力する。

次に、図９及び図１０を用いて、本発明の一実施形態に係る走査信号線駆動回路１２６の断面構造を説明する。

図９及び図１０に示されるように、表示装置１０は、第１の基板２０、ＴＦＴアレイ層３０、配線層４０、電極層４８、第１の配向膜５０、液晶層６０、第２の配向膜７０、カラーフィルタ層８０、第２の基板９０、及びオーバーコート層１１０を有する。画素ＰＸが有する画素電極は、配線層４０と、第１の配向膜５０との間に備えられる。

第１の基板２０の上に、ＴＦＴアレイ層３０、及び配線層４０が設けられる。ＴＦＴアレイ層３０には、表示部１２２、映像信号線駆動回路１２４、走査信号線駆動回路１２６が有するトランジスタ、及び端子電極２４０が設けられる。端子電極２４０は配線基板２１４と電気的に接続される。

ＴＦＴアレイ層３０は、下地膜１０６、半導体膜３２、ゲート絶縁膜３３、ゲート電極３４ａ、第１導電膜３４ｂ（ゲート電極）、第１導電膜３４ｃ、絶縁膜３５、第２導電膜３１ａ及び３１ｂ、第１開口部３９ａ、３９ｂ、３９ｃ及び３９ｄ、第２開口部３６ａ、及び平坦化膜３８を含む。

下地膜１０６は、第１の基板２０の上に設けられる。下地膜１０６は、１層の絶縁膜で構成される例を示すが、この例に限定されない。下地膜１０６は、２層以上の絶縁膜で構成されてもよい。

半導体膜３２が、下地膜１０６の上に設けられる。半導体膜３２は、ｎ型トランジスタ３５８、及びｎ型トランジスタ３６０の半導体膜を含む。各トランジスタの半導体膜は、半導体膜３２と同一の層に設けられる。

ゲート絶縁膜３３は、半導体膜３２を覆うように設けられる。ゲート電極３４ａ、第１導電膜３４ｂ（ゲート電極）、第１導電膜３４ｃ（走査信号線１５２ａ）は、ゲート絶縁膜３３の上に設けられる。第１導電膜３４ｄ～３４ｈ（図７）も、ゲート電極３４ａ、第１導電膜３４ｂ（ゲート電極）、及び第１導電膜３４ｃと同一の層に設けられる。ゲート電極３４ａはｎ型トランジスタ３６０のゲート電極１６２Ｇであり、第１導電膜３４ｂ（ゲート電極）はｎ型トランジスタ３５８のゲート電極１６２Ｇである。また、ゲート電極３４ａ及び第１導電膜３４ｂ（ゲート電極）は第１導電膜である。第１導電膜を形成する材料は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）などの金属、それらの合金などを用いることができる。また、第１導電膜は、単層、又は積層構造を有するように形成することができる。

絶縁膜３５は、ゲート電極３４ａ、第１導電膜３４ｂ（ゲート電極）、第１導電膜３４ｃを覆うように設けられる。絶縁膜３５を形成する材料は、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ₂）、窒化酸化ケイ素（ＳｉＯＮ）などの無機絶縁体を用いることができる。絶縁膜３５は、単層、又は積層構造を有するように形成することができる。

第１開口部は、ゲート絶縁膜３３及び絶縁膜３５を開口し、半導体膜と第２導電膜を電気的に接続するための開口部である。また、詳細は後述するが、第１開口部は、ゲート絶縁膜３３、絶縁膜３５及び下地膜１０６を開口し、半導体膜、第２導電膜、及び第５導電膜を電気的に接続するための開口部でもある。図７においては、第１開口部３９ａ、３９ｂ、３９ｃ及び３９ｄは、ゲート絶縁膜３３及び絶縁膜３５を開口し、半導体膜４２と第２導電膜３１ａと第２導電膜３１ｂを電気的に接続する。なお、第１開口部群３９ｅ（図７）も、第１開口部３９ａ、３９ｂ、３９ｃ及び３９ｄと同一の層に設けられる。

第２開口部は、絶縁膜３５を開口し、第１導電膜と第２導電膜を電気的に接続するための開口部である。図７においては、第２開口部３６ａは、絶縁膜３５を開口し、第１導電膜３４ｃと第２導電膜３１ｂを電気的に接続する。なお、第２開口部３６ｂ、３６ｃ、３６ｄ、３６ｅ、３６ｆ、３６ｇ及び３６ｈ（図７）も、第２開口部３６ａと同一の層に設けられる。第２導電膜３１ａは電源線３０４を含む。

第２導電膜３１ａ及び３１ｂは、絶縁膜３５の上面、第１開口部の側面及び底面（絶縁膜３５の側面、ゲート絶縁膜３３の側面）に設けられる。第２導電膜３１ｃ～３１ｉ（図７）も、第２導電膜３１ａ及び３１ｂと同一の層に設けられる。第２導電膜３１ａは電源線３０４を含む。第２導電膜３１ｂはｎ型トランジスタ３５８、ｎ型トランジスタ３５６、及びｐ型トランジスタ３５２のソース電極又はドレイン電極である。第２導電膜は、第１導電膜と同様の材料及び構成を用いることができる。なお、図１、図７、図９、及び図１０に示されるように、第２導電膜３１ａは、走査信号線駆動回路１２６に含まれるように設けられるが、ここで示された例に限定されない。第２導電膜３１ａは、表示に影響を及ぼさない程度に、Ｘ方向に沿って表示部１２２が設けられる側に延伸されてよく、Ｘ方向に沿って表示部１２２が設けられる側と反対側に延伸されてもよい。第２導電膜３１ａを延伸することで、第２導電膜３１ａの線幅をさらに太くすることができるため、走査信号線の時定数をさらに小さくすることができる。

平坦化膜３８は、第１導電膜を覆うように設けられる。平坦化膜３８は、平坦化膜３８よりも下の層の膜、配線、トランジスタなどを形成した際の凹凸を緩和する。よって、平坦化膜３８以降に形成される膜又はパターンは、平坦な面の上に形成することができる。例えば、平坦化膜３８を形成する材料は、ポリイミド系やアクリル系の樹脂を用いることができる。ポリイミド系やアクリル系の樹脂を用いることで、光を十分に透過することができる。

ＴＦＴアレイ層３０の形成方法、トランジスタ等の構造、それぞれの膜、層、及び各部材は、本発明の技術分野で通常使用されている方法、部材を採用することができる。

配線層４０は、平坦化膜３８の上に設けられる。配線層４０は、第３導電膜、及び有機膜４９から構成される。有機膜４９は、第３導電膜を覆うように設けられる。第３導電膜は、例えば、基準電源線１６８（図３）、及び配線５２２を形成する膜である。有機膜４９が各第３導電膜を覆うように設けられることで、それぞれの第３導電膜がお互いに接触し導通することがないようにすることができる。また、有機膜４９は、有機膜４９よりも下の層の膜、配線、トランジスタなどを形成した際の凹凸を緩和する。よって、有機膜４９以降に形成される膜やパターンは平坦な面の上に形成することができる。第３導電膜を形成する材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）などの導電性金属材料を用いることができる。また、有機膜４９を形成する材料は、平坦化膜３８を形成する材料と同様の材料を用いることができる。

電極層４８が、有機膜４９の上に設けられる。電極層４８は、例えば、第４導電膜４７（図２６）、及び有機絶縁膜４５から構成される。有機絶縁膜４５は、第４導電膜を覆うように設けられる。例えば、基準電源線１６８、タッチ電極、コモン電極５３０が、第４導電膜４７で設けられる。また、各電極、電源線、配線を接続する配線が第４導電膜４７で設けられてもよい。第４導電膜４７は、例えば、有機膜４９を開口する開口部（図示は省略）を介して、第３導電膜に電気的に接続される。第４導電膜または第３導電膜は、例えば、周辺部１３６まで引き出され、第１の端子２１２、第２の端子２２２、又は端子電極２４０に電気的に接続される。このような構成によって、基準電源線１６８、コモン電極５３０のそれぞれに独立に電圧を供給する構成を有することができる。第４導電膜４７を形成する材料は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電膜を用いることができる。なお、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）などの導電性金属材料の薄い膜を用いてもよい。また、有機絶縁膜４５を形成する材料は、有機膜４９及び平坦化膜３８を形成する材料と同様の材料を用いることができる。

詳細は後述されるが、画素電極５２（図２５及び図２６）が、有機絶縁膜４５の上に設けられる。第１の配向膜５０が画素電極５２を覆うように塗布される。第１の配向膜５０は、水平配向性を示す材料によって形成され、第１の基板２０が液晶層６０に対向する面に配置される。第１の配向膜５０が各画素電極５２を覆うように塗布されることで、それぞれの画素の画素電極がお互いに接触し導通することがないようにすることができる。画素電極５２は、画素のドレイン電極１６２Ｄと接続され、映像信号に相当する電圧が印加され、液晶層６０が有する液晶素子を駆動する役割を有する。画素電極５２を形成する材料は、例えば、第４導電膜を材料と同様の透明導電膜の材料を用いることができる。また、第１の配向膜５０を形成する材料は、例えば、ポリイミド系などの樹脂を用いることができる。

本明細書等では、例えば、液晶層６０を挟んで、第１の基板２０側をＴＦＴアレイ側基板と呼び、第２の基板９０側を対向側の基板と呼ぶ。本発明の一実施形態に係る表示装置１０においては、液晶層６０を挟んで、第２の配向膜７０、カラーフィルタ層８０、第２の基板９０、及びオーバーコート層１１０が設けられる。また、カラーフィルタ層８０が第２の基板９０の上に設けられ、第２の配向膜７０がオーバーコート層１１０の上に設けられる。第２の配向膜７０を形成する材料は、例えば、ポリイミド系などの樹脂を用いることができる。カラーフィルタ層８０は、赤色を発するカラーフィルタ層、緑色を発するカラーフィルタ層、青色を発するカラーフィルタ層、及び白色を発するカラーフィルタ層を含む。オーバーコート層１１０はカラーフィルタ層８０を覆い、カラーフィルタ層８０を平坦化する。オーバーコート層１１０は、例えば、有機材料の樹脂を用いることができる。また、オーバーコート層１１０は、複数の層から構成されてもよい。このような構成によって、表示装置１０が損傷することを防止することができる。

図１１に示されるように、電源線３０４は、複数の第２導電膜３１ａａ、３１ａｂ及び３１ａｃを、第２導電膜３１ｒ、及び第２導電膜３１ｓから構成されてもよい。例えば、複数の第２導電膜３１ａａ、３１ａｂ及び３１ａｃは互いに隙間を空けて設けられ、第２導電膜３１ａａは、第２導電膜３１ａａと交差する第２導電膜３１ｒを介して第２導電膜３１ａｂと接続され、第２導電膜３１ａｂは、第２導電膜３１ａｂと交差する第２導電膜３１ｓを介して第２導電膜３１ａｃと接続されてもよい。また、図１１に示されるように、電源線３０４に隣接し、コモン電極に電圧を供給する配線が第２導電膜３１ｑで設けられてもよい。電源線３０４を隙間を空けて構成することで、例えば、第１の基板２０と第２の基板９０とはシール部によって貼り合わせる際に、シール部に用いられる材料に照射するＵＶ光を通りやすくし、シール部を硬化しやすくできる。

例えば、複数の第２導電膜３１ａａ、３１ａｂ及び３１ａｃ、第２導電膜３１ｒ、及び第２導電膜３１ｓの線幅は、それぞれ、２０μｍ、３０μｍ、３０μｍ、２０μｍ、１０μｍである。また、例えば、第２導電膜３１ｑの線幅は、２０μｍである。図１１に示される例では、電源線３０４のトータルの線幅は８０μｍであり、コモン電極に電圧を供給する配線の４倍の太さである。

以上説明されたように、本発明の一実施形態に係る表示装置において、電源線を第２導電膜で設け、かつ、電源線３０４の線幅を各イネーブル信号線の線幅よりも非常に太く、従来の電源線の線幅よりも太くする。その結果、電源線の抵抗値は、各イネーブル信号線の抵抗値及び従来の電源線の抵抗値よりも小さくすることができる。したがって、本発明の一実施形態に係る表示装置においては、電源線の抵抗値が小さいことで、走査信号線と寄生容量との容量結合によって生じた各画素に印加される電圧の低下を抑制することができる。本発明によって、クロストークの発生が抑制され、表示品位の低下を抑制することが可能な表示装置を提供することができる。

＜２．第２実施形態＞
第２実施形態においては、図１２～図１４を用いて、電源線３０４を第２導電膜及び第３導電膜で形成する例を説明する。電源線３０４を第２導電膜及び第３導電膜で形成する構成以外は、第１実施形態で説明された構成と同様あるため、図１～図１０と同一、又は類似する構成については、ここでの説明を省略する。図１２～図１４に示された本発明の一実施形態は一例であって、図１２～図１４に示された例に限定されるものではない。

図１２は、本発明の一実施形態に係る走査信号線駆動回路１２６の一部のレイアウトの一例を示す図である。図１３は、図１２のＣ１－Ｃ２に沿った断面を示す断面図である。図１４は、図１２のＤ１－Ｄ２に沿った断面を示す断面図である。

図１２～図１４に示されるように、第３開口部は、平坦化膜３８を開口し、第２導電膜と第３導電膜を電気的に接続するための開口部である。走査信号線駆動回路１２６は複数の第３開口部を有する。複数の第３開口部は、第３開口部４１ａ、４１ｂ、４１ｃ、及び４１ｄを含む。第３開口部４１ａ、４１ｂ、４１ｃ、及び４１ｄを含む複数の第３開口部は、第２導電膜３１ａと第３導電膜５２０を電気的に接続する。

図１４に示されるように、第３導電膜５２０は、第２の基板９０と第２導電膜の間に設けられ、第２導電膜３１ａと重なるように設けられる。すなわち、第２導電膜３１ａ及び第３導電膜５２０は電源線３０４を含む。

第２実施形態においては、第３導電膜５２０と第２導電膜３１ａを積層し、第３開口部によって接続することで、電源線３０４の厚さを厚くすることができる。したがって、電源線３０４の線幅を太くし、さらに、電源線３０４の厚さを厚くすることで、電源線３０４の抵抗値をより小さくすることができる。よって、走査信号線の時定数をさらに小さくすることができる。

第２実施形態においても、第１実施形態と同様に、第２導電膜３１ａ又は第３導電膜５２０は、表示に影響を及ぼさない程度に、Ｘ方向に沿って表示部１２２が設けられる側に延伸されてよく、Ｘ方向に沿って表示部１２２が設けられる側と反対側に延伸されてもよい。第２導電膜３１ａ又は第３導電膜５２０を延伸することで、第２導電膜３１ａ又は第３導電膜５２０の線幅をさらに太くすることができるため、走査信号線の時定数をさらに小さくすることができる。

＜３．第３実施形態＞
第３実施形態においては、図１５～図１７を用いて、電源線３０４を第２導電膜第３導電膜、及び第５導電膜で形成する例を説明する。電源線３０４を第２導電膜第３導電膜、及び第５導電膜で形成する構成以外は、第１実施形態又は第２実施形態で説明された構成と同様あるため、図１～図１４と同一、又は類似する構成については、ここでの説明を省略する。図１５～図１７に示された本発明の一実施形態は一例であって、図１５～図１７に示された例に限定されるものではない。

図１５は、本発明の一実施形態に係る走査信号線駆動回路１２６の一部のレイアウトの一例を示す図である。図１６は、図１５のＥ１－Ｅ２に沿った断面を示す断面図である。図１７は、図１５のＦ１－Ｆ２に沿った断面を示す断面図である。

図１５～図１７に示されるように、第５導電膜は、第１の基板２０の上に設けられる。第５導電膜は、例えば、遮光の役割を有する。また、第５導電膜は、電源線３０４において積層され、電源線３０４の抵抗値を小さくする役割を有する。走査信号線駆動回路１２６は第５導電膜６００を有する。第５導電膜６００は、第４開口部４２ａ、第３開口部４１ａ、４１ｂ、４１ｃ、及び４１ｄを介して、第２導電膜３１ａ及び第３導電膜５２０と電気的に接続される。第４開口部は、絶縁膜３５、ゲート絶縁膜３３及び下地膜１０６を開口し、第５導電膜と第２導電膜を電気的に接続する。なお、第１開口部と第４開口部は同じ工程で開口されてよく、それぞれの開口部は異なる工程で開口されてもよい。第５導電膜は第１の基板２０と第２導電膜の間に設けられる。第２導電膜は、第５導電膜と第３導電膜の間に設けられる。第３導電膜は第２導電膜と第２の基板９０の間に設けられる。

第３実施形態においては、第５導電膜６００、第３導電膜５２０及び第２導電膜３１ａを積層し、第４開口部及び第３開口部を用いて互いに接続することで、電源線３０４の厚さを厚くすることができる。したがって、電源線３０４の線幅を太くし、さらに、電源線３０４の厚さを厚くすることで、電源線３０４の抵抗値をより小さくすることができる。よって、走査信号線の時定数をさらに小さくすることができる。

第３実施形態においても、第１実施形態又は第２実施形態と同様に、第５導電膜６００、第２導電膜３１ａ又は第３導電膜５２０は、表示に影響を及ぼさない程度に、Ｘ方向に沿って表示部１２２が設けられる側に延伸されてよく、Ｘ方向に沿って表示部１２２が設けられる側と反対側に延伸されてもよい。第５導電膜６００、第２導電膜３１ａ又は第３導電膜５２０を延伸することで、第５導電膜６００、第２導電膜３１ａ又は第３導電膜５２０の線幅をさらに太くすることができるため、走査信号線の時定数をさらに小さくすることができる。

＜４．第４実施形態＞
第４実施形態においては、図１８及び図１９を用いて、電源線３０４を第１導電膜、第２導電膜、第３導電膜、及び第５導電膜で形成する例を説明する。電源線３０４を第１導電膜、第２導電膜、第３導電膜、及び第５導電膜で形成する構成以外は、第１実施形態～第３実施形態で説明された構成と同様あるため、図１～図１６と同一、又は類似する構成については、ここでの説明を省略する。図１８及び図１９に示された本発明の一実施形態は一例であって、図１８及び図１９に示された例に限定されるものではない。

図１８は、本発明の一実施形態に係る走査信号線駆動回路１２６の一部のレイアウトの一例を示す図である。図１９は、図１８のＧ１－Ｇ２に沿った断面を示す断面図である。図１８のＨ１－Ｈ２に沿った断面を示す断面図は、図１７に示されたＦ１－Ｆ２に沿った断面を示す断面図と同様であるから、ここでの説明は省略する。

図１８及び図１９に示されるように、第１導電膜３４ｉが、ゲート絶縁膜３３の上に設けられる。第５導電膜６００は第４開口部４２ａを介して第２導電膜３１ａに電気的に接続される。第１導電膜３４ｉは、第２開口部３６ｉ及び３６ｊを介して第２導電膜３１ａに電気的に接続される。第３導電膜５２０は、第３開口部４１ｂ、及び４１ｄを介して第２導電膜３１ａに電気的に接続される。第５導電膜は、第１の基板２０と第１導電膜の間に設けられる。第１導電膜は、第５導電膜と第２導電膜の間に設けられる。第２導電膜は、第１導電膜と第３導電膜の間に設けられる。第３導電膜は第２導電膜と第２の基板９０の間に設けられる。

第４実施形態においては、第５導電膜６００、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０を積層し、第２開口部、第３開口部及び第４開口部を用いて互いに接続することで、電源線３０４の厚さを厚くすることができる。したがって、電源線３０４の線幅を太くし、さらに、電源線３０４の厚さを厚くすることで、電源線３０４の抵抗値をより小さくすることができる。よって、走査信号線の時定数をさらに小さくすることができる。

第４実施形態においても、第１実施形態～第３実施形態と同様に、第５導電膜６００、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０は、表示に影響を及ぼさない程度に、Ｘ方向に沿って表示部１２２が設けられる側に延伸されてよく、Ｘ方向に沿って表示部１２２が設けられる側と反対側に延伸されてもよい。第５導電膜６００、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０を延伸することで、第５導電膜６００、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０の線幅をさらに太くすることができるため、走査信号線の時定数をさらに小さくすることができる。

＜５．第５実施形態＞
第５実施形態においては、図２０～図２２を用いて、電源線３０４を第１導電膜、第２導電膜、及び第３導電膜で形成し、走査信号線を第５導電膜で形成する例を説明する。電源線３０４を第１導電膜、第２導電膜、及び第３導電膜で形成し、走査信号線を第５導電膜で形成する構成以外は、第１実施形態～第４実施形態で説明された構成と同様あるため、図１～図１７と同一、又は類似する構成については、ここでの説明を省略する。図２０～図２２に示された本発明の一実施形態は一例であって、図２０～図２２に示された例に限定されるものではない。

図２０は、本発明の一実施形態に係る走査信号線駆動回路１２６の一部のレイアウトの一例を示す図である。図２１は、図２０のＩ１－Ｉ２に沿った断面を示す断面図である。図２２は、図２０のＪ１－Ｊ２に沿った断面を示す断面図である。

図２０～図２２に示されるように、走査信号線１５２ａ及び走査信号線１５２ｂが、第５導電膜で形成される。第５導電膜６０２が第１の基板２０の上に設けられる。第５導電膜６０２は、第４開口部４２ｂを介して第２導電膜３１ｂと電気的に接続される。

第１導電膜３４ｉが、ゲート絶縁膜３３の上に設けられる。第１導電膜３４ｉは、第２開口部３６ｉ及び３６ｊを介して第２導電膜３１ａに電気的に接続される。第３導電膜５２０は、第３開口部４１ｂ、及び４１ｄを介して第２導電膜３１ａに電気的に接続される。第５導電膜は、第１の基板２０と第１導電膜の間に設けられる。第１導電膜は、第５導電膜と第２導電膜の間に設けられる。第２導電膜は、第１導電膜と第３導電膜の間に設けられる。第３導電膜は第２導電膜と第２の基板９０の間に設けられる。

第５実施形態においては、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０を積層し、第２開口部、及び第３開口部を用いて互いに接続することで、電源線３０４の厚さを厚くすることができる。したがって、電源線３０４の線幅を太くし、さらに、電源線３０４の厚さを厚くすることで、電源線３０４の抵抗値をより小さくすることができる。よって、走査信号線の時定数をさらに小さくすることができる。

第５実施形態においても、第１実施形態～第４実施形態と同様に、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０は、表示に影響を及ぼさない程度に、Ｘ方向に沿って表示部１２２が設けられる側に延伸されてよく、Ｘ方向に沿って表示部１２２が設けられる側と反対側に延伸されてもよい。第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０を延伸することで、第１導電膜３４ｉ、第２導電膜３１ａ及び第３導電膜５２０の線幅をさらに太くすることができるため、走査信号線の時定数をさらに小さくすることができる。

＜６．第６実施形態＞
第６実施形態においては、図２３を用いて、電源線３０４の周辺部１３６のレイアウトの例を説明する。図１～図２２と同一、又は類似する構成については、ここでの説明を省略する。図２３に示された本発明の一実施形態は一例であって、図２３に示された例に限定されるものではない。

図２３は、本発明の一実施形態に係る電源線３０４の周辺部１３６のレイアウトの一例を示す図である。

図２３に示されるように、例えば、周辺部１３６において、電源線３０４は、第１端子部２１２ａ及び２１２ｂに設けられる第２導電膜３１ｊ及び第１導電膜３４ｊ、第２導電膜３１ｋ、第１導電膜３４ｋ、第２導電膜３１ｌ、第１導電膜３４ｌ、及び第２導電膜３１ｍが電気的に接続されることで、形成される。最終的に、第２導電膜３１ｍと電源線３０４（第２導電膜３１ａ）が電気的に接続される。なお、図示は省略されるが、第１導電膜と第２導電膜が積層される領域は、第２開口部を用いて第１導電膜と第２導電膜を互いに電気的に接続する。

第１導電膜３４ｊと第２導電膜３１ｋが積層される領域において、第１導電膜３４ｊ及び第２導電膜３１ｋの線幅は、例えば、４５μｍ以上５０μｍである。第２導電膜３１ｋが単層で設けられる領域において、第２導電膜３１ｋの線幅は、例えば、２５μｍ以上５７μｍである。第２導電膜３１ｋと第１導電膜３４ｋが積層される領域、第１導電膜３４ｋが単層で設けられる領域、及び第１導電膜３４ｋと第１導電膜３４ｌが積層される領域において、第１導電膜３４ｋは３本の配線から構成され、３本の配線のそれぞれの線幅は、例えば、２０μｍである。第２導電膜３１ｌと第１導電膜３４ｋが積層される領域、第２導電膜３１ｌが単層で設けられる領域、及び第２導電膜３１ｌと第１導電膜３４ｌが積層される領域において、第２導電膜３１ｌは２本の配線と２本の配線を橋渡しする配線から構成され、２本の配線のそれぞれの線幅は、例えば、１３．７５μｍである。第２導電膜３１ｍと第１導電膜３４ｌが積層される領域、及び第２導電膜３１ｍが単層で設けられる領域において、第２導電膜３１ｍの線幅は、例えば、２０μｍである。

なお、図２３に示されたレイアウトの例では、各導電膜は矩形状である例が示されるが、この例に限定されない。各導電膜は円弧状の部分を有する導電膜であってもよい。各導電膜は円弧状の部分を有することで、矩形状で構成された導電膜よりも、長さを短くすることができる。また、各領域は、表示部１２２への影響がない程度に、周辺部１３６の範囲内において、第１導電膜と第２導電膜に加えて、第３導電膜、又は第５導電膜を積層し、第１開口部、第２開口部、第３開口部又は第４開口部を用いて各導電膜を電気的に接続してもよい。

以上説明された構成によって、電源線の周辺部の抵抗値を小さくすることができるため、結果として、走査信号線の時定数をさらに小さくすることができる。

＜７．第７実施形態＞
第７実施形態においては、図２４を用いて、電源線と走査信号線の回路シミュレーション結果の一例を説明する。図１～図２３と同一、又は類似する構成については、ここでの説明を省略する。図２４は、本発明の一実施形態に係る表示装置の回路シミュレーション結果の一例を示す図である。

図２４において、Ｙ軸はエラー発生率規格化値とし、Ｘ軸は走査信号線の信号遅延規格化値とした。エラー発生率規格化値は、表示部に不具合が発生する確率を規格化した値であり、信号遅延規格化値は、走査信号線に供給される走査信号の信号遅延を規格化した値である。図２４において、シミュレーション条件は、電源線の抵抗値を通常値（等倍）、通常値の半分（１／２）、通常値の１／４、通常値の１／８とした４条件である。図２４から、各条件においてエラー発生率規格化値が同じとき、抵抗値が小さいほど、信号遅延規格化値が小さくなることがわかる。また、図２４から、各条件において信号遅延規格化値が同じとき、抵抗値が小さいほど、エラー発生率規格化値が小さくなることがわかる。

本発明の一実施形態において、従来の線幅が２０μｍ、線幅ＶＧＬＷが８０μｍである場合、通常値の１／４のシミュレーション結果に該当する。

すなわち、抵抗値が小さいほど、エラー発生率が小さく、かつ、信号遅延も小さい。したがって、本発明の一実施形態に係る表示装置においては、電源線の抵抗値を小さくすることで、クロストークの発生が抑制され、表示品位の低下を抑制することが可能である。

＜８．第８実施形態＞
第８実施形態では、本発明の一実施形態に係る表示装置が有する画素レイアウトの例を説明する。図２５は、本発明の一実施形態に係る表示装置が有する画素レイアウトの例である。図２６は、図２５のＫ１－Ｋ２に沿った断面を示す断面図である。図２５及び図２６に示された本発明の一実施形態は一例であって、図２５及び図２６に示された例に限定されるものではない。

画素ＰＸは、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードの一種であるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードに適用可能な構成を有している。画素ＰＸを有する表示装置１０は、画素電極５２及び電極層４８に含まれるコモン電極５３０（第４導電膜４７）の間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層６０を構成する液晶分子の配向を制御する。

図２５に示されるように、画素ＰＸは、トランジスタ３６２、映像信号線１５４ａ、走査信号線１５２ａ、画素電極５２を含む。トランジスタ３６２は、半導体膜３２ｂ、ゲート電極３４ｍ、ソースおよびドレイン電極３１ｐ及び３１ｎ、第１開口部３９ｆ及び３９ｇを含む。ソースおよびドレイン電極３１ｐ及び３１ｎは、第１開口部３９ｆ及び３９ｇを介して、半導体膜３２ｂと電気的に接続されている。画素電極５２は、第５開口部１４３を介して、ソースおよびドレイン電極３１ｐと電気的に接続されている。ソースおよびドレイン電極３１ｐ、配線５２２、及び、後述する平坦化膜３８により、容量素子が形成されている。また、配線５２２、コモン電極５３０（第４導電膜４７）、及び、後述する有機膜４９により、容量素子が形成されている。また、画素電極５２、コモン電極５３０（第４導電膜４７）、及び、後述する有機絶縁膜４５により、容量素子が形成されている。ソースおよびドレイン電極３１ｎと映像信号線１５４ａとは電気的に接続されている。映像信号線１５４ｂは隣接する画素の映像信号線である。ゲート電極３４ｍと走査信号線１５２ａとは電気的に接続されている。配線５２２は、表示装置１０に映像を表示するとき、表示部１２２に含まれるすべての画素ＰＸに共通の電圧（コモン電圧）を供給する役割を有する。画素電極５２と、配線５２２の、それぞれに電圧を印加することで、画素電極５２と、配線５２２接続されたコモン電極５３０（第４導電膜４７）に電界が生じ、液晶層６０に含まれる液晶素子が制御され、表示装置１０は映像を表示することができる。なお、半導体膜３２ｂの形状、半導体膜３２ｂを形成する材料、トランジスタ３６２の構造は、図９で示された構造に限定されない。本発明の一実施形態を逸脱しない範囲において、仕様や用途に応じて、適宜検討すればよい。ゲート電極３４ｍは第２導電膜であり、ソースおよびドレイン電極３１ｐ及び３１ｎは第２導電膜である。

図２６に示されるように、画素電極５２と、ソースおよびドレイン電極３１ｐ（第２導電膜）とを電気的に接続するための、第５開口部１４３が設けられる。第５開口部１４３は、有機絶縁膜４５、第４導電膜４７、有機膜４９、及び配線５２２を開口する。

画素電極５２は、ソースおよびドレイン電極３１ｐ（第２導電膜）の表面、有機絶縁膜４５の側面及び表面の一部に接触するように設けられる。第１の配向膜５０は画素電極５２を覆うように設けられる。画素電極５２は、ソースおよびドレイン電極３１ｐ（第２導電膜）と接続される。図２６に示される例では、画素電極５２の構造は、単層構造であるが、積層構造であってもよい。積層構造の場合、画素電極５２を形成する材料は、例えば、屈折率又は透過率が異なる２つのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を積層してもよく、屈折率又は透過率が異なる２つのＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を積層してもよく、屈折率又は透過率が異なる２つの透光性材料を積層してもよい。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。

本明細書においては、開示例として液晶表示装置を例に説明された。また、本発明は、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１０：表示装置、２０：第１の基板、３０：アレイ層、３１ａ：第２導電膜、３１ａａ：第２導電膜、３１ａｂ：第２導電膜、３１ａｃ：第２導電膜、３１ｂ：第２導電膜、３１ｃ：第２導電膜、３１ｄ：第２導電膜、３１ｅ：第２導電膜、３１ｆ：第２導電膜、３１ｇ：第２導電膜、３１ｈ：第２導電膜、３１ｉ：第２導電膜、３１ｊ：第２導電膜、３１ｋ：第２導電膜、３１ｌ：第２導電膜、３１ｍ：第２導電膜、３１ｎ：ソース及びドレイン電極、３１ｑ：第２導電膜、３１ｒ：第２導電膜、３１ｓ：第２導電膜、３１ｐ：ソース及びドレイン電極、３２：半導体膜、３２ｂ：半導体膜、３３：ゲート絶縁膜、３４ａ：ゲート電極、３４ｂ：第１導電膜、３４ｃ：第１導電膜、３４ｄ：第１導電膜、３４ｅ：第１導電膜、３４ｆ：第１導電膜、３４ｇ：第１導電膜、３４ｈ：第１導電膜、３４ｉ：第１導電膜、３４ｊ：第１導電膜、３４ｋ：第１導電膜、３４ｌ：第１導電膜、３４ｍ：ゲート電極、３５：絶縁膜、３６ａ：第２開口部、３６ｂ：第２開口部、３６ｃ：第２開口部、３６ｄ：第２開口部、３６ｅ：第２開口部、３６ｆ：第２開口部、３６ｇ：第２開口部、３６ｈ：第２開口部、３６ｉ：第２開口部、３６ｊ：第２開口部、３８：平坦化膜、３９ａ：第１開口部、３９ｂ：第１開口部、３９ｃ：第１開口部、３９ｄ：第１開口部、３９ｅ：第１開口部群、３９ｆ：第１開口部、３９ｇ：第１開口部、４０：配線層、４１ａ：第３開口部、４１ｂ：第３開口部、４１ｃ：第３開口部、４１ｄ：第３開口部、４２：半導体膜、４２ａ：第４開口部、４２ｂ：第４開口部、４２ｃ：第３開口部、４５：有機絶縁膜、４７：第４導電膜、４７ａ：第４導電膜、４７ｂ：第４導電膜、４８：電極層、４９：有機膜、５０：第１の配向膜、５２：画素電極、６０：液晶層、７０：第２の配向膜、８０：カラーフィルタ層、９０：第２の基板、１００：タッチ電極層、１０６：下地膜、１１０：オーバーコート層、１２２：表示部、１２４：映像信号線駆動回路、１２６：走査信号線駆動回路、１３０：副画素、１３２：副画素、１３４：副画素、１３５：副画素、１３６：周辺部、１４３：第５開口部、１５２：走査信号線、１５２－１：走査信号線、１５２－２：走査信号線、１５２－３：走査信号線、１５２－４：走査信号線、１５２－５：走査信号線、１５２－６：走査信号線、１５２ａ：走査信号線、１５２ｂ：走査信号線、１５２ｃ：走査信号線、１５２ｄ：走査信号線、１５２ｅ：走査信号線、１５２ｆ：走査信号線、１５２ｇ：走査信号線、１５２ｈ：走査信号線、１５４：映像信号線、１５４－１：映像信号線、１５４－２：映像信号線、１５４－３：映像信号線、１５４－４：映像信号線、１５４－５：映像信号線、１５４－６：映像信号線、１５４ａ：映像信号線、１５４ｂ：映像信号線、１５４ｃ：映像信号線、１５４ｄ：映像信号線、１５４ｅ：映像信号線、１５４ｆ：映像信号線、１６２：トランジスタ、１６２Ｄ：ドレイン電極、１６２Ｇ：ゲート電極、１６２Ｓ：ソース電極、１６４：保持容量、１６６：液晶素子、１６８：基準電源線、２０６：第１の配線、２０８：開口部、２１０：第１の端子配線、２１２：第１の端子、２１２ａ：第１端子部、２１２ｂ：第１端子部、２１４：配線基板、２１６：第２の配線、２１８：開口部、２２０：第２の端子配線、２２２：第２の端子、２４０：端子電極、３００：第１の配線群、３０２：第２の配線群、３０４：電源線、３０６：走査方向切替回路、３０８：シフトレジスタ、３１０：第１のゲートスイッチ、３１２：第２のゲートスイッチ、３１４：第３のゲートスイッチ、３１６：第４のゲートスイッチ、３２０：第１イネーブル信号線、３２２：第２イネーブル信号線、３２４：第３イネーブル信号線、３２６：第４イネーブル信号線、３２８：領域、３５０：ｐ型トランジスタ、３５２：ｐ型トランジスタ、３５４：ｎ型トランジスタ、３５６：ｎ型トランジスタ、３５８：ｎ型トランジスタ、３６０：ｎ型トランジスタ、３６２：トランジスタ、５０２：基板、５２０：第３導電膜、５２２：配線、６００：第５導電膜、６０２：第５導電膜

Claims (8)

1. 第１の方向と、前記第１の方向に交差する第２の方向に配列され、青色に対応する第１のサブ画素及び白色に対応する第２のサブ画素を含む第１の画素及び第２の画素と、
   前記第２の方向に延在し、前記第１の画素の前記第１のサブ画素及び前記第２のサブ画素と接続される、第１の映像信号線と、
   前記第２の方向に延在し、前記第２の画素の前記第１のサブ画素及び前記第２のサブ画素と接続される、第２の映像信号線と、
   前記第１の映像信号線及び前記第２の映像信号線と接続され、前記第１の映像信号線に第１の極性の第１の映像信号を出力し、前記第２の映像信号線に第１の極性とは反対の第２の極性の第２の映像信号を出力する、カラム反転駆動が可能に構成される映像信号線駆動回路と、
   前記第１の方向に延在し、前記第１の画素の前記第１のサブ画素及び前記第２の画素の前記第２のサブ画素と接続される第１の走査信号線と、
   前記第１の方向に延在し、前記第１の画素の前記第２のサブ画素及び前記第２の画素の前記第１のサブ画素と接続される第２の走査信号線と、
   前記第１の走査信号線及び前記第２の走査信号線と接続される走査信号線駆動回路と、を有し、
   前記第１の画素は、前記第１の映像信号線に沿って、前記第１のサブ画素、前記第２のサブ画素の順に配置され、
   前記第２のサブ画素は、前記第２の映像信号線に沿って、前記第２のサブ画素、前記第１のサブ画素の順に配置され、
   前記走査信号線駆動回路は、
   前記第１の走査信号線に信号を出力する第１のスイッチと、
   前記第２の走査信号線に信号を出力する第２のスイッチと、
   前記第１のスイッチ及び前記第２のスイッチに第１の電圧を供給する第１電源線と、
   前記第１のスイッチ及び前記第２のスイッチに第１の電圧より小さい第２の電圧を供給する第２電源線と、
   を含み、
   前記第１のスイッチ及び前記第２のスイッチは、前記第１電源線と、前記第２電源線との間に設けられ、
   前記第２電源線の線幅は、前記第１電源線の線幅の４倍より大きく１６倍以下である、
   表示装置。
2. 前記第２電源線は、
   前記第１の走査信号線及び前記第２の走査信号線と異なる層に設けられ、
   前記第１電源線と同一の層に設けられる第１の導電膜から構成される、
   請求項１に記載の表示装置。
3. 前記第２電源線は、
   前記第１の走査信号線及び前記第２の走査信号線と異なる層に設けられ、前記第１電源線と同一の層に設けられる第１の導電膜と、
   前記第１の導電膜に重畳し、かつ、前記第１の導電膜に電気的に接続され、前記第１の導電膜に対して、前記第１の走査信号線及び前記第２の走査信号線が設けられる層と反対側に設けられる第２の導電膜と、
   から構成される、請求項１に記載の表示装置。
4. 前記第２電源線は、
   前記第１電源線と同一の層に設けられる第１の導電膜と、
   前記第１の導電膜に重畳し、かつ、前記第１の導電膜に電気的に接続される第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜に重畳し、かつ、前記第１の導電膜及び前記第２の導電膜に電気的に接続され、前記第１の導電膜に対して前記第２の導電膜が設けられる反対側に設けられる第４の導電膜と、
   から構成され、
   前記第１の走査信号線及び前記第２の走査信号線は
   前記第１の導電膜及び前記第２の導電膜に重畳するとともに、前記第１の導電膜に対して前記第２の導電膜が設けられる反対側に設けられ、かつ、前記第１の導電膜と前記第４の導電膜の間に設けられる第３の導電膜と同一の層に設けられる、
   請求項１に記載の表示装置。
5. 前記第２電源線は、
   前記第１電源線と同一の層に設けられる第１の導電膜と、
   前記第１の導電膜に重畳し、かつ、前記第１の導電膜に電気的に接続される第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜に重畳し、かつ、前記第１の導電膜及び前記第２の導電膜に電気的に接続され、前記第１の導電膜に対して前記第２の導電膜が設けられる反対側に設けられ、前記第１の走査信号線及び前記第２の走査信号線と同一の層に設けられる第３の導電膜と、
   前記第１の導電膜、前記第２の導電膜及び前記第３の導電膜に重畳し、かつ、前記第１の導電膜、前記第２の導電膜及び前記第３の導電膜に電気的に接続され、前記第３の導電膜に対して前記第１の導電膜が設けられる反対側に設けられる第４の導電膜と、
   から構成される、請求項１に記載の表示装置。
6. 前記第２電源線は、
   前記第１電源線と同一の層に設けられる第１の導電膜と、
   前記第１の導電膜に重畳し、かつ、前記第１の導電膜に電気的に接続される第２の導電膜と、
   前記第１の導電膜及び前記第２の導電膜に重畳し、かつ、前記第１の導電膜及び前記第２の導電膜に電気的に接続され、前記第１の導電膜に対して前記第２の導電膜が設けられる反対側に設けられる第３の導電膜と、
   から構成され、
   前記第１の走査信号線及び前記第２の走査信号線は、
   前記第１の導電膜、前記第２の導電膜及び前記第３の導電膜に重畳し、かつ、前記第３の導電膜に対して前記第１の導電膜が設けられる反対側に設けられる第４の導電膜と同一の層に設けられる、
   請求項１に記載の表示装置。
7. 前記第１の導電膜と前記第２電源線が設けられる層の間に設けられ、前記第１の導電膜を覆う平坦化膜を有する、
   請求項２に記載の表示装置。
8. 前記第１の導電膜と、前記第２の導電膜の間に設けられ、前記第１の導電膜を覆う平坦化膜を有する、
   請求項３乃至請求項６の何れか一項に記載の表示装置。

Images