JP4887531B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関し、特に列反転の長所とドット反転の長所を両方有する表示装置に関する。

一般的な液晶表示装置は、画素電極及び共通電極が具備された２つの表示板とその間に入っている誘電率異方性を有する液晶層とを含む。画素電極は行列状に配列されており、薄膜トランジスタ（ＴＦＴ）などスイッチング素子に連結されて一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面にかけて形成されており、共通電圧の印加を受ける。画素電極と共通電極、及びその間の液晶層は、回路的に見れば、液晶キャパシタを構成し、液晶キャパシタはこれに連結されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置では、２つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防止するために、フレーム別、行別、または画素別に共通電圧に対するデータ電圧の極性を反転させる。

このようなデータ電圧の反転方式の中で、画素別にデータ電圧の極性を反転させる場合（以下、“ドット反転”という）、キックバック電圧による垂直フリッカー現象や垂直クロストーク現象などが減少して画質が向上する。しかしながら、所定の行及び所定の列ごとにデータ電圧の極性を反転させなければならないので、データ線へのデータ電圧印加動作が複雑になり、データ線の信号遅延による問題が深刻になる。その結果、信号遅延を低減するために低抵抗物質でデータ線を作るなど、製造工程が複雑になって製造原価が増加してしまうという問題点があった。

その反面、所定の列ごとにデータ電圧の極性を反転させる場合（以下、“列反転”という）、一つのデータ線を通じて流れるデータ電圧の極性は、フレーム別にだけ反転するので、データ線の信号遅延問題が大幅的に低減される。
しかし、列反転はドット反転の長所を維持することができないために、垂直フリッカー現象や垂直クロストーク現象などによって液晶表示装置の画質が悪化するという問題点があった。

液晶表示装置はまた、スイッチング素子を制御するためのゲート信号を伝達するゲート線、電界生成電極に印加するためのデータ電圧を伝達するデータ線、ゲート信号とデータ電圧を生成するゲート駆動部及びデータ駆動部を備える。ゲート駆動部及びデータ駆動部は、複数の駆動集積回路チップからなることが普通であるが、このようなチップの数をできるだけ少なくすることが生産費用を減らすための重要な要素である。特に、データ駆動集積回路チップは、ゲート駆動回路チップに比べて値段が高いので、さらにその数を減らす必要がある。

そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、列反転の長所とドット反転の長所を両方有し、駆動回路チップの数を減らして表示装置の製造費用を減らし、表示装置の画質を向上ことのできる表示装置を提供することにある。

上記目的を達成するためになされた本発明の一特徴による表示装置は、行列状に配列されている画素電極、及び該画素電極に連結されているスイッチング素子を各々有する複数の画素と、前記スイッチング素子に連結されており、行方向にのびている複数のゲート線と、前記スイッチング素子に連結されており、列方向にのびている複数のデータ線と、を有し、各画素行は少なくとも２つのゲート線を有し、該各画素行において隣接した２つの画素は、隣接する２つのデータ線の間に配列されて画素対を形成し、前記画素対を形成する前記隣接した２つの画素に含まれる画素電極の各々は、すぐ隣接するデータ線と隣接した第１側及び該第１側より前記隣接するデータ線から遠い第２側を有しており、前記画素対を形成する前記隣接した２つの画素に含まれる各画素電極に連結されているスイッチング素子から該隣接した２つの画素の間の境界までの距離は、前記スイッチング素子から前記画素対と隣接する前記データ線までの距離より小さい。
前記画素対を形成する前記隣接した２つの画素は、互いに異なるゲート線に連結されていることが好ましい。
前記画素対の各画素は、互いに同一なデータ線に連結されていることが好ましい。
前記画素対の各画素は、互いに異なるデータ線に連結されていることが好ましい。
一つの列で隣接した前記画素は、同一なデータ線に連結されていることが好ましい。
一つの列で隣接した前記画素は、互いに異なるデータ線に連結されていることが好ましい。
前記画素対の各画素と連結されている互いに異なるゲート線は、前記画素の上側及び下側に配列されていることが好ましい。
各行にて隣接した２つの画素に該当するスイッチング素子は、各画素で列方向に互いに反対位置に形成されていることが好ましい。
一つの列で隣接した前記画素に該当するスイッチング素子は、各々実質的に同一位置に配列されていることが好ましい。
一つの列で隣接した前記画素に該当するスイッチング素子は、各々実質的に反対位置に配列されていることが好ましい。
一つの行で隣接した前記画素対に対応する画素のスイッチング素子は、各々実質的に同一位置に配列されていることが好ましい。
一つの行で隣接した前記画素対に対応する画素のスイッチング素子は、各々実質的に反対位置に配列されていることが好ましい。
前記データ線及び前記スイッチング素子は、端子線によって連結されていることが好ましい。
前記端子線各々は、隣接した２つのゲート線の間に配列されていることが好ましい。
前記端子線各々は、２つのスイッチング素子と連結されていることが好ましい。
前記各スイッチング素子は、前記一つのゲート線に連結されており、前記ゲート線に実質的に平行な一側を有するゲート電極と、前記一つのデータ線に連結されているソース電極と、前記一つの画素電極と連結されており、前記ゲート電極の一側と交差するドレイン電極とを有することが好ましい。
前記表示装置の駆動部反転は、列反転であることが好ましい。
前記表示装置の見掛け反転（ａｐｐａｒｅｎｔ ｉｎｖｅｒｓｉｏｎ）は、ドット反転であることが好ましい。
前記画素電極の間に配列される遮光部材をさらに有することが好ましい。
前記遮光部材は、列方向にのびており、前記データ線と重畳する第１部分と、前記列方向にのびており、前記データ線と重畳しない第２部分と、前記スイッチング素子と重畳する第３部分とを有し、前記第１部分は、前記第２部分より広いことが好ましい。

上記目的を達成するためになされた本発明の他の特徴による表示装置は、行列状に配列された複数の画素電極と、前記複数の画素電極の画素電極にそれぞれ連結された複数のスイッチング素子と、前記スイッチング素子に連結されて行方向にのび、隣接した２つの画素行の間に２つのゲート線が配列された複数のゲート線と、前記スイッチング素子に連結されて列方向にのびた複数のデータ線と、を有し、各画素行において前記行方向のすぐ隣接した２つの画素電極は、すぐ隣接する２つのデータ線の間に配列されて画素対を形成し、該画素対を形成する前記すぐ隣接した２つの画素は、異なるゲート線に連結され、前記画素対に含まれる第１画素電極と連結されたスイッチング素子から、前記第１画素電極と該第１画素電極に隣接して前記画素対に含まれる第２画素電極との間の境界までの距離は、前記第１画素に連結されたスイッチング素子から、前記第１画素電極に対して直近のデータ線までの距離より小さく、第１データ線と、隣接した２つの画素行の間にのびた隣接した２つの第１ゲート線のうちの１つとにそれぞれ連結され、前記第１データ線に対して直近の画素電極に連結された２つの第１スイッチング素子と、前記第１データ線と、前記隣接した２つの画素行の間にのびて前記２つの第１ゲート線に対して次に隣接する２つの第２ゲート線のうちの１つとにそれぞれ連結され、前記第１データ線に隣接する２つの第２データ線のうちの１つに対して直近のそれぞれの画素電極に連結された２つの第２スイッチング素子と、を有する。
前記２つの第１スイッチング素子は、異なる画素行に配列され、前記２つの第２スイッチング素子は、異なる画素行に配列されることが好ましい。
前記２つの第１スイッチング素子及び前記２つの第２スイッチング素子は、列方向に交互に配列されることが好ましい。
画素行は、前記２つの第１スイッチング素子のうちの１つと前記２つの第２スイッチング素子のうちの１つとの間に位置し、前記２つの第１スイッチング素子のうちの他の１つ及び前記２つの第２スイッチング素子のうちの他の１つは、同一の画素行に配列されることが好ましい。
前記画素対の前記第１画素電極及び前記第２画素電極に連結された異なるゲート線は、前記画素対の上側及び下側に配列されることが好ましい。
前記データ線及び前記スイッチング素子は、端子線によって連結されることが好ましい。
前記端子線の各々は、隣接した２つのゲート線の間に配列されることが好ましい。
前記端子線の各々は、２つのスイッチング素子と連結されることが好ましい。

上記目的を達成するためになされた本発明の更に他の特徴による表示装置は、行列状に配列された複数の画素電極と、前記複数の画素電極の画素電極にそれぞれ連結された複数のスイッチング素子と、前記スイッチング素子に連結されて行方向にのび、隣接した２つの画素行の間に２つのゲート線が配列された複数のゲート線と、前記スイッチング素子に連結されて列方向にのびた複数のデータ線と、を有し、各画素行において前記行方向のすぐ隣接した２つの画素電極は、すぐ隣接する２つのデータ線の間に配列されて画素対を形成し、該画素対を形成する前記すぐ隣接した２つの画素は、異なるゲート線に連結され、前記画素対に含まれる第１画素電極と連結されたスイッチング素子から、前記第１画素電極と該第１画素電極に隣接して前記画素対に含まれる第２画素電極との間の境界までの距離は、前記第１画素に連結されたスイッチング素子から、前記第１画素電極に対して直近のデータ線までの距離より小さく、第１データ線と、隣接した２つの画素行の間にのびた隣接した２つの第１ゲート線のうちの１つとに連結され、前記第１データ線に対して直近の画素電極に連結された第１スイッチング素子と、前記第１データ線と、前記隣接した２つの第１ゲート線のうちの他の１つとに連結され、前記第１データ線に隣接する第２データ線に対して直近の画素電極に連結された第２スイッチング素子と、前記第１データ線と、前記隣接した２つの画素行の間にのびて前記２つの第１ゲート線に対して次に隣接した２つの第２ゲート線のうちの１つとに連結され、前記第１データ線に対して直近の画素電極に連結された第３スイッチング素子と、前記第１データ線と、前記隣接した２つの第２ゲート線のうちの他の１つとに連結され、前記第１データ線を基準として前記第２データ線の向かい側に位置して前記第１データ線と隣接する第３データ線に対して直近の画素電極に連結された第４スイッチング素子と、を有する。
前記第１スイッチング素子及び前記第２スイッチング素子は異なる画素行に配列され、前記第３スイッチング素子及び前記第４スイッチング素子は異なる画素行に配列されることが好ましい。
前記第１、第２、第３、及び第４スイッチング素子は、列方向に交互に配列されることが好ましい。
画素行は、前記第１スイッチング素子と前記第４スイッチング素子との間に位置し、前記第２スイッチング素子及び前記第３スイッチング素子は、同一の画素行に配列されることが好ましい。
前記画素対の前記第１画素電極及び前記第２画素電極に連結された異なるゲート線は、前記画素対の上側及び下側に配列されることが好ましい。
前記データ線及び前記スイッチング素子は、端子線によって連結されることが好ましい。
第４データ線と、隣接した２つの画素行の間にのびた隣接した２つの第３ゲート線のうちの１つとにそれぞれ連結され、前記第４データ線に対して直近の画素電極に連結された２つの第５スイッチング素子と、前記第４データ線と、隣接した２つの画素行の間にのびて前記２つの第３ゲート線に対して次に隣接した２つの第４ゲート線のうちの１つとにそれぞれ連結され、前記第４データ線に隣接する２つの第５データ線のうちの１つに対して直近のそれぞれの画素電極に連結された２つの第６スイッチング素子と、を更に有することが好ましい。
前記第１データ線及び前記第４データ線は互いに隣接し、前記第５データ線のうちの１つは前記第１データ線と同じであることが好ましい。

本発明に係る表示装置によれば、隣接した画素行の間にスイッチング素子が連結されたデータ線の位置を変更すれば、駆動部反転は列反転方式であっても、見掛け反転は１×２ドット反転になる。従って、データ駆動部から列反転方式にデータ電圧の極性が決定されて印加されるので、データ線の材料選択の幅が広くなり、製造工程を単純化しやすく、見掛け反転がドット反転であるので、画質が向上するという効果がある。さらにデータ線の数が減少するので、これに連結される高価のデータ駆動回路チップの数も減少して表示装置の製造費用を大きく低減できるという効果がある。

また、データ線が形成されていない部分にスイッチング素子を形成して、データ線が形成されている画素電極の間の遮光部材の面積と、そうでない画素電極の間の遮光部材の面積との差が減る。従って、表示面積の差により生じる縦線が減少して表示装置の画質が良くなるという効果がある。

次に、本発明に係る表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。

図面では各種層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については、同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には、中間に他の部分がないことを意味する。

図１は、本発明の一実施形態による液晶表示装置のブロック図であり、図２は本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。また、図３は本発明の一実施形態による液晶表示装置の構造図である。
図１に示すように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体３００及びこれに連結されたゲート駆動部４００とデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
液晶表示板組立体３００は等価回路で見る時、複数の表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ、Ｌ１、Ｌ２）とこれに連結されてほぼ行列状に配列された複数の画素を含む。
表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ、Ｌ１、Ｌ２）は、ゲート信号（“走査信号”ともいう）を伝達する複数のゲート線（Ｇ_１−Ｇ_２ｎ）、データ信号を伝達するデータ線（Ｄ_１−Ｄ_ｍ）、及びダミー線（Ｌ１、Ｌ２）（図３参照）を含む。ゲート線（Ｇ_１−Ｇ_２ｎ）はほぼ行方向にのびていて互いにほぼ平行であり、データ線（Ｄ_１−Ｄ_ｍ）とダミー線（Ｌ１、Ｌ２）はほぼ列方向にのびていて互いにほぼ平行である。

図３に示すように、ゲート線（Ｇ_１−Ｇ_２ｎ）、データ線（Ｄ_１−Ｄ_ｍ）、及びダミー線（Ｌ１、Ｌ２）が備えられた液晶表示板組立体３００の上側には、液晶表示装置を駆動するための信号制御部６００、駆動電圧生成部（図示せず）、及び階調電圧生成部８００などの回路要素が備えられている印刷回路基板（ＰＣＢ）５５０が配置されている。ダミー線（Ｌ１）は、液晶表示板組立体３００の最も左側の周縁付近に、また、ダミー線（Ｌ２）は、液晶表示板組立体３００の最も右側の周縁付近にほぼ行方向にのびており、データ線（Ｄ_１−Ｄ_ｍ）とほぼ平行である。

液晶表示板組立体３００及び印刷回路基板（ＰＣＢ）５５０は、可撓性印刷回路（ＦＰＣ）基板５１０によって互いに電気的物理的に連結されている。
この可撓性印刷回路（ＦＰＣ）基板５１０には、データ駆動部５００を構成するデータ駆動集積回路チップ５４０が装着されており、複数のデータ伝達線５２１が形成されている。このデータ伝達線５２１は接触部（Ｃ１）を通じて液晶表示板組立体３００上に形成された複数のデータ線（Ｄ_１−Ｄ_ｍ）に各々連結され、相当するデータ電圧を伝達する。
可撓性印刷回路（ＦＰＣ）基板５１０の最も左側及び最も右側に位置したところには、信号伝達線５２２ａ、５２２ｂ、５２３ａ、５２３ｂが形成されている。信号伝達線５２２ａ、５２２ｂ、５２３ａ、５２３ｂは接触部（Ｃ３）を通じて印刷回路基板（ＰＣＢ）５５０に形成された信号伝達線５５１ａ、５５１ｂに連結される。

可撓性印刷回路（ＦＰＣ）基板５１０の最も左側に形成された信号伝達線５２２ａは、接触部（Ｃ２）を通じて最も左側に位置したデータ線（Ｄ_１）に連結されており、また、接触部（Ｃ３）を通じて信号伝達線５５１ａ、５２３ａに連結され、接触部（Ｃ１）を通じてダミー線（Ｌ２）に連結されている。
また、最も右側の可撓性印刷回路（ＦＰＣ）基板５１０に形成された信号伝達線５２３ｂは、最も右側に位置したデータ線（Ｄ_ｍ）に接触部（Ｃ２）を通じて連結されており、また、接触部（Ｃ３）を通じて信号伝達線５５１ｂ、５２２ｂに連結され、接触部（Ｃ１）を通じてダミー線（Ｌ１）に連結されている。
各画素は、表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ）及びダミー線（Ｌ１、Ｌ２）に連結されたスイッチング素子（Ｑ）、これに連結された液晶キャパシタ（Ｃ_ＬＣ）、及びストレージキャパシタ（Ｃ_ＳＴ）を含む（図２参照）。ストレージキャパシタ（Ｃ_ＳＴ）は必要に応じて省略することができる。

図２を参照すると、薄膜トランジスタなどスイッチング素子（Ｑ）は、薄膜トランジスタ表示板である下部表示板１００に備えられており、三端子素子としてその制御端子及び入力端子は、各々ゲート線（Ｇ_１−Ｇ_２ｎ）、データ線（Ｄ−Ｄ_ｍ）、及びダミー線（Ｌ１、Ｌ２）に連結されており、出力端子は液晶キャパシタ（Ｃ_ＬＣ）及びストレージキャパシタ（Ｃ_ＳＴ）に連結されている。
液晶キャパシタ（Ｃ_ＬＣ）は、下部表示板１００の画素電極１９０と共通電極表示板である上部表示板２００の共通電極２７０を二つの端子にし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Ｑ）に連結され、共通電極２７０は上部表示板２００の全面に形成されて、共通電圧Ｖ_ｃｏｍの印加を受ける。図２とは違って、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には、二つの電極１９０、２７０のうちの少なくとも一つが線状または棒状で作ることができる。
液晶キャパシタ（Ｃ_ＬＣ）の補助的な役割を果たすストレージキャパシタ（Ｃ_ＳＴ）は、下部表示板１００に備えられる別個の信号線（図示せず）及び画素電極１９０が絶縁体を間に置いて重なって構成され、この別個の信号線には共通電圧Ｖ_ｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタ（Ｃ_ＳＴ）は、画素電極１９０が絶縁体を媒介にしてすぐ上の前段ゲート線と重なって構成されることができる。

図３に示すように、一対のゲート線（Ｇ_１とＧ_２、Ｇ_３とＧ_４・・・）は、一つの行の画素電極１９０の上下に配置されている。また、データ線（Ｄ_１−Ｄ_ｍ）は、二つの列の画素電極１９０の間に一つずつ配置されている。つまり、一対の画素列の間に一つのデータ線が配置されている。これらゲート線（Ｇ_１−Ｇ_２ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）と画素電極１９０間の連結をより詳しく説明する。

画素電極１９０の上側及び下側に連結された複数対のゲート線（Ｇ_１−Ｇ_２ｎ）は、各画素電極１９０の上側または下側に配置されたスイッチング素子（Ｑ）によって当該画素電極１９０に連結される。
つまり、奇数番目の画素行で、データ線（Ｄ_１−Ｄ_ｍ）を中心に左側に位置したスイッチング素子（Ｑ）は、上側に位置したゲート線（Ｇ_１、Ｇ_５、Ｇ_９・・・）に連結されており、データ線（Ｄ_１−Ｄ_ｍ）を中心に右側に位置したスイッチング素子（Ｑ）は、下側に位置したゲート線（Ｇ_２、Ｇ_６、Ｇ_１０・・・）に連結されている。反面、偶数番目の画素行に位置した上側ゲート線（Ｇ_３、Ｇ_７、Ｇ_１１・・・）及び下側ゲート線（Ｇ_４、Ｇ_８、Ｇ_１２・・・）とスイッチング素子（Ｑ）との連結は、奇数番目の画素行と反対である。つまり、データ線（Ｄ_１−Ｄ_ｍ）を中心に右側に位置したスイッチング素子（Ｑ）は、上側に位置したゲート線（Ｇ_３、Ｇ_７、Ｇ_１１・・・）に連結されており、データ線（Ｄ_１−Ｄ_ｍ）を中心に左側に位置したスイッチング素子（Ｑ）は、下側に位置したゲート線（Ｇ_４、Ｇ_８、Ｇ_１２・・・）に連結されている。

奇数番目の行の画素電極１９０のうちのデータ線（Ｄ_１−Ｄ_ｍ）を中心に左側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じてすぐ隣接したデータ線（Ｄ_１−Ｄ_ｍ）に連結されており、データ線（Ｄ_１−Ｄ_ｍ）を中心に右側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じて次に隣接したデータ線に連結されている。
偶数番目の行の画素電極１９０のうちのデータ線（Ｄ_１−Ｄ_ｍ）を中心に左側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じて直前のデータ線に連結されており、データ線（Ｄ_１−Ｄ_ｍ）を中心に右側に位置した画素電極１９０は、スイッチング素子（Ｑ）を通じてすぐ隣接したデータ線に連結されている。また、第１列の偶数番目の行の画素電極１９０は、最後のデータ線（Ｄ_ｍ）に連結されたダミー線（Ｌ１）に連結されており、最後の列の奇数番目の行の画素電極１９０は、第１データ線（Ｄ１）に連結されたダミー線（Ｌ２）に連結されている。

上述したように、各画素に形成されたスイッチング素子（Ｑ）は、データ線（Ｄ_１−Ｄ_ｍ）やダミー線（Ｌ１、Ｌ２）によりたやすく連結できるように、つまり、連結長さをなるべく短くすることができる位置に形成する。従って、図３に示す配置において、スイッチング素子（Ｑ）の位置は毎画素行ごとに変わる。つまり、奇数番目の行に位置した画素対のうち、データ線（Ｄ_１−Ｄ_ｍ）の左側に位置した画素の右側上端部には、スイッチング素子（Ｑ）が形成されており、データ線（Ｄ_１−Ｄ_ｍ）の右側に位置した画素の右側下端部には、スイッチング素子（Ｑ）が形成されている。
その反面、偶数番目の行に位置した画素のスイッチング素子（Ｑ）の形成位置は、隣接した画素行の形成位置と正反対である。つまり、偶数番目の行に位置した画素対のうち、データ線（Ｄ_１−Ｄ_ｍ）の左側に位置した画素の左側下端部には、スイッチング素子（Ｑ）が形成されており、データ線（Ｄ_１−Ｄ_ｍ）の右側に位置した画素の左側上端部には、スイッチング素子（Ｑ）が形成されている。

図３に示す画素電極１９０とデータ線（Ｄ_１−Ｄ_ｍ）との連結を整理すれば、各画素行において、隣接した二つのデータ線の間に位置した二つの画素のスイッチング素子（Ｑ）は、同一なデータ線に連結されている。つまり、奇数番目の画素行で二つのデータ線の間に形成された二つの画素のスイッチング素子（Ｑ）は、右側に位置したデータ線に連結されており、偶数番目の画素行で二つのデータ線の間に形成された二つの画素のスイッチング素子（Ｑ）は、左側に位置したデータ線に連結されている。
図３に示す配置は、単に一つの例であり、奇数番目の行、偶数番目の行の画素電極１９０とデータ線（Ｄ_１−Ｄ_ｍ）、及びゲート線（Ｇ_１−Ｇ_２ｎ）の連結は互いに変わることができて、また、別の連結関係を有することもできる。

一方、色表示を実現するためには、各画素が三原色のうちの一つを固有に表示する（空間分割）か、各画素が時間によって交互に三原色を表示するように（時間分割）して、これら三原色の空間的、時間的合計によって所望の色相が認識されるようにする。図２は空間分割の一例であって、各画素が画素電極１９０に対応する領域に赤色、緑色、または青色のカラーフィルタ２３０を備えていることを示している。図２とは違って、カラーフィルタ２３０は下部表示板１００の画素電極１９０上または下に形成することもできる。
図３では、カラーフィルタ２３０が行方向には赤色、緑色、青色の順序に配列され、各画素列は一つの色相のカラーフィルタ２３０だけを有する帯状配列をなしている（図示せず）。
また、液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光させる偏光子（図示せず）が付着されている。

上述したこのような液晶表示板組立体３００の詳細構造について図４乃至図７を参照して詳しく説明する。
図４は、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図５乃至図７は、各々図４の薄膜トランジスタ表示板をＶ−Ｖ’線、ＶＩ−ＶＩ’線、及びＶＩＩ−ＶＩＩ’線に沿って切断した断面図である。
既に説明したように、本発明の一実施形態による液晶表示装置は、薄膜トランジスタ表示板１００とこれと対向する共通電極表示板２００、そして薄膜トランジスタ表示板１００と共通電極表示板２００との間に入っている液晶層３を含む。

まず、薄膜トランジスタ表示板１００について詳細に説明する。
図４乃至図７を参照すると、透明なガラスなどの絶縁基板１１０上に複数のゲート線１２１ａ、１２１ｂと複数の維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）が形成されている。
ゲート線１２１ａ、１２１ｂは主に横方向にのびており、ゲート線１２１ａの一部は下または上に突出してゲート電極１２４ａ、１２４ｂを構成する。また、ゲート線１２１ａ、１２１ｂの一端部１２９は、他の層または外部装置との接続のために幅が拡張されている。二つのゲート線１２１ａ、１２１ｂは互いに隣接して対をなす。一番上のゲート線１２１ｂと一番下のゲート線１２１ａは対をなさないこともできる。
各維持電極線１３１はゲート線１２１ａ、１２１ｂと分離されており、互いに連結されて一対の長方形をなす複数の維持電極線１３３ａ１、１３３ａ２〜１３３ｄの集合及び一対の維持電極連結部１３５ａ、１３５ｂを含む。

一つの維持電極線１３３ａ１、１３３ａ２〜１３３ｄの集合は、主に横方向にのびた第１維持電極線１３３ａ１、１３３ａ２及び第２維持電極線１３３ｂを一対ずつ含み、主に縦方向にのびた一対の第３維持電極線１３３ｃ１、１３３ｃ２とその間に位置して縦方向にのびた第４維持電極線１３３ｄを含む。第４維持電極線１３３ｄを中心に左右両側に第１乃至第３維持電極線１３３ａ１、１３３ａ２〜１３３ｃ１、１３３ｃ２が一つずつ配置されて第４維持電極１３３ｄを共有する長方形をなし、この二つの長方形は、第４維持電極線１３３ｄの中央を中心に１８０゜回転対称的位置の関係を有する。
維持電極連結部１３５ａ、ｂは隣接した二つの維持電極線１３３ａ１、１３３ａ２〜１３３ｄの集合の隣接した維持電極線１３３ｃ１、１３３ｃ２を連結し、維持電極線１３３ａ１、ａ２はゲート電極１２４付近で曲がっている。
維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）には液晶表示装置の共通電極表示板２００の共通電極２７０に印加される共通電圧など所定の電圧が印加される。

ゲート線１２１ａ、１２１ｂと維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などで構成される。しかし、ゲート線１２１ａ、１２１ｂと維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）は、物理的性質が異なる二つの膜、つまり、下部膜（図示せず）とその上の上部膜（図示せず）を含むこともできる。上部膜はゲート線１２１ａ、１２１ｂと維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）の信号遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属で構成することができる。これとは違って、下部膜は他の物質、特にＩＴＯ（インジウム錫酸化物）及びＩＺＯ（インジウム亜鉛酸化物）との接触特性に優れている物質、例えばクロム、モリブデン（Ｍｏ）、モリブデン合金、タンタル（Ｔａ）、またはチタニウム（Ｔｉ）などで構成することもできる。下部膜と上部膜との組み合わせの良い例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金などが挙げられる。

ゲート線１２１ａ、１２１ｂと維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）の側面は、基板１１０の表面に対して傾斜しており、その傾斜角は約３０−８０゜であるのが好ましい。
ゲート線１２１ａ、１２１ｂ及び維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）上には、窒化ケイ素（ＳｉＮ_ｘ）などで構成されるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンは略称ａ−Ｓｉという）または多結晶シリコンなどで構成される複数の島状半導体１５２、１５４ａ、１５４ｂが形成されている。島状半導体１５４ａ、１５４ｂは各々ゲート電極１２４ａ、１２４ｂ上に位置してこれらを覆っており、半導体１５４ａは伸びて隣接するゲート線１２１ａ及び維持電極連結部１３５ａを覆う。また、半導体１５２は維持電極連結部１３５ｂを覆っている。

島状半導体１５２、１５４ａ、１５４ｂの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られた複数の島状抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが形成されている。接触部材１６３ａ、１６３ｂと接触部材１６５ａ、１６５ｂは対をなして島状半導体１５４ａ、１５４ｂ上に位置する。
島状半導体１５２、１５４ａ、１５４ｂと抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂの側面もまた基板１１０の表面に対して傾斜しており、その傾斜角は３０−８０゜であるのが好ましい。
抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレイン電極１７５ａ、ｂが形成されている。

データ線１７１は主に縦方向にのびてゲート線１２１ａ、１２１ｂ及び維持電極連結部１３５ａ、１３５ｂと交差してデータ電圧を伝達する。各データ線１７１の端部１７９は他の層または外部装置との接続のために幅が拡張されている。各データ線１７１からドレイン電極１７５ａ、１７５ｂに向かって右側方向または左側方向に各々のびた複数の岐がソース電極１７３ａ、１７３ｂを構成し、ドレイン電極１７５ａ、１７５ｂの一端部は線状であるが、もう一方の端部は他の層との接続のために幅が拡張されており、維持電極１３３ａ上に位置する。ソース電極１７３ｂはドレイン電極１７５ａの線状端部を一部囲むように曲がっており、ソース電極１７３ａは隣接した二つのゲート線１２１ａ、１２１ｂの間を横切って次隣接ドレイン電極１７５ａに接近してドレイン電極１７５ａの線状端部を一部囲むように曲がっている。

ゲート電極１２４ａ、１２４ｂ、ソース電極１７３ａ、１７３ｂ及びドレイン電極１７５ａ、１７５ｂは、島状半導体１５４ａ、１５４ｂと共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間の島状半導体１５４ａ／１５４ｂに形成される。
データ線１７１及びドレイン電極１７５ａ、１７５ｂはモリブデン系金属、クロム、タンタル、チタニウムなどの耐火性金属で構成することが好ましく、抵抗の低い上部膜及び接触特性の良い下部膜を含む多層膜構造を有することもできる。
データ線１７１及びドレイン電極１７５ａ、１７５ｂもゲート線１２１と同様に、その側面が約３０−８０゜の角度で各々傾斜しているのが好ましい。

抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂはその下部の島状半導体１５２、１５４ａ、１５４ｂとその上部のデータ線１７１及びドレイン電極１７５ａ、１７５ｂの間にだけ存在して接触抵抗を低くする役割を果たす。
既に説明したように、島状半導体１５２、１５４ａ、１５４ｂは、データ線１７１またはドレイン電極１７５ａ、１７５ｂがゲート線１２１及び維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）と合う部分でゲート線１２１及び維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）の境界を覆ってデータ線１７１の断線を防止する。

データ線１７１、ドレイン電極１７５ａ、１７５ｂ、及び露出された島状半導体１５２、１５４ａ、１５４ｂ部分の上には保護膜１８０が形成されている。保護膜１８０は、平坦化特性に優れており、感光性を有する有機物質、またはプラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などで構成する。これとは違って、保護膜１８０は有機物と窒化ケイ素の二重層で構成することもできる。
保護膜１８０にはドレイン電極１７５ａ、１７５ｂ及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８２、１８５が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されている。
保護膜１８０上にはＩＴＯまたはＩＺＯで構成される複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。

画素電極１９０は接触孔１８５によってドレイン電極１７５ａ、１７５ｂと物理的・電気的に連結されてドレイン電極１７５ａ、１７５ｂからデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧Ｖ_ｃｏｍの印加を受ける他の表示板２００の共通電極２７０と共に電場を生成することによって２つの電極１９０、２７０の間の液晶層３の液晶分子を再配列させる。
また、画素電極１９０及び共通電極２７０は、液晶キャパシタ（Ｃ_ＬＣ）を構成して薄膜トランジスタがターンオフされた後でも印加された電圧を維持するが、電圧維持能力を強化するために、液晶キャパシタ（Ｃ_ＬＣ）と並列に連結されたストレージキャパシタ（Ｃ_ＳＴ）は、画素電極１９０及びこれと隣接する維持電極線１３１（１３３ａ１、１３３ａ２〜１３３ｄ、１３５ａ、１３５ｂ）の重畳などで作られる。
画素電極１９０はドレイン電極１７５ａ、１７５ｂの拡張された端部及び維持電極線１３３ａを覆い、維持電極線１３３ｂ、１３３ｃ、１３３ｄとは一部重なって画素電極１９０の境界線が維持電極線１３３ｂ、１３３ｃ１、１３３ｃ２、１３３ｄ上に位置する。このようにゲート線１２１ａ、１２１ｂと画素電極１９０の境界線との間に維持電極線１３３ｂが露出されており、画素電極１９０とゲート線１２１ａとの間の寄生容量による画素電極１９０の電圧変動が低下する。

接触補助部材８１、８２は、接触孔１８１、１８２によってゲート線１２１ａ、１２１ｂの端部１２９及びデータ線１７１の端部１７９と各々連結される。接触補助部材８１、８２はゲート線１２１ａ、１２１ｂ及びデータ線１７１の各端部１２９、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。ゲート線１２１ａ、１２１ｂに走査信号を印加するゲート駆動部（図示せず）が表示板上に集積された場合、接触部材８１はゲート線１２１ａ、１２１ｂの端部１２９とゲート駆動部を連結する連結部材の役割を果たすことができて、時によって省略することもできる。
また、本発明の他の実施形態として、画素電極１９０の材料として、透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合、不透明な反射性金属を使用してもよい。この時、接触補助部材８１、８２は画素電極１９０と異なる物質、特にＩＴＯまたはＩＺＯで作られることができる。
画素電極１９０上には液晶層３を配向することができる配向膜（図示せず）が塗布されている。

次に、共通電極表示板２００について詳細に説明する。
透明なガラスなどの絶縁基板２１０上にブラックマトリックスという遮光部材２２０が形成されている。遮光部材２２０は、画素電極１９０の間の光漏れを防止する役割を果たすものであって、画素電極１９０と対向する開口領域を定義する。
基板２１０と遮光部材２２０上には複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は遮光部材２２０が定義する開口領域内にほとんど含まれるように配置されている。隣接する二つのデータ線１７１の間に位置し、縦方向に配列されたカラーフィルタ２３０は、互いに連結されて一つの帯を構成することができる。各カラーフィルタ２３０は赤色、緑色、青色など三原色のうちの一つを表示することができる。
カラーフィルタ２３０及び遮光部材２２０上には、有機物質などで構成される蓋膜２５０が形成されてカラーフィルタ２３０を保護し、表面を平坦にする。
蓋膜２５０の上にはＩＴＯまたはＩＺＯなどの透明な導電物質などで構成される共通電極２７０が形成されている。

再び図１を参照すれば、階調電圧生成部８００は画素の透過率と関連する二組の複数階調電圧を生成する。二組のうちの一組は共通電圧Ｖ_ｃｏｍに対して正の値を有し、もう一組は負の値を有する。
ゲート駆動部４００は液晶表示板組立体３００のゲート線（Ｇ_１−Ｇ_２ｎ）に連結されて、外部からのゲートオン電圧（Ｖ_ｏｎ）とゲートオフ電圧（Ｖ_ｏｆｆ）との組み合わせからなるゲート信号をゲート線（Ｇ_１−Ｇ_２ｎ）に印加し、複数の集積回路で構成される。
データ駆動部５００は液晶表示板組立体３００のデータ線（Ｄ_１−Ｄ_ｍ）に連結されて階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する。
複数のゲート駆動集積回路またはデータ駆動集積回路は、チップの形態でＦＰＣ基板に実装してＦＰＣ基板を液晶表示板組立体３００に付着することもできて、ＦＰＣ基板を使用せずガラス基板上にこれら集積回路を直接付着することもできて（ＣＯＧ実装方式）、これら集積回路と同じ機能を遂行する回路を画素の薄膜トランジスタと共に液晶表示板組立体３００に直接形成することもできる。
信号制御部６００はゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

次に、このような液晶表示装置の表示動作について詳細に説明する。
信号制御部６００は外部のグラフィック制御機（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、及びデータイネーブル信号（ＤＥ）などの提供を受ける。信号制御部６００の入力画像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて、画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理してゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送出し、データ制御信号（ＣＯＮＴ２）と処理した画像信号（ＤＡＴ）をデータ駆動部５００に送出する。ここで画像信号（Ｒ、Ｇ、Ｂ）の処理は、図３に示す液晶表示板組立体３００の画素配列によって画像データ（Ｒ、Ｇ、Ｂ）を再配列する動作を含む。

ゲート制御信号（ＣＯＮＴ１）はゲートオン電圧（Ｖ_ｏｎ）の出力開始を指示する走査開始信号（ＳＴＶ）、ゲートオン電圧（Ｖ_ｏｎ）の出力時期及び出力電圧を制御する少なくとも一つのクロック信号などを含む。
データ制御信号（ＣＯＮＴ２）は画像データ（ＤＡＴ）の伝送開始を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ_１−Ｄ_ｍ）に当該データ電圧の印加を指示するロード信号（ＴＰ）、共通電圧（Ｖ_ｃｏｍ）に対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”という）を反転させる反転信号（ＲＶＳ）、及びデータクロック信号（ＨＣＬＫ）などを含む。
データ駆動部５００は信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって一つの行の画素のうち、半分に対する画像データ（ＤＡＴ）の集合を順次に受信し、階調電圧生成部８００からの階調電圧のうち、各画像データ（ＤＡＴ）に対応する階調電圧を選択することによって画像データ（ＤＡＴ）を当該データ電圧に変換する。その後、これを当該データ線（Ｄ_１−Ｄ_ｍ）に印加する。

ゲート駆動部４００は信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖ_ｏｎ）をゲート線（Ｇ_１−Ｇ_２ｎ）に順次に印加し、このゲート線（Ｇ_１−Ｇ_２ｎ）に連結されたスイッチング素子（Ｑ）をターンオンさせる。その結果、データ線（Ｄ_１−Ｄ_ｍ）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑ）を通じて当該画素に印加される。
画素に印加されたデータ電圧と共通電圧（Ｖ_ｃｏｍ）との差は、液晶キャパシタ（Ｃ_ＬＣ）の充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異にする。その結果、液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００、２００に付着された偏光子（図示せず）によって光の透過率変化として現れる。

１／２水平周期（または“１／２Ｈ”）［水平同期信号Ｈｓｙｎｃの一周期］を単位にしてデータ駆動部５００とゲート駆動部４００は同じ動作を繰り返す。このような方式で、１フレーム間全てのゲート線（Ｇ_１−Ｇ_２ｎ）に対して順次にゲートオン電圧（Ｖ_ｏｎ）を印加し、全ての画素にデータ電圧を印加する。１フレームが終われば、次のフレームが始まって、各画素に印加されるデータ電圧の極性が直前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（“フレーム反転”）。
このようなフレーム反転の他にも、データ駆動部５００は１フレーム内で隣接するデータ線（Ｄ_１−Ｄ_ｍ）を通して流れるデータ電圧の極性を反転させて、これによってデータ電圧の印加を受けた画素電圧の極性もまた変化する。ところが、図３に示すように、画素とデータ線（Ｄ_１−Ｄ_ｍ）との連結が多様であるために、データ駆動部５００での極性反転パターンと液晶表示板組立体３００の画面に現れる画素電圧の極性反転パターンが異なって現れる。以下では、データ駆動部５００での反転を駆動部反転と言い、画面に現れる反転を見掛け反転（ａｐｐａｒｅｎｔ ｉｎｖｅｒｓｉｏｎ）という。

再び図３を参照して、本発明の一実施形態による反転形態について詳細に説明する。
図３において、駆動部反転は列反転であって、一つのデータ線に流れるデータ電圧は常に同一極性であり、隣接した二つのデータ線に流れるデータ電圧は反対極性であり、見掛け反転は１×２ドット反転である。
このように、見掛け反転がドット反転になれば、画素電圧が正極性である時と負極性である時、キックバック電圧によって現れる輝度の差が分散して示されるため、縦線が低下する。

次に、図８を参照して本発明の他の実施形態による液晶表示装置について詳細に説明する。
図８は、本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。
図８に示す画素配列もまた図３に示す画素配列と類似している。つまり、一対のゲート線が一つの行の画素電極１９０の上下に配置されており、データ線（Ｄ_１−Ｄ_ｍ）は二つの列の画素電極１９０の間に一つずつ配置されている。
また、一つの画素行で隣接した二つのデータ線の間に位置した一対の画素電極１９０に連結されたスイッチング素子（Ｑ）は、互いに異なるゲート線（Ｇ_２ｉ−１、Ｇ_２ｉ）に連結されているが、例えば、画素の下側に配置されたスイッチング素子（Ｑ）は下側ゲート線（Ｇ_２ｉ）に連結されており、上側に配置されたスイッチング素子（Ｑ）は上側ゲート線（Ｇ_２ｉ−１）に連結されている。
それだけでなく、データ線からのび出てスイッチング素子（Ｑ）に連結される複数の端子線は、全て隣接した二つのゲート線の間に存在する。

しかしながら、図８で各画素電極１９０に連結されたスイッチング素子（Ｑ）の位置は、図３での位置とは相異している。つまり、各スイッチング素子（Ｑ）はデータ線から遠い方に配置している。言い換えれば、ほぼ長方形である画素電極１９０の二つの縦境界線のうちの一つはデータ線と隣接し、もう一つはデータ線から遠く離れているが、スイッチング素子（Ｑ）は全てデータ線から遠い境界線付近に位置する。
その他、図８に示す配列について詳細に説明すれば、隣接した二つのデータ線の間に位置して行方向に隣接した一対の画素（以下、“単位画素対”という）のスイッチング素子（Ｑ）は、同じデータ線に連結されている。また、列方向に隣接した一対の画素は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は互いに反対側に位置する。一つの画素行を見れば、同じ構造の単位画素対が繰り返される構造である。結局、２×１行列構造の画素配列が行方向と列方向に繰り返して配列される。

次に、図８の画素配列を有する液晶表示装置用薄膜トランジスタ表示板の構造について図９及び図１０を参照して詳細に説明する。図９及び図１０は各々図８に示す画素配列を有する液晶表示装置用薄膜トランジスタ表示板の配置図である。
図９を参考にすれば、本発明の一実施形態による薄膜トランジスタ表示板１００に対する構造は、図４乃至図７に示した構造と類似している。
基板１１０上に複数のゲート電極１２４ａ、１２４ｂを含む複数のゲート線１２１ａ、１２１ｂと、維持電極線１３３ａ１、１３３ａ２、１３３ｂ１、１３３ｂ２、１３３ｃ１、１３３ｃ２、１３３ｄ及び維持電極連結部１３５ａ、１３５ｂを含む複数の維持電極線１３１（１３３ａ１、１３３ａ２、１３３ｂ１、１３３ｂ２、１３３ｃ１、１３３ｃ２、１３３ｄ）とが形成されており、その上にゲート絶縁膜１４０、複数の島状半導体１５２、１５４ａ、１５４ｂ、及び複数の抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが順次に形成されている。抵抗性接触部材１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、ソース電極１７３ａ、１７３ｂを含む複数のデータ線１７１及び複数のドレイン電極１７５ａ、１７５ｂが形成されており、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数の接触孔１８１、１８２、１８５が形成されており、保護膜１８０上には、複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。

しかし、図９及び図１０の薄膜トランジスタ表示板は、ゲート線１２１ａ，１２１ｂとデータ線１７１との交差点に位置する複数の島状半導体１５３、及びこの島状半導体１５３とデータ線との間に位置する複数の抵抗性接触部材１６６をさらに含む。その代わり、島状半導体１５３には延長部がない。
島状半導体１５３もまたデータ線１７１がゲート線１２１と合う部分でゲート線１２１の境界を覆ってデータ線１７１の断線を防止し、抵抗性接触部材１６６もまた島状半導体１５３とデータ線１７１との間の接触抵抗を低くする。

さらに、図１０において、ゲート電極１２４ａ、１２４ｂは、ゲート線１２１ａ、１２１ｂがのびた方向と実質的に平行な上部境界線を有している。また、各データ線１７１から上側または下側に複数の分岐がドレイン電極１７５ａ、１７５ｂに向かって突出して、複数の曲がったＵ字形のソース電極１７３ａ、１７３ｂを構成する。この時、ドレイン電極１７５ａ、１７５ｂはゲート電極１２４ａ、１２４ｂと重畳するが、特にゲート線１２１ａ、１２１ｂと実質的に平行し、データ線１７１と実質的に垂直であるゲート電極１２４ａ、１２４ｂの上部境界線と重畳する。このようにすれば、ゲート電極１２４ａ、１２４ｂの上部境界線に沿って、つまり、ゲート線１２１ａ、１２１ｂがのびた方向に沿ってドレイン電極１７５ａ、１７５ｂが移動しても、ドレイン電極１７５ａ、１７５ｂとゲート電極１２４ａ、１２４ｂとの重畳面積は、一定に維持される。

次に、図８乃至図１０に示す実施形態の場合、図４乃至図７に示す実施形態に比べて発生する縦線が減少するが、これについて図１１及び図１２を参照して詳細に説明する。
図１１は、図４乃至図７に示す液晶表示装置を概略的に示した配置図であり、図１２は図８乃至図１０に示す液晶表示装置を概略的に示した配置図である。図１１及び図１２で斜線を引いた領域は遮光部材で覆われる領域である。
隣接した二つの画素電極１９０の間の距離は、データ線１７１が配置されている場合とそうでない場合との間に差が発生する。つまり、画素電極１９０の間にデータ線１７１を配置するためには、データ線１７１の横幅以上の面積が必要であるため、データ線１７１が配置される部分の幅は、そうでない部分の幅より大きい値を確保しなければならない。
このような画素電極１９０間の幅の差によって、画素電極１９０の間に位置する遮光部材の横幅もまたデータ線１７１の配置の要否によって変わる。例えば、１５インチＷＸＧＡ級の液晶表示装置である場合、データ線１７１が配置されている部分の遮光部材の幅は約２９μｍである反面、データ線１７１が配置されていない部分の遮光部材の幅は約１８μｍであって、約１１μｍ程度の幅の差が発生する。

図１１の場合、データ線１７１が配置されている“Ａ”部分の遮光部材の面積及びデータ線１７１が配置されていない“Ｂ”部分の遮光部材の面積が、遮光部材のこのような幅の差に相当する面積だけ異なる。従って、データ線１７１を介在した画素と、そうでない二つの画素との表示面積が異なることによって縦線が生じる可能性がある。
しかし、図８乃至図１０に示す液晶表示装置では、データ線１７１が配置されていない画素電極１９０の間にスイッチング素子（Ｑ）を配置するため、図１２に示すように、遮光部材の面積（Ｄ）は、データ線１７１が配置されていない画素電極１９０間の面積以外に、これらスイッチング素子（Ｑ）による面積が加えられる。これにより、スイッチング素子（Ｑ）が形成される部分だけ遮光部材の面積が増加して、データ線１７１の配置によって増加した“Ｃ”部分の増加分が補償され、“Ｃ”部分と“Ｄ”部分の面積がほとんど同一になる。つまり、二つの部分（Ｃ、Ｄ）の遮光部材の面積差が減って縦線が発生するのを低下させる。

次に、図１３乃至図１５を参照して本発明の他の実施形態による液晶表示装置での画素配列を詳細に説明する。
図１３乃至図１５は各々本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。
図１３乃至図１５に示す画素配列は、図８に示した画素配列と類似している。つまり、一対のゲート線（Ｇ_２ｉ−１、Ｇ_２ｉ）が一つの行の画素電極１９０の上下に配置されており、データ線（Ｄ_ｉ）は二つの列の画素電極１９０の間に一つずつ配置されている。
また、一つの画素行で隣接した二つのデータ線の間に位置した一対の画素電極１９０に連結されたスイッチング素子（Ｑ）は、互いに異なるゲート線（Ｇ_２ｉ−１、Ｇ_２ｉ）に連結されているが、例えば、画素電極１９０のの下側の角部付近に配置されたスイッチング素子（Ｑ）は、下側ゲート線（Ｇ_２ｉ）に連結されており、上側の角部付近に配置されたスイッチング素子（Ｑ）は、上側ゲート線（Ｇ_２ｉ−１）に連結されている。
さらに、各スイッチング素子（Ｑ）は、データ線（Ｄ_ｉ、Ｄ_ｉ＋１）から遠い方に配置されて、スイッチング素子（Ｑ）は全てデータ線（Ｄ_ｉ、Ｄ_ｉ＋１）から遠い境界線付近に位置し、データ線（Ｄ_ｉ、Ｄ_ｉ＋１）からのび出てスイッチング素子（Ｑ）に連結される複数の端子線は、全て隣接した二つのゲート線の間に存在する。

しかし、これら図１３乃至図１５に示す画素配列において、各スイッチング素子（Ｑ）とデータ線との連結が相異している。
これをより詳しく説明すれば、以下の通りである。
図１３に示す配列において、単位画素対のスイッチング素子（Ｑ）は、互いに異なるデータ線に連結されている。また、列方向に隣接した一対の画素は互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は互いに反対側に位置する。行方向に隣接した２つの単位画素対で対応する画素のスイッチング素子（Ｑ）は、互いに異なる方向のデータ線に連結されており、そのスイッチング素子（Ｑ）は互いに反対側に位置する。結局、行列に配列された４つの単位画素対が繰り返される構造であって、２×１行列構造の画素配列が行方向と列方向に繰り返して配列される。

図１４に示す配列において、単位画素対のスイッチング素子は、同一なデータ線に連結されている。また、列方向に隣接した一対の画素は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は同一側に位置する。行方向に隣接した２つの単位画素対は、同一な構造を有する。結局、２×２行列構造の画素配列が行方向と列方向に繰り返して配列される。
また、図１５に示す配列において、単位画素対のスイッチング素子（Ｑ）は、同一なデータ線に連結されている。また、列方向に隣接した一対の画素は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は同一側に位置する。行方向に隣接した二つの単位画素対のスイッチング素子（Ｑ）は、同一側のデータ線に連結されており、互いに反対側に位置する。結局、２×２行列に配列された４つの単位画素対が繰り返される構造であって、２×４行列構造の画素配列が行方向と列方向に繰り返して配列される。

次に、図１６乃至図１８を参照して本発明の他の実施形態による液晶表示装置での画素配列を詳細に説明する。
図１６乃至図１８は、各々本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。
図１６乃至図１８に示す画素配列は、図８に示す画素配列と類似している。つまり、一対のゲート線（Ｇ_２ｉ−１、Ｇ_２ｉ）が一つの行の画素電極１９０上下に配置されており、データ線（Ｄ_ｊ）は二つの列の画素電極１９０の間に一つずつ配置されている。
また、一つの画素行で隣接した二つのデータ線の間に位置した一対の画素電極１９０に連結されたスイッチング素子（Ｑ）は、互いに異なるゲート線（Ｇ_２ｉ−１、Ｇ_２ｉ）に連結されているが、例えば、画素の下側に配置されたスイッチング素子（Ｑ）は下側ゲート線（Ｇ_２ｉ）に連結されており、上側に配置されたスイッチング素子（Ｑ）は上側ゲート線（Ｇ_２ｉ−１）に連結されている。
さらに、各スイッチング素子（Ｑ）はデータ線から遠い方に配置され、スイッチング素子（Ｑ）は全てデータ線から遠い境界線付近に位置し、データ線からのび出てスイッチング素子（Ｑ）に連結される複数の端子線１７４は、全て隣接した二つのゲート線の間に存在する。

しかし、これら図１６乃至図１８に示す画素配列において、各スイッチング素子（Ｑ）とデータ線との連結が相異している。また、一つの端子線１７４に２つのスイッチング素子（Ｑ）が連結されている。より詳しく説明すれば、列方向に隣接した２つの単位画素対において、上側単位画素対の下側スイッチング素子（Ｑ）は、下側単位画素対の上側スイッチング素子（Ｑ）と同一なデータ線に連結されている。
これをより詳細に説明すれば、以下の通りである。
図１６に示す配列において、単位画素対のスイッチング素子（Ｑ）は、互いに異なるデータ線に連結されている。また、列方向に隣接した一対の画素は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は互いに同一側に位置する。行方向に隣接した二つの単位画素対は、同一な構造を有する。結局、２×２行列構造の画素配列が行方向と列方向に繰り返して配列される。

図１７に示す配列において、単位画素対のスイッチング素子（Ｑ）は、互いに異なるデータ線に連結されている。また、列方向に隣接した一対の画素は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は同一側に位置する。行方向に隣接した２つの単位画素対で対応する画素のスイッチング素子（Ｑ）は、互いに異なる側のデータ線に連結されており、そのスイッチング素子（Ｑ）は、互いに反対側に位置する。結局、行列に配列された４つの単位画素対が繰り返される構造であって、２×４行列構造の画素配列が行方向と列方向に繰り返して配列される。
図１８に示す配列において、単位画素対のスイッチング素子は、互いに異なるデータ線に連結されている。また、列方向に隣接した一対の画素は、同一なデータ線に連結されているか互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は同一側に位置するか反対側に位置する。行方向に隣接した２つの単位画素対で対応する画素のスイッチング素子（Ｑ）は、互いに異なるデータ線に連結されており、そのスイッチング素子（Ｑ）は互いに反対側に位置する。
結局、４×４行列構造の画素配列が行方向と列方向に繰り返して配列される。

次に、このような画素配列を有する本発明の他の実施形態による反転形態を見れば、図１６乃至図１８で駆動部反転は列反転であって、一つのデータ線に流れるデータ電圧は、常に同一極性であり、隣接した２つのデータ線に流れるデータ電圧は、反対極性である。
しかし、図１６及び図１７で見掛け反転は１×１ドット反転であり、図１８で見掛け反転は各々２×２ドット反転である。
このように、見掛け反転がドット反転になれば、画素電圧が正極性である時と負極性である時、キックバック電圧によって現れる輝度の差が分散して示されるため、縦線が発生するのを低減することができる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施形態による液晶表示装置の構造図である。 本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図４に示す薄膜トランジスタ表示板を含む液晶表示板組立体をＶ−Ｖ’線に沿って切断した断面図である。 図４に示す薄膜トランジスタ表示板を含む液晶表示板組立体をＶＩ−ＶＩ’線に沿って切断した断面図である。 図４に示す薄膜トランジスタ表示板を含む液晶表示板組立体をＶＩＩ−ＶＩＩ’線に沿って切断した断面図である。 本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。 図８に示す画素配列を有する液晶表示装置用薄膜トランジスタ表示板の配置図である。 図８に示す画素配列を有する液晶表示装置用薄膜トランジスタ表示板の配置図である。 図４乃至図７に示す液晶表示装置を概略的に示した配置図である。 図８乃至図１０に示す液晶表示装置を概略的に示した配置図である。 本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。 本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。 本発明の他の実施形態による液晶表示装置の画素配列を示す図面である。 本発明の他の実施形態による画素配列を示す図面である。 本発明の他の実施形態による画素配列を示す図面である。 本発明の他の実施形態による画素配列を示す図面である。

符号の説明

８１、８２ 接触補助部材
１００ 下部表示板
１１０、２１０ 絶縁基板
１２１ａ、１２１ｂ ゲート線
１２４ａ、１２４ｂ ゲート電極
１３１（１３３ａ１、１３３ａ２、〜１３３ｄ、１３５ａ、１３５ｂ） 維持電極線
１３５ａ、１３５ｂ 維持電極連結部
１４０ ゲート絶縁膜
１５２、１５３、１５４ａ、１５４ｂ 島状半導体
１６２、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６ 抵抗性接触部材
１７１ データ線
１７３ａ、１７３ｂ ソース電極
１７５ａ、１７５ｂ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１９０ 画素電極
２００ 上部表示板
２２０ 遮光部材
２３０ カラーフィルタ
２５０ 蓋膜
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
５１０ 可撓性印刷回路（ＦＰＣ）基板
５２１ データ伝達線
５２２ａ、５２２ｂ、５２３ａ、５２３ｂ、５５１ａ、５５１ｂ 信号伝達線
５４０ データ駆動集積回路チップ
５５０ 印刷回路基板（ＰＣＢ）
６００ 信号制御部
８００ 階調電圧生成部

Claims (36)

1. 行列状に配列されている画素電極、及び該画素電極に連結されているスイッチング素子を各々有する複数の画素と、
   前記スイッチング素子に連結されており、行方向にのびている複数のゲート線と、
   前記スイッチング素子に連結されており、列方向にのびている複数のデータ線と、を有し、
   各画素行は少なくとも２つのゲート線を有し、該各画素行において隣接した２つの画素は、隣接する２つのデータ線の間に配列されて画素対を形成し、
   前記画素対を形成する前記隣接した２つの画素に含まれる画素電極の各々は、すぐ隣接するデータ線と隣接した第１側及び該第１側より前記隣接するデータ線から遠い第２側を有しており、
   前記画素対を形成する前記隣接した２つの画素に含まれる各画素電極に連結されているスイッチング素子から該隣接した２つの画素の間の境界までの距離は、前記スイッチング素子から前記画素対と隣接する前記データ線までの距離より小さいことを特徴とする表示装置。
2. 前記画素対を形成する前記隣接した２つの画素は、互いに異なるゲート線に連結されていることを特徴とする請求項１に記載の表示装置。
3. 前記画素対の各画素は、互いに同一なデータ線に連結されていることを特徴とする請求項２に記載の表示装置。
4. 前記画素対の各画素は、互いに異なるデータ線に連結されていることを特徴とする請求項２に記載の表示装置。
5. 一つの列で隣接した前記画素は、同一なデータ線に連結されていることを特徴とする請求項２に記載の表示装置。
6. 一つの列で隣接した前記画素は、互いに異なるデータ線に連結されていることを特徴とする、請求項２に記載の表示装置。
7. 前記画素対の各画素と連結されている互いに異なるゲート線は、前記画素の上側及び下側に配列されていることを特徴とする請求項２に記載の表示装置。
8. 各行にて隣接した２つの画素に該当するスイッチング素子は、各画素で列方向に互いに反対位置に形成されていることを特徴とする請求項１に記載の表示装置。
9. 一つの列で隣接した前記画素に該当するスイッチング素子は、各々実質的に同一位置に配列されていることを特徴とする請求項８に記載の表示装置。
10. 一つの列で隣接した前記画素に該当するスイッチング素子は、各々実質的に反対位置に配列されていることを特徴とする請求項８に記載の表示装置。
11. 一つの行で隣接した前記画素対に対応する画素のスイッチング素子は、各々実質的に同一位置に配列されていることを特徴とする請求項８に記載の表示装置。
12. 一つの行で隣接した前記画素対に対応する画素のスイッチング素子は、各々実質的に反対位置に配列されていることを特徴とする請求項８に記載の表示装置。
13. 前記データ線及び前記スイッチング素子は、端子線によって連結されていることを特徴とする請求項１に記載の表示装置。
14. 前記端子線の各々は、隣接した２つのゲート線の間に配列されていることを特徴とする請求項１３に記載の表示装置。
15. 前記端子線の各々は、２つのスイッチング素子と連結されていることを特徴とする請求項１３に記載の表示装置。
16. 前記各スイッチング素子は、前記一つのゲート線に連結されており、前記ゲート線に実質的に平行な一側を有するゲート電極と、
    前記一つのデータ線に連結されているソース電極と、
    前記一つの画素電極と連結されており、前記ゲート電極の一側と交差するドレイン電極とを有することを特徴とする請求項１に記載の表示装置。
17. 前記表示装置の駆動部反転は、列反転であることを特徴とする請求項１に記載の表示装置。
18. 前記表示装置の見掛け反転（ａｐｐａｒｅｎｔ ｉｎｖｅｒｓｉｏｎ）は、ドット反転であることを特徴とする請求項１７に記載の表示装置。
19. 前記画素電極の間に配列される遮光部材をさらに有することを特徴とする請求項１に記載の表示装置。
20. 前記遮光部材は、列方向にのびており、前記データ線と重畳する第１部分と、
    前記列方向にのびており、前記データ線と重畳しない第２部分と、
    前記スイッチング素子と重畳する第３部分とを有し、
    前記第１部分は、前記第２部分より広いことを特徴とする請求項１９に記載の表示装置。
21. 行列状に配列された複数の画素電極と、
    前記複数の画素電極の画素電極にそれぞれ連結された複数のスイッチング素子と、
    前記スイッチング素子に連結されて行方向にのび、隣接した２つの画素行の間に２つのゲート線が配列された複数のゲート線と、
    前記スイッチング素子に連結されて列方向にのびた複数のデータ線と、を有し、
    各画素行において前記行方向のすぐ隣接した２つの画素電極は、すぐ隣接する２つのデータ線の間に配列されて画素対を形成し、該画素対を形成する前記すぐ隣接した２つの画素は、異なるゲート線に連結され、
    前記画素対に含まれる第１画素電極と連結されたスイッチング素子から、前記第１画素電極と該第１画素電極に隣接して前記画素対に含まれる第２画素電極との間の境界までの距離は、前記第１画素に連結されたスイッチング素子から、前記第１画素電極に対して直近のデータ線までの距離より小さく、
    第１データ線と、隣接した２つの画素行の間にのびた隣接した２つの第１ゲート線のうちの１つとにそれぞれ連結され、前記第１データ線に対して直近の画素電極に連結された２つの第１スイッチング素子と、
    前記第１データ線と、前記隣接した２つの画素行の間にのびて前記２つの第１ゲート線に対して次に隣接する２つの第２ゲート線のうちの１つとにそれぞれ連結され、前記第１データ線に隣接する２つの第２データ線のうちの１つに対して直近のそれぞれの画素電極に連結された２つの第２スイッチング素子と、を有することを特徴とする表示装置。
22. 前記２つの第１スイッチング素子は、異なる画素行に配列され、前記２つの第２スイッチング素子は、異なる画素行に配列されることを特徴とする請求項２１に記載の表示装置。
23. 前記２つの第１スイッチング素子及び前記２つの第２スイッチング素子は、列方向に交互に配列されることを特徴とする請求項２２に記載の表示装置。
24. 画素行は、前記２つの第１スイッチング素子のうちの１つと前記２つの第２スイッチング素子のうちの１つとの間に位置し、前記２つの第１スイッチング素子のうちの他の１つ及び前記２つの第２スイッチング素子のうちの他の１つは、同一の画素行に配列されることを特徴とする請求項２３に記載の表示装置。
25. 前記画素対の前記第１画素電極及び前記第２画素電極に連結された異なるゲート線は、前記画素対の上側及び下側に配列されることを特徴とする請求項２１に記載の表示装置。
26. 前記データ線及び前記スイッチング素子は、端子線によって連結されることを特徴とする請求項２１に記載の表示装置。
27. 前記端子線の各々は、隣接した２つのゲート線の間に配列されることを特徴とする請求項２６に記載の表示装置。
28. 前記端子線の各々は、２つのスイッチング素子と連結されることを特徴とする請求項２６に記載の表示装置。
29. 行列状に配列された複数の画素電極と、
    前記複数の画素電極の画素電極にそれぞれ連結された複数のスイッチング素子と、
    前記スイッチング素子に連結されて行方向にのび、隣接した２つの画素行の間に２つのゲート線が配列された複数のゲート線と、
    前記スイッチング素子に連結されて列方向にのびた複数のデータ線と、を有し、
    各画素行において前記行方向のすぐ隣接した２つの画素電極は、すぐ隣接する２つのデータ線の間に配列されて画素対を形成し、該画素対を形成する前記すぐ隣接した２つの画素は、異なるゲート線に連結され、
    前記画素対に含まれる第１画素電極と連結されたスイッチング素子から、前記第１画素電極と該第１画素電極に隣接して前記画素対に含まれる第２画素電極との間の境界までの距離は、前記第１画素に連結されたスイッチング素子から、前記第１画素電極に対して直近のデータ線までの距離より小さく、
    第１データ線と、隣接した２つの画素行の間にのびた隣接した２つの第１ゲート線のうちの１つとに連結され、前記第１データ線に対して直近の画素電極に連結された第１スイッチング素子と、
    前記第１データ線と、前記隣接した２つの第１ゲート線のうちの他の１つとに連結され、前記第１データ線に隣接する第２データ線に対して直近の画素電極に連結された第２スイッチング素子と、
    前記第１データ線と、前記隣接した２つの画素行の間にのびて前記２つの第１ゲート線に対して次に隣接した２つの第２ゲート線のうちの１つとに連結され、前記第１データ線に対して直近の画素電極に連結された第３スイッチング素子と、
    前記第１データ線と、前記隣接した２つの第２ゲート線のうちの他の１つとに連結され、前記第１データ線を基準として前記第２データ線の向かい側に位置して前記第１データ線と隣接する第３データ線に対して直近の画素電極に連結された第４スイッチング素子と、を有することを特徴とする表示装置。
30. 前記第１スイッチング素子及び前記第２スイッチング素子は異なる画素行に配列され、前記第３スイッチング素子及び前記第４スイッチング素子は異なる画素行に配列されることを特徴とする請求項２９に記載の表示装置。
31. 前記第１、第２、第３、及び第４スイッチング素子は、列方向に交互に配列されることを特徴とする請求項３０に記載の表示装置。
32. 画素行は、前記第１スイッチング素子と前記第４スイッチング素子との間に位置し、前記第２スイッチング素子及び前記第３スイッチング素子は、同一の画素行に配列されることを特徴とする請求項３１に記載の表示装置。
33. 前記画素対の前記第１画素電極及び前記第２画素電極に連結された異なるゲート線は、前記画素対の上側及び下側に配列されることを特徴とする請求項２９に記載の表示装置。
34. 前記データ線及び前記スイッチング素子は、端子線によって連結されることを特徴とする請求項２９に記載の表示装置。
35. 第４データ線と、隣接した２つの画素行の間にのびた隣接した２つの第３ゲート線のうちの１つとにそれぞれ連結され、前記第４データ線に対して直近の画素電極に連結された２つの第５スイッチング素子と、
    前記第４データ線と、隣接した２つの画素行の間にのびて前記２つの第３ゲート線に対して次に隣接した２つの第４ゲート線のうちの１つとにそれぞれ連結され、前記第４データ線に隣接する２つの第５データ線のうちの１つに対して直近のそれぞれの画素電極に連結された２つの第６スイッチング素子と、を更に有することを特徴とする請求項２９に記載の表示装置。
36. 前記第１データ線及び前記第４データ線は互いに隣接し、前記第５データ線のうちの１つは前記第１データ線と同じであることを特徴とする請求項３５に記載の表示装置。
    

Images