Nothing Special   »   [go: up one dir, main page]

JP7557934B2 - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP7557934B2
JP7557934B2 JP2019225628A JP2019225628A JP7557934B2 JP 7557934 B2 JP7557934 B2 JP 7557934B2 JP 2019225628 A JP2019225628 A JP 2019225628A JP 2019225628 A JP2019225628 A JP 2019225628A JP 7557934 B2 JP7557934 B2 JP 7557934B2
Authority
JP
Japan
Prior art keywords
water repellent
external electrodes
electronic component
ceramic electronic
repellent agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019225628A
Other languages
English (en)
Other versions
JP2021097078A (ja
Inventor
清志郎 谷田川
智司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019225628A priority Critical patent/JP7557934B2/ja
Priority to US17/116,114 priority patent/US11315731B2/en
Publication of JP2021097078A publication Critical patent/JP2021097078A/ja
Application granted granted Critical
Publication of JP7557934B2 publication Critical patent/JP7557934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Materials Applied To Surfaces To Minimize Adherence Of Mist Or Water (AREA)

Description

本発明は、セラミック電子部品およびその製造方法に関する。
電子機器の小型化および薄型化が進む中で、それに搭載されるセラミック電子部品も軽薄短小化が求められている。また、セラミック電子部品は、様々な電子機器に使用されるようになり、様々な環境下で使用できることも求められている。その一例として、高温多湿環境下での使用がある。しかしながら、高温多湿環境下で使用する場合、結露等により、電気的な故障が生じるおそれがある。そこで、表面処理によってセラミック電子部品の表面に撥水処理剤を設ける技術が開示されている(例えば、特許文献1参照)。
特開2012-4544号公報
しかしながら、この手法では、実装不良を防止するために、実装時に表面の撥水処理剤を除去する必要がある。
本発明は、上記課題に鑑みなされたものであり、撥水剤を除去する工程を行わなくても実装不良を抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が対向する2端面の少なくともいずれか一方に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、前記積層チップの前記2端面以外の4面の少なくともいずれかの面において、前記1対の外部電極と離間しつつ、前記1対の外部電極が対向する方向と交差する方向に横切るように設けられた撥水剤と、を備えることを特徴とする。
上記セラミック電子部品において、前記撥水剤は、前記1対の外部電極が対向する方向において、0.3mm以上の幅を有していてもよい。
上記セラミック電子部品において、前記1対の外部電極は、金属成分を含有する導電性樹脂層を含んでいてもよい。
上記セラミック電子部品において、前記撥水剤は、シリコン系材料およびフッ素系材料の少なくとも1種を含んでいてもよい。
上記セラミック電子部品において、前記撥水剤は、前記積層チップの隣接する2つの面に設けられ、前記2つの面の角で連続していてもよい。
上記セラミック電子部品において、前記撥水剤は、前記積層チップの隣接する2つの面に設けられ、前記2つの面の角で不連続であってもよい。
上記セラミック電子部品において、前記撥水剤は、前記積層チップの前記4面のすべてに設けられていてもよい。
上記セラミック電子部品において、前記撥水剤は、互いに離間した2本の帯状に設けられていてもよい。
本発明に係るセラミック電子部品の製造方法は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が対向する2端面の少なくともいずれか一方に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備えるセラミック電子部品を用意する工程と、前記積層チップの前記2端面以外の4面の少なくともいずれかの面において、前記1対の外部電極と離間しつつ、前記1対の外部電極が対向する方向と交差する方向に横切るように撥水剤を形成する工程と、を含むことを特徴とする。
上記セラミック電子部品の製造方法において、120℃以上に加熱したシリコンゴムを接触させるか、150℃以上に加熱したフッ素ゴムを前記4面に接触させることで、前記撥水剤を形成してもよい。
本発明によれば、撥水剤を除去する工程を行わなくても実装不良を抑制することができるセラミック電子部品およびその製造方法を提供することができる。
実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 外部電極の断面図であり、図1のA-A線の部分断面図である。 (a)は積層セラミックコンデンサの上面図であり、(b)および(c)は積層セラミックコンデンサの側面図であり、(d)は積層セラミックコンデンサの下面図である。 積層セラミックコンデンサの上面図である。 積層セラミックコンデンサの上面図である。 積層セラミックコンデンサの上面図である。 積層セラミックコンデンサの上面図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサの概要について説明する。図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2は、外部電極20bの断面図であり、図1のA-A線の部分断面図である。なお、図2では断面を表すハッチを省略している。図2で例示するように、外部電極20bは、下地層21上に、Cuなどの第1めっき層22、導電性樹脂層23、Niなどの第2めっき層24、およびSnなどの第3めっき層25が形成された構造を有する。下地層21、第1めっき層22、導電性樹脂層23、第2めっき層24および第3めっき層25は、積層チップ10の両端面から2端面以外の4面に延在している。
下地層21は、Cu,Ni,Al(アルミニウム),Zn(亜鉛)などの金属を主成分とし、下地層21の緻密化のためのガラス成分や、下地層21の焼結性を制御するための共材が含まれている。これらのセラミック成分が多く含まれる下地層21は、セラミック材料を主成分とするカバー層13と良好な密着性を有する。導電性樹脂層23は、Agなどの金属成分を含む樹脂層である。導電性樹脂層23は、柔軟であるため、積層セラミックコンデンサ100が実装される基板のたわみによって生じる応力を緩和する。第1めっき層22は、下地層21と導電性樹脂層23との密着性を高めるために設けられている。外部電極20aも、外部電極20bと同様の積層構造を有する。なお、導電性樹脂層23は、必ずしも設けられていなくてもよい。
外部電極20a,20bが図2のような構造を有している場合に、積層セラミックコンデンサ100が高温多湿の環境で用いられると、積層セラミックコンデンサ100の表面に付着した水分を原因として、導電性樹脂層23に含まれる金属成分が拡散し、信頼性が低下するおそれがある。例えば、積層チップ10の表面における外部電極20aと外部電極20bとの間に、導電性樹脂層23に含まれる金属成分が拡散するおそれがある(マイグレーション)。外部電極20a,20bに導電性樹脂層23が含まれていなくても、外部電極20a,20bに含まれる金属成分が拡散するおそれがある。
そこで、本実施形態に係る積層セラミックコンデンサ100は、図3(a)~図3(d)で例示するように、撥水剤30を備えている。図3(a)は、積層セラミックコンデンサ100の上面図である。図3(b)および図3(c)は、積層セラミックコンデンサ100の側面図である。図3(d)は、積層セラミックコンデンサ100の下面図である。
図3(a)~図3(d)で例示するように、積層セラミックコンデンサ100は、積層チップ10の上面、下面および両側面の少なくともいずれかの面において、外部電極20aと外部電極20bとの間において、外部電極20a,20bとは離間しつつ、外部電極20aと外部電極20bとが対向する方向と交差する方向に横切るように撥水剤30が設けられている。撥水剤30は、外部電極20a,20bとは離間していることから、積層チップ10の上面、下面、および両側面において、部分的に設けられている。
図3(a)および図3(d)で例示するように、撥水剤30は、積層チップ10の上面および下面において、一方の側面から他方の側面にかけて帯状に設けられている。また、図3(b)および図3(c)で例示するように、撥水剤30は、積層チップ10の各側面において、上面から下面にかけて帯状に設けられている。図3(a)~図3(d)の例では、撥水剤30は、外部電極20aと外部電極20bとが対向する方向に直交する方向に延びている。また、撥水剤30は、積層チップ10の各角で、各面から隣接する面にかけて連続している。
本実施形態によれば、撥水剤30が水分に対して撥水作用を有する。さらに、撥水剤30は、外部電極20a,20bと離間していることから、積層チップ10の上面、下面および両側面において、撥水剤30が設けられている領域と、撥水剤30が設けられていない領域とが存在する。この場合、水に対する濡れ性の違いが生じ、撥水剤30が設けられていない領域に導かれるように水分が濡れ拡がるようになるため、撥水剤30表面において水分が途切れるようになる。それにより、水分による外部電極20aと外部電極20bとの接続が抑制される。その結果、結露によるマイグレーションに伴う故障の発生を抑制することができる。
また、撥水剤30は、外部電極20a,20bとは離間していることから、外部電極20a,20bの表面には設けられていない。それにより、積層セラミックコンデンサ100の実装不良を抑制することができる。したがって、実装時に撥水剤30を除去する工程が必要ない。
以上のことから、撥水剤を除去する工程を行わなくても実装不良を抑制することができる。
また、実装不良への影響がないことから、必要な箇所に十分な量の撥水剤30を設けることができる。
なお、本実施形態は、マイグレーションが発生しやすい銀などの粒子を含有する導電性樹脂層23が設けられた外部電極が形成された積層セラミックコンデンサに対して、特に顕著な効果を発揮する。
撥水剤30の材料は、水に対する接触角が90度以上になるものであれば特に限定されない。撥水剤30は、例えば、シリコン系材料である。シリコン系材料として、例えば、シロキサン結合を有する有機化合物を用いることができる。例えば、シロキサン結合を有する有機化合物は、低分子環状シロキサンであり、D3からD20までの環状シロキサンである。例えば、低分子環状シロキサンD3は、環状シロキサンの3量体であって、ヘキサメチルシクロトリシロキサン(hexamethyl cyclotrisiloxane)C18Siの固体である。低分子環状シロキサンD4は、環状シロキサンの4量体であって、オクタメチルシクロテトラシロキサン(octamethyl cyclotetrasiloxane)C24Siの半固体である。シロキサン結合を有する有機化合物は、比較的高い温度で低分子環状シロキサンDn(n≧3)を放出する。それにより、積層セラミックコンデンサ100をハンダ付け実装した後にも残存する傾向にある。
または、撥水剤30の材料として、フッ素系材料を用いることもできる。
例えば、撥水剤30は、外部電極20aと外部電極20bとが対向する方向において十分な長さ(幅)を有していないと、外部電極20aと外部電極20bとの間で水分の接続を抑制できないおそれがある。そこで、外部電極20aと外部電極20bとが対向する方向における撥水剤30の幅に下限を設けることが好ましい。例えば、外部電極20aと外部電極20bとが対向する方向において、撥水剤30は、0.3mm以上の幅を有することが好ましく、0.7mm以上の幅を有することがより好ましく、1.0mm以上の幅を有することがさらに好ましい。
なお、積層チップ10の上面、下面および両側面の少なくともいずれかの面において、外部電極20aと外部電極20bとの間において、外部電極20a,20bとは離間しつつ、外部電極20aと外部電極20bとが対向する方向と交差する方向に途切れなく横切るように撥水剤30が設けられていてもよい。
撥水剤30は、例えば、5nm~100nmの厚みを有する。
図4で例示するように、撥水剤30は、外部電極20aと外部電極20bとが対向する方向において、積層チップ10の各露出部の幅よりも大きい幅を有していてもよい。または、図5で例示するように、撥水剤30は、外部電極20aと外部電極20bとが対向する方向において、積層チップ10の各露出部の幅よりも小さい幅を有していてもよい。
または、図6で例示するように、撥水剤30は、外部電極20aと外部電極20bとの間において、外部電極20a,20bとは離間しつつ、外部電極20aと外部電極20bとが対向する方向と交差する方向に横切るように、互いに離間しつつ2本の帯状に設けられていてもよい。
または、撥水剤30は、外部電極20aと外部電極20bとが対向する方向に対して直交する方向に延びていなくてもよい。例えば、図7で例示するように、撥水剤30は、外部電極20aと外部電極20bとが対向する方向に交差するように(例えば、45度程度の角度を有するように)延びていてもよい。
なお、図4~図7は、それぞれ一例として上面図を表している。
または、撥水剤30は、積層チップ10の角で、各面から隣接する面にかけて、不連続であってもよい。例えば、積層チップ10の上面において両側面にかけて撥水剤30が設けられ、積層チップ10の両側面では上面から下面にかけて撥水剤30が設けられるものの、上面の撥水剤30と両側面の撥水剤30とは、異なる箇所に設けられて連続していなくてもよい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図8は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50~300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用のパターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
その後、基材から剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシートを交互に積層する。例えば、合計の積層数を100~500層とする。
その後、積層した誘電体グリーンシートの積層体の上下にカバー層13となるカバーシートを圧着することで、セラミック積層体を得る。その後、得られたセラミック積層体(例えば1.0mm×0.5mm)に対して、250~500℃のN雰囲気中で脱バインダ処理する。
(焼成工程)
このようにして得られた成型体を酸素分圧10-7~10-10atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、金属フィラー、ガラスフリット、バインダ、および溶剤を含む金属ペーストを積層チップ10の両端面にディップ法で塗布し、乾燥させ、焼き付ける。それにより、下地層21が形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。この手法の金属フィラーには、Cu等が好適である。なお、焼き付けは、700℃~900℃で約3分~30分、特に760℃~840℃で5分~15分行うことが好ましい。その後、めっきによって、第1めっき層22を下地層21上に形成してもよい。
次に、導電性樹脂層23を形成する。導電性樹脂層23は、例えば、Ag,Ni,Cu等の導電性フィラーを混練したエポキシ樹脂やフェノール樹脂等の熱硬化性樹脂を第1めっき層22の表面に浸漬塗布し、熱処理して硬化させることで形成される。導電性樹脂層23の厚みは特に限定されず、例えば、約10~50μmであり、積層セラミックコンデンサ100の大きさに応じて適宜設定される。その後、電解めっき等によって、導電性樹脂層23上に、第2めっき層24および第3めっき層25を形成する。
(加熱接触工程)
撥水剤30としてシリコン系材料を用いる場合には、積層セラミックコンデンサ100の撥水剤30が設けられる箇所以外の領域にマスキングを行い、シリコンゴムを120℃以上に加熱し、積層セラミックコンデンサ100の表面に接触させる。それにより、撥水剤30を形成することができる。撥水剤30としてフッ素系材料を用いる場合には、フッ素ゴムを150℃以上に加熱し、積層セラミックコンデンサ100の撥水剤30が設けられる箇所以外の領域にマスキングを行い、積層セラミックコンデンサ100の表面に接触させる。それにより、撥水剤30を形成することができる。
本実施形態に係る製造方法によれば、外部電極20aと外部電極20bとの間に、外部電極20a,20bと離間する撥水剤30が形成されるため、水分による外部電極20aと外部電極20bとの接続が抑制される。それにより、結露によるマイグレーションに伴う故障の発生を抑制することができる。また、撥水剤30は、外部電極20a,20bとは離間していることから、外部電極20a,20bの表面への形成が抑制される。それにより、積層セラミックコンデンサ100の実装不良を抑制することができる。したがって、実装時に撥水剤30を除去する工程が必要ない。以上のことから、撥水剤を除去する工程を行わなくても実装不良を抑制することができる。
なお、シリコンゴムを120℃以上に加熱して積層セラミックコンデンサ100の表面に接触させることで、低分子環状シロキサンDn(n≧3)が撥水剤30から放出される温度を300℃以上の温度とすることができる。それにより、積層セラミックコンデンサ100をハンダ付け実装した後にも、十分に撥水剤30を残存させることができるようになる。
フッ素ゴムを150℃以上に加熱して積層セラミックコンデンサ100の表面に接触させることで、380℃未満では積層セラミックコンデンサ100の表面から放出されず380℃以上のいずれかの温度で積層セラミックコンデンサ100の表面から放出されるフッ素系材料を付着させることができる。それにより、積層セラミックコンデンサ100をハンダ付け実装した後にも、十分に撥水剤30を残存させることができるようになる。
下地層21は、積層チップ10の焼成時に同時に焼成してもよい。この場合、図9で例示するように、積層工程で得られたセラミック積層体を、250~500℃のN雰囲気中で脱バインダした後に、セラミック積層体の両端面に、金属フィラー、共材、バインダ、および溶剤を含む金属ペーストをディップ法で塗布し、乾燥させる。その後、金属ペーストをセラミック積層体と同時に焼成する。焼成の条件は、例えば、上述した焼成工程で例示されている。その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。その後、めっきによって、第1めっき層22を下地層21上に形成する。次に、第1めっき層22の表面に導電性樹脂層23を形成する。その後、電解めっき等によって、導電性樹脂層23上に、第2めっき層24および第3めっき層25を形成する。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1~4)
チタン酸バリウムを主成分とする耐還元性を有するセラミック粉末を有機バインダと混練してスラリーを調製し、これをドクターブレード等でシート状に形成して誘電体グリーンシートを作製した。この誘電体グリーンシートにスクリーン印刷法によってNiの金属導電ペーストを所定のパターンで塗布して内部電極パターンを形成した。内部電極パターンを形成した誘電体グリーンシートを所定の形状に裁断し、所定枚数積み重ねた後、熱圧着してセラミック積層体を作製した。
次に、上記セラミック積層体を所定のチップサイズに切断、分割した。得られたセラミック積層体の電極露出面(両端面)とその周面に、所定の電極長さ(E寸法)となるように、共材を含む金属ペーストを浸漬法により塗布した。
続いて、得られたセラミック積層体を窒素あるいは水素雰囲気下、1250℃で焼成および所定の熱処理を行い、積層チップ10およびその両端面を被覆する下地層21を作製した。そして、研磨剤に「ホワイトモランダム」(登録商標)を用いて下地層21表面の乾式研磨を行った後、Cuめっきを施して第1めっき層22を形成した。次に、第1めっき層22の表面に、所定の粘度(10~30Pa・s)に調整した導電性樹脂ペーストを浸漬法により塗布した。導電性樹脂ペーストには、Agフィラーを混練したエポキシ樹脂を用いた。その後、熱処理により導電性樹脂ペーストを硬化させ、導電性樹脂層23を形成した。そして、導電性樹脂層23の上に、NiめっきおよびSnめっきを順次施して、第2めっき層24および第3めっき層25を形成した。得られた積層セラミックコンデンサ100のサイズは、長さ3.2mm、幅2.5mm、高さ2.5mmであった。外部電極20aと外部電極20bとの間の距離は、1.6mmであった。
得られた積層セラミックコンデンサ100を治具に固定し、素体表面のシロキサンを付与する箇所以外を被覆するようにマスキングし、加熱したシリコンゴムで加熱接触させることで素体表面に選択的に撥水性物質を付着させ、撥水剤30を形成した。外部電極20aと外部電極20bとが対向する方向において、撥水剤30の幅は、実施例1では0.3mmとし、実施例2では0.7mmとし、実施例3では1.0mmとし、実施例4では1.4mmとした。撥水剤30は、積層チップ10の上面、下面、および両側面の各面に形成した。
(比較例1)
比較例1では、撥水剤30を設けなかった。その他の条件は実施例1~4と同様の条件とした。
(比較例2)
比較例2では、実施例1~4と同様に撥水剤30を設けた。ただし、外部電極20aと外部電極20bとが対向する方向において、撥水剤30の幅を3.2mmとし、積層チップ10の表面を露出させなかった。
実施例1~4および比較例1,2のそれぞれについて、400個のサンプルを作製した。
(結露試験)
実施例1~4および比較例1,2のそれぞれについて、200個のサンプルを信頼性基板(FR4)に実装し、電圧16Vを印加しながら恒温恒湿槽に投入し、JIS60068-2-30の結露試験プログラム(1サイクルの条件:(1)湿度98%を維持し、温度25℃→55℃へ3時間かけて変更、(2)温度55℃を維持し、湿度98%→93%へ15分かけて変更、(3)温度55℃湿度93%で9時間25分保持、(4)湿度93%を維持し、温度55℃→25℃へ3時間かけて変更、(5)温度25℃湿度93%で3時間保持、(6)温度25℃を維持し、湿度93%→98%へ5時間30分かけて変更)を6サイクル経過後において、マイグレーションの発生を確認した。マイグレーション発生数は、外部電極間に析出物があるかないかを40倍の実体顕微鏡を使用した外観で判断し、析出物があればマイグレーション発生と判断した。
(実装試験)
実施例1~4および比較例1,2のそれぞれについて、残りの200個のサンプルに対して実装試験を行った。実装試験では、最高到達温度270℃以上のリフロー炉を用い、外観を確認した。外部電極の端面に対してハンダフィレット先端の濡れ上がり角度が90°未満となっていれば、合格とした。外部電極の端面に対してハンダフィレット先端の濡れ上がり角度が90°以上となっていれば、不合格とした。200個のサンプルに対して、不合格となったサンプルの比率を調べた。
結露試験および実装試験の結果を表1に示す。
Figure 0007557934000001
実施例1~4のいずれにおいても、結露試験において不合格となったサンプルは無かった。これは、外部電極20aと外部電極20bとの間に撥水剤30を形成し、かつ撥水剤30が外部電極20a,20bとは離間していることから、水分による外部電極20aと外部電極20bとの接続が抑制されたからであると考えられる。これに対して、比較例1では、200個のサンプルに対して25個が不合格となった。これは、撥水剤30を形成しなかったことで、撥水作用が得られなかったからであると考えられる。比較例2では、200個のサンプルに対して2個が不合格となった。これは、外部電極20aから外部電極20bまでの間の全面にわたって撥水剤30を形成したことで、濡れ性の違いが得られず、外部電極20aと外部電極20bとの間において水分が接続された場合があったからであると考えられる。
次に、実施例1~4のいずれにおいても、実装試験において不合格となったサンプルは無かった。これは、撥水剤30を外部電極20a,20bと離間させたために、外部電極20a,20bに撥水剤30が形成されなかったからであると考えられる。比較例2では、200個のサンプルに対して6個が不合格となった。これは、外部電極20aから外部電極20bにわたって撥水剤30を形成したことで、外部電極20a,20bに撥水剤30が付着したからであると考えられる。なお、比較例1では、撥水剤30を形成しなかったために、実装試験で不合格となったサンプルは無かったものと考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
20a,20b 外部電極
30 撥水剤
100 積層セラミックコンデンサ

Claims (10)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が対向する2端面の少なくともいずれか一方に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、
    前記積層チップの前記2端面以外の4面の少なくともいずれかの面において、前記1対の外部電極と離間しつつ、前記1対の外部電極が対向する方向と交差する方向に横切るように設けられた撥水剤と、を備え、
    前記撥水剤は、シロキサン結合を有する有機化合物であり、
    前記シロキサン結合を有する有機化合物は、D3からD20までの低分子環状シロキサンであることを特徴とするセラミック電子部品。
  2. 前記撥水剤は、前記1対の外部電極が対向する方向において、0.3mm以上の幅を有することを特徴とする請求項1記載のセラミック電子部品。
  3. 前記1対の外部電極は、金属成分を含有する導電性樹脂層を含むことを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記撥水剤は、シリコン系材料およびフッ素系材料の少なくとも1種を含むことを特徴とする請求項1~3のいずれか一項に記載のセラミック電子部品。
  5. 前記撥水剤は、前記積層チップの隣接する2つの面に設けられ、前記2つの面の角で連続していることを特徴とする請求項1~4のいずれか一項に記載のセラミック電子部品。
  6. 前記撥水剤は、前記積層チップの隣接する2つの面に設けられ、前記2つの面の角で不連続であることを特徴とする請求項1~4のいずれか一項に記載のセラミック電子部品。
  7. 前記撥水剤は、前記積層チップの前記4面のすべてに設けられていることを特徴とする請求項1~6のいずれか一項に記載のセラミック電子部品。
  8. 前記撥水剤は、互いに離間した2本の帯状に設けられていることを特徴とする請求項1~6のいずれか一項に記載のセラミック電子部品。
  9. 前記撥水剤は、5nm~100nmの厚みを有することを特徴とする請求項1~8のいずれか一項に記載のセラミック電子部品。
  10. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が対向する2端面の少なくともいずれか一方に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備えるセラミック電子部品を用意する工程と、
    前記積層チップの前記2端面以外の4面の少なくともいずれかの面において、前記1対の外部電極と離間しつつ、前記1対の外部電極が対向する方向と交差する方向に横切るように撥水剤を形成する工程と、を含み、
    前記撥水剤を形成する際に、120℃以上に加熱したシリコンゴムを接触させるか、150℃以上に加熱したフッ素ゴムを前記4面に接触させることで、前記撥水剤を形成することを特徴とするセラミック電子部品の製造方法。
JP2019225628A 2019-12-13 2019-12-13 セラミック電子部品およびその製造方法 Active JP7557934B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019225628A JP7557934B2 (ja) 2019-12-13 2019-12-13 セラミック電子部品およびその製造方法
US17/116,114 US11315731B2 (en) 2019-12-13 2020-12-09 Ceramic electronic device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019225628A JP7557934B2 (ja) 2019-12-13 2019-12-13 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021097078A JP2021097078A (ja) 2021-06-24
JP7557934B2 true JP7557934B2 (ja) 2024-09-30

Family

ID=76320661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019225628A Active JP7557934B2 (ja) 2019-12-13 2019-12-13 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US11315731B2 (ja)
JP (1) JP7557934B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267177A (ja) 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
US20130063864A1 (en) 2011-09-09 2013-03-14 Hon Hai Precision Industry Co., Ltd. Multi-layer ceramic electronic component with solder blocking layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543462Y2 (ja) * 1986-10-28 1993-11-02
JP4167360B2 (ja) 1999-09-30 2008-10-15 京セラ株式会社 チップ型電子部品
JP5768471B2 (ja) 2010-05-19 2015-08-26 株式会社村田製作所 セラミック電子部品の製造方法
US8584348B2 (en) * 2011-03-05 2013-11-19 Weis Innovations Method of making a surface coated electronic ceramic component
JP6015779B2 (ja) * 2013-01-29 2016-10-26 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102097333B1 (ko) * 2014-08-05 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP2020061391A (ja) * 2016-12-27 2020-04-16 株式会社村田製作所 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品及びキャパシタ部品の製造方法
KR102127805B1 (ko) * 2018-10-29 2020-06-29 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터
DE102020100154A1 (de) * 2019-01-21 2020-07-23 Taiyo Yuden Co., Ltd. Keramische elektronische vorrichtung und herstellungsverfahren für diese
DE102020107286A1 (de) * 2019-03-28 2020-10-01 Taiyo Yuden Co., Ltd. Mehrschichtiger Keramikkondensator und Verfahren zu dessen Herstellung
JP7481064B2 (ja) * 2019-11-19 2024-05-10 太陽誘電株式会社 セラミック電子部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267177A (ja) 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
US20130063864A1 (en) 2011-09-09 2013-03-14 Hon Hai Precision Industry Co., Ltd. Multi-layer ceramic electronic component with solder blocking layer

Also Published As

Publication number Publication date
US11315731B2 (en) 2022-04-26
JP2021097078A (ja) 2021-06-24
US20210183574A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
KR102716139B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7131897B2 (ja) セラミック電子部品およびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7089402B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN111463013B (zh) 陶瓷电子器件及其制造方法
CN109786106B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
JP7481064B2 (ja) セラミック電子部品およびその製造方法
JP2020167379A (ja) 積層セラミックコンデンサおよびその製造方法
JP7557934B2 (ja) セラミック電子部品およびその製造方法
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7381272B2 (ja) セラミック電子部品およびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023034395A (ja) セラミック電子部品およびその製造方法
JP2024044676A (ja) 積層セラミック電子部品
JP2024033418A (ja) 積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法
JP2023143031A (ja) セラミック電子部品およびその製造方法
JP2024084004A (ja) セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法
JP2024011125A (ja) 積層セラミック電子部品およびその製造方法
JP2023006562A (ja) セラミック電子部品およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240917

R150 Certificate of patent or registration of utility model

Ref document number: 7557934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150