Nothing Special   »   [go: up one dir, main page]

JP7479307B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7479307B2
JP7479307B2 JP2021004053A JP2021004053A JP7479307B2 JP 7479307 B2 JP7479307 B2 JP 7479307B2 JP 2021004053 A JP2021004053 A JP 2021004053A JP 2021004053 A JP2021004053 A JP 2021004053A JP 7479307 B2 JP7479307 B2 JP 7479307B2
Authority
JP
Japan
Prior art keywords
case
low
moisture
permeable sheet
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021004053A
Other languages
English (en)
Other versions
JP2022108862A (ja
Inventor
大輔 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021004053A priority Critical patent/JP7479307B2/ja
Priority to US17/507,485 priority patent/US20220223545A1/en
Priority to DE102021131049.0A priority patent/DE102021131049A1/de
Priority to CN202210017267.6A priority patent/CN114765138A/zh
Publication of JP2022108862A publication Critical patent/JP2022108862A/ja
Application granted granted Critical
Publication of JP7479307B2 publication Critical patent/JP7479307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関するものである。
半導体素子をケース内に封止した構造の電力制御用半導体装置が広く知られている。ケースの素材としては、ポリフェニレンサルファイド（ＰＰＳ）などの高耐熱高絶縁エンジニアリングプラスチックが採用されることが多い。ケースに充填される封止材としては、シリコン系ゲルやエポキシ樹脂が採用されている。また、ケースには、封止材を保護する蓋が設けられ、通常、この蓋の素材はケースの素材と同じものが用いられる。以下、電力制御用の半導体素子および半導体装置を、それぞれ「パワー半導体素子」および「パワー半導体装置」ということもある。
パワー半導体素子のＳｉＣ素子化や、Ｓｉ素子の温度特性の向上に伴い、パワー半導体装置に対する市場からの要求が拡大しており、例えば、これまで参考試験とされていた吸湿耐量が、使用保証として要求されつつある。吸湿耐量試験としては、ＪＥＩＴＡ ＥＤ－４７０１ １０２Ａに規定される高温高湿バイアス（Temperature Humidity Bias；ＴＨＢ）試験において、例えば温度８５℃、湿度８５％の環境下で規定電圧を印加しての保存試験が実施されている。
パワー半導体装置内の透湿が進むと、パワー半導体素子の表面やそれを搭載する絶縁基板などの高絶縁部材の表面における絶縁抵抗が低下し、パワー半導体装置の寿命が短くなる恐れがある。特に、ＳｉＣからなるパワー半導体素子の終端部はシュリンクされており高電界がかかる部位であるため、吸湿によって終端部の絶縁抵抗が低下することの悪影響は大きい。
上記の構造を持つパワー半導体装置における透湿および吸湿の主な経路は、ケースや蓋の接着界面や嵌合部である。例えば下記の特許文献１には、半導体装置の使用環境由来のガスや水分などの侵入を抑制するため、半導体装置の封止材上にシート材を配置する技術が開示されている。
特開２０１４－１５０２０４号公報
特許文献１の技術では、シート材とケースとの間に隙間が生じるためその隙間から水分が侵入するおそれがある。
本開示はこのような問題を解決するためになされたものであり、半導体装置への水分の侵入を抑制することを目的とする。
本開示に係る半導体装置は、半導体素子と、前記半導体素子を収容したケースと、前記半導体素子が収容された前記ケース内に充填された封止材と、前記封止材を覆い、透湿度が１ｇ／ｍ２×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、前記第１の低透湿シートの上を覆うとともに、前記ケースの開口部を塞ぐ蓋と、を備え、前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されている。
本開示によれば、半導体装置内への水分の侵入経路を少なくできるため、半導体装置への水分の侵入が抑制される。
実施の形態１に係る半導体装置の断面模式図である。 実施の形態１における低透湿シートの斜視図である。 実施の形態１に係る半導体装置の製造工程を示す断面模式図である。 実施の形態１に係る半導体装置の製造工程を示す断面模式図である。 実施の形態１に係る半導体装置の製造工程を示す断面模式図である。 実施の形態１に係る半導体装置の製造工程を示す断面模式図である。 実施の形態２に係る半導体装置の断面模式図である。 実施の形態２における低透湿シートの上面図および断面図である。 実施の形態３に係る半導体装置の断面模式図である。 実施の形態３における低透湿シートの上面図である。 実施の形態３に係る半導体装置の製造工程を示す断面模式図である。 実施の形態３に係る半導体装置の製造工程を示す断面模式図である。 実施の形態３に係る半導体装置の製造工程を示す断面模式図である。 実施の形態３に係る半導体装置の製造工程を示す断面模式図である。 実施の形態４に係る半導体装置の断面模式図である。 実施の形態４に係る半導体装置の製造工程を示す断面模式図である。 実施の形態４に係る半導体装置の製造工程を示す断面模式図である。 実施の形態４に係る半導体装置の製造工程を示す断面模式図である。 実施の形態４に係る半導体装置の製造工程を示す断面模式図である。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の断面模式図である。図１のように、半導体装置１００は、パワー半導体素子である半導体素子１が、ケース２に収容され、封止材３で封止された構造を有するパワー半導体装置である。半導体素子１は、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などを用いて形成されたＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などである。
半導体素子１は絶縁基板４に搭載されており、絶縁基板４はベース板６に搭載されている。絶縁基板４は、絶縁層４ａと、絶縁層４ａの上面に形成された回路パターン４ｂと、絶縁層４ａの下面に形成された回路パターン４ｃとから構成されている。半導体素子１は、接合材５を介して回路パターン４ｂに接合され、ベース板６は、接合材７を介して回路パターン４ｃに接合されている。
絶縁層４ａおよび回路パターン４ｂ，４ｃの材料に制約はない。絶縁層４ａは、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などの無機セラミック材料で構成されてもよい。回路パターン４ｂ，４ｃは、例えば銅またはその合金、アルミニウムまたはその合金などで構成されてもよい。接合材５および接合材７としては、鉛（Ｐｂ）や錫（Ｓｎ）等からなるはんだやはんだ合金、またはナノ銀やナノ銅粒子からなる焼結材などが用いられる。接合材５の材料と接合材７の材料は、互いに同じでも異なってもよい。
ベース板６の材料は、銅、アルミニウム、銅－モリブデン合金（ＣｕＭｏ）などの金属材料でも、炭化ケイ素－アルミ複合材（ＡｌＳｉＣ）や炭化ケイ素－マグネシウム複合材（ＭｇＳｉＣ）などの複合材料でもよい。
ケース２もベース板６に搭載されており、ケース２は、接着剤８（第２の接着剤）を用いてベース板６に接着されている。
ケース２には、外部との接続に用いられる電極９が組み込まれている。半導体素子１、回路パターン４ｂおよび電極９は、金属ワイヤ１０を介して、あるいは直接的に接続され、電気回路を構成している。電極９の材料としては、例えば銅（Ｃｕ）またはその合金などを主体とする金属が用いられることが多い。また、電極９の表面にＮｉなどのめっき層が設けられていてもよい。金属ワイヤ１０の材料としては、アルミニウム（Ａｌ）や銅（Ｃｕ）またはそれらの合金等が用いられる。
封止材３は、ケース２内に充填されており、半導体素子１およびそれを搭載した絶縁基板４を封止している。封止材３の材料は、例えば、シリコーン樹脂やエポキシ樹脂などのような絶縁性樹脂である。
さらに、ケース２内には、封止材３を覆うように、低透湿性材料からなる低透湿シート１１（第１の低透湿シート）が設けられている。実施の形態１では、図２のような平板状の低透湿シート１１が用いられている。低透湿シート１１を構成する低透湿性材料は、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂など、水分およびガスの透過性が低いものであり、その透湿度は１ｇ／ｍ２×２４Ｈｒ以下が望ましい。なお、透湿度は、ＪＩＳ Ｚ ０２０８の「防湿包装材料の透過湿度試験方法」などで定義されている。
また、半導体装置１００の大型化を防止するため、低透湿シート１１の厚さは３ｍｍ以下が好ましく、１ｍｍ以下であればより好ましい。低透湿シート１１は、封止材３の上面と接触していてもよい。
ケース２の開口部は蓋１２によって塞がれており、蓋１２は、接着剤１３（第１の接着剤）を用いてケース２に接着されている。図１のように、低透湿シート１１の周縁部は、ケース２と蓋１２とに挟持されている。ケース２および蓋１２の材料は、電気絶縁性を有するものであればよく、例えば、エポキシ樹脂やポリフェニレンサルファイト（ＰＰＳ）樹脂などで形成されていてもよい。また、接着剤８，１３は、一般的なシリコーン系接着剤でもよいし、アクリル系樹脂などの低透湿材からなるものでもよい。
ここで、図１の半導体装置１００におけるケース２、低透湿シート１１および蓋１２が成す構造について詳細に説明する。蓋１２は、ケース２の開口部に嵌合される形状の凸部１２ａを有しており、ケース２は、開口部の周縁に座ぐり部２ａを有している。よって、蓋１２の凸部１２ａがケース２の開口部に嵌合されると、凸部１２ａと座ぐり部２ａとが対向する。低透湿シート１１は、ケース２の座ぐり部２ａ上まで延在しており、低透湿シート１１の周縁部は、凸部１２ａと座ぐり部２ａとで挟持される。
ケース２と蓋１２とを接着する接着剤１３は、低透湿シート１１を挟持しない部分（図１では座ぐり部２ａおよび凸部１２ａの外側の部分）に配置されており、接着剤１３の厚さ方向は、ケース２と蓋１２とに挟持された部分における低透湿シート１１の厚さ方向と同じである。これにより、接着剤１３が硬化収縮する際に、ケース２の座ぐり部２ａと蓋１２の凸部１２ａとが互いに引き寄せられるため、座ぐり部２ａおよび凸部１２ａとその間に挟まれた低透湿シート１１との密着性が増すという効果が得られる。特に、低透湿シート１１がフッ素樹脂のような弾性を持つ材料で形成されていれば、低透湿シート１１が弾性変形して、座ぐり部２ａおよび凸部１２ａとの間で高い密着性が得られる。
実施の形態１に係る半導体装置１００によれば、ケース２内で半導体素子１を封止する封止材３が低透湿性材料からなる低透湿シート１１で覆われており、且つ、低透湿シート１１の周縁部がケース２と蓋１２とに挟持されることでケース２と低透湿シート１１との間に隙間ができにくい。よって、ケース２内への水分の侵入経路が少なくなり、水分がケース２内に侵入することが防止され、半導体装置１００の防湿性が向上する。例えば、ケース２と蓋１２とを接着する接着剤１３として一般的なシリコーン系接着剤（透湿度は１０ｇ／ｍ２×２４Ｈｒ～１００ｇ／ｍ２×２４Ｈｒ程度）を用いた場合でも、十分な防湿効果が得られる。また、低透湿シート１１によって高い防湿効果が得られるため、接着剤１３を塗布する領域の幅を狭くすることで、半導体装置１００の小型化にも寄与できる。特に、半導体素子１がＳｉＣ素子である場合、その終端部はシュリンクされており高電界がかかる部位であり、吸湿によって終端部の絶縁抵抗が低下することの悪影響は大きいため、上記の効果は有効である。
低透湿シート１１の表面に凹凸を設け、低透湿シート１１の表面を粗面化してもよい。低透湿シート１１の表面を粗面化することで、低透湿シート１１と封止材３との密着性が向上し、水分の侵入経路の更なる抑制が期待できる。低透湿シート１１の粗面化の方法は、物理的方法でも化学的方法でよい。例えば、低透湿シート１１を成型するための金型の表面に凹凸を設ける方法などが考えられる。
ここで、半導体装置１００の製造方法を説明する。まず、ベース板６、接合材７、絶縁基板４、接合材５および半導体素子１をこの順に積み重ね、減圧または還元ガス雰囲気中のリフローを行って、接合材５および接合材７の溶融温度以上の熱履歴を与えることで、各部材間を接合する。次に、金属ワイヤ１０の超音波接合により、半導体素子１同士の間あるいは半導体素子１と絶縁基板４と間の配線を行う。
続いて、ベース板６の外周部（ケース２との接着部）に接着剤８を線状に塗布し、接着剤８上にケース２を載せ、接着剤８を熱硬化させることでベース板６とケース２とを接着する。その後、ケース２に組み込まれた電極９と絶縁基板４とを超音波接合によって接合する。
次に、図３のように、ケース２内に封止材３を充填し、オーブン炉などを用いて封止材３を熱硬化させることで、半導体素子１を封止する。そして、図４のように、低透湿シート１１で封止材３を覆う。このとき低透湿シート１１の周縁部は、ケース２の座ぐり部２ａに載置される。
その後、図５のように、ケース２の縁（蓋１２との接着部）に接着剤１３を線状または点状に塗布する。そして、図６のように、蓋１２の凸部１２ａをケース２の開口に嵌合させつつ、ケース２の開口を蓋１２で塞ぐ。このとき蓋１２の凸部１２ａは、低透湿シート１１の周縁部の上面に当接する。その後、接着剤１３を熱硬化させて、ケース２と蓋１２を接着する。接着剤１３が硬化収縮する際、ケース２の座ぐり部２ａおよび蓋１２の凸部１２ａが互いに引き寄せられ、座ぐり部２ａおよび凸部１２ａとその間に挟まれた低透湿シート１１との密着性が増す。以上の工程により、図１に示した半導体装置１００が完成する。
＜実施の形態２＞
図７は、実施の形態２に係る半導体装置の断面模式図である。また、図８は、実施の形態２における低透湿シート１１の上面図および断面図である。実施の形態２では、低透湿シート１１は、その周縁部、すなわちケース２と蓋１２とに挟持される部分に凸部１１ａを有しており、ケース２には、低透湿シート１１の凸部１１ａが挿入される溝２ｂが設けられている。
また、本実施の形態では、凸部１１ａは低透湿シート１１の端部に設けられているため、低透湿シート１１の端部は断面視でＬ字型となっている（図８のように低透湿シート１１の断面全体で見るとコの字型である）。また、ケース２の溝２ｂは、座ぐり部２ａに設けられている。その他の構成は、実施の形態１（図１）と同様である。
低透湿シート１１に凸部１１ａを設ける方法は任意の方法でよい。例えば、低透湿シート１１を成型するための金型によって凸部１１ａを形成してもよいし、図２に示したような平板状の低透湿シート１１の下面を切削加工して凸部１１ａを形成してもよい。
実施の形態２の半導体装置１００によれば、実施形態１と同様の効果に加え、低透湿シート１１のケース２に対する位置合わせ精度ならびに低透湿シート１１の保持性が向上することで、半導体装置１００の吸湿耐量をさらに向上できるという効果が得られる。
＜実施の形態３＞
図９は、実施の形態３に係る半導体装置１００の断面模式図である。図９のように、実施の形態３の半導体装置１００では、ケース２とベース板６との接着界面に低透湿シート１４（第２の低透湿シート）が設けられている。低透湿シート１４の形状は、図１０のように平面視でフレーム状であり、封止材３を取り囲むようにケース２とベース板６との接着界面に延在する。低透湿シート１４を構成する低透湿性材料は、封止材３を覆う低透湿シート１１と同様でよく、その透湿度は１ｇ／ｍ２×２４Ｈｒ以下が望ましい。
半導体装置１００の大型化を防止するため、低透湿シート１４の厚さは３ｍｍ以下が好ましく、１ｍｍ以下であればより好ましい。また、ケース２とベース板６との接着界面に、フレーム状の低透湿シート１４を入れ子状に複数配置してもよい。
また、本実施の形態では、ケース２におけるベース板６との接着界面に、低透湿シート１４の一部が挿入される溝２ｃが形成されており、ベース板６におけるケース２との接着界面にも、低透湿シート１４の一部が挿入される溝６ａが形成されている。よって、低透湿シート１４の厚さは、ケース２とベース板６とを接着する接着剤８の厚さよりも大きくできる。また、低透湿シート１４は、接着剤８の内部に延在している。すなわち、接着剤８は、低透湿シート１４の両側に設けられている。その他の構成は、実施の形態１（図１）と同様である。
実施の形態４の半導体装置１００の製造方法を説明する。まず、溝６ａを有するベース板６、接合材７、絶縁基板４、接合材５および半導体素子１をこの順に積み重ね、減圧または還元ガス雰囲気中のリフローを行って、接合材５および接合材７の溶融温度以上の熱履歴を与えることで、各部材間を接合する。次に、金属ワイヤ１０の超音波接合により、半導体素子１同士の間あるいは半導体素子１と絶縁基板４と間の配線を行う。その結果、図１１の構成が得られる。
続いて、図１２のように、ベース板６の外周部（ケース２との接着部）における溝６ａの両側に接着剤８を線状に塗布する。また、図１３のように、ベース板６上に低透湿シート１４を載せる。このとき低透湿シート１４の下部を溝６ａに挿入する。さらに図１４のように、接着剤８上に、溝２ｃを有するケース２を載せる。このとき低透湿シート１４の上部を溝２ｃに挿入する。そして、接着剤８を熱硬化させることでベース板６とケース２とを接着する。
その後は、実施の形態１と同様に、ケース２に組み込まれた電極９と半導体素子１あるいは絶縁基板４とを接合し、封止材３で半導体素子１を封止し、低透湿シート１１で封止材３を覆ってからケース２に蓋１２を接着する。それにより、図９に示した半導体装置１００が完成する。
実施の形態３の半導体装置１００によれば、実施形態１と同様の効果に加え、ケース２とベース板６との間の接着剤８を通しての吸湿が低減され、半導体装置１００の吸湿耐量をさらに向上できるという効果が得られる。
＜実施の形態４＞
図１５は、実施の形態４に係る半導体装置１００の断面模式図である。実施の形態４に係る半導体装置１００の構成は、実施の形態３（図９）の構成に対し、ケース２とベース板６との接着界面に設けられた低透湿シート１４の厚さを、接着剤８の厚さと同じにしたものである。低透湿シート１４の厚さと接着剤８の厚さとが同じであるため、実施の形態２でケース２に設けた溝２ｃおよびベース板６に設けた溝６ａは不要になり、生産性の向上および加工コストの低減に寄与できる。
実施の形態４の半導体装置１００の製造方法を説明する。まず、ベース板６、接合材７、絶縁基板４、接合材５および半導体素子１をこの順に積み重ね、減圧または還元ガス雰囲気中のリフローを行って、接合材５および接合材７の溶融温度以上の熱履歴を与えることで、各部材間を接合する。次に、金属ワイヤ１０の超音波接合により、半導体素子１同士の間あるいは半導体素子１と絶縁基板４と間の配線を行う。その結果、図１６の構成が得られる。
続いて、図１７のように、ベース板６の外周部（ケース２との接着部）における低透湿シート１４の設置位置の両側に接着剤８を線状に塗布する。さらに、図１８のように、ベース板６上に低透湿シート１４を載せる。実施の形態３とは異なり、ベース板６に低透湿シート１４を挿入する溝６ａは存在しないが、低透湿シート１４の位置はペースト状の接着剤８によって固定される。そして、図１９のように、接着剤８上にケース２を載せ、接着剤８を熱硬化させることでベース板６とケース２とを接着する。
その後は、実施の形態１と同様に、ケース２に組み込まれた電極９と半導体素子１あるいは絶縁基板４とを接合し、封止材３で半導体素子１を封止し、低透湿シート１１で封止材３を覆ってからケース２に蓋１２を接着する。それにより、図１５に示した半導体装置１００が完成する。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 半導体素子、２ ケース、２ａ 座ぐり部、２ｂ 溝、２ｃ 溝、３ 封止材、４ 絶縁基板、４ａ 絶縁層、４ｂ 回路パターン、４ｃ 回路パターン、５ 接合材、６ ベース板、６ａ 溝、７ 接合材、８ 接着剤、９ 電極、１０ 金属ワイヤ、１１ 低透湿シート、１１ａ 凸部、１２ 蓋、１２ａ 凸部、１３ 接着剤、１４ 低透湿シート、１００ 半導体装置。

Claims (10)

  1. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ２×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記第１の低透湿シートの上を覆うとともに、前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されている、
    半導体装置。
  2. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ ２ ×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されており、
    前記ケースは、前記開口部の周縁に座ぐり部を有し、
    前記蓋は、前記ケースの前記開口部に嵌合された凸部を有し、
    前記第１の低透湿シートは、前記ケースの前記座ぐり部と前記蓋の前記凸部とに挟持されている、
    半導体装置。
  3. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ ２ ×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されており、
    前記ケースと前記蓋とは、前記第１の低透湿シートを挟持しない部分で、第１の接着剤を用いて接着されており、
    前記第１の接着剤の厚さ方向は、前記ケースと前記蓋とに挟持された部分における前記第１の低透湿シートの厚さ方向と同じである、
    半導体装置。
  4. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ ２ ×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されており、
    前記第１の低透湿シートは、前記ケースと前記蓋とに挟持された部分に凸部を有し、
    前記ケースは、前記第１の低透湿シートの前記凸部が挿入された溝を有する、
    半導体装置。
  5. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ ２ ×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されており、
    前記ケースは、前記半導体素子が搭載されたベース板に第２の接着剤を用いて接着されており、
    前記ケースと前記ベース板との接着界面に延在し、透湿度が１ｇ／ｍ２×２４Ｈｒ以下の低透湿性材料からなるフレーム状の第２の低透湿シートをさらに備える、
    半導体装置。
  6. 前記ケースと前記ベース板との接着界面において、前記第２の接着剤は、前記第２の低透湿シートの両側に設けられている、
    請求項５に記載の半導体装置。
  7. 前記ケースおよび前記ベース板は、前記第２の低透湿シートの一部が挿入された溝を備える、
    請求項５または請求項６に記載の半導体装置。
  8. 前記第２の低透湿シートの厚さは、前記第２の接着剤の厚さと同じである、
    請求項５または請求項６に記載の半導体装置。
  9. 半導体素子と、
    前記半導体素子を収容したケースと、
    前記半導体素子が収容された前記ケース内に充填された封止材と、
    前記封止材を覆い、透湿度が１ｇ／ｍ ２ ×２４Ｈｒ以下の低透湿性材料からなる第１の低透湿シートと、
    前記ケースの開口部を塞ぐ蓋と、
    を備え、
    前記第１の低透湿シートの周縁部が、前記ケースと前記蓋とに挟持されており、
    前記第１の低透湿シートの表面に凹凸が設けられている、
    半導体装置。
  10. 前記低透湿性材料は、フッ素系樹脂である、
    請求項１から請求項９のいずれか一項に記載の半導体装置。
JP2021004053A 2021-01-14 2021-01-14 半導体装置 Active JP7479307B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021004053A JP7479307B2 (ja) 2021-01-14 2021-01-14 半導体装置
US17/507,485 US20220223545A1 (en) 2021-01-14 2021-10-21 Semiconductor device
DE102021131049.0A DE102021131049A1 (de) 2021-01-14 2021-11-26 Halbleitervorrichtung
CN202210017267.6A CN114765138A (zh) 2021-01-14 2022-01-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021004053A JP7479307B2 (ja) 2021-01-14 2021-01-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2022108862A JP2022108862A (ja) 2022-07-27
JP7479307B2 true JP7479307B2 (ja) 2024-05-08

Family

ID=82116338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021004053A Active JP7479307B2 (ja) 2021-01-14 2021-01-14 半導体装置

Country Status (4)

Country Link
US (1) US20220223545A1 (ja)
JP (1) JP7479307B2 (ja)
CN (1) CN114765138A (ja)
DE (1) DE102021131049A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239615A1 (ja) 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177006A (ja) * 1997-12-08 1999-07-02 Toshiba Corp 半導体装置
US6230895B1 (en) * 1999-08-20 2001-05-15 David P. Laube Container for transporting refurbished semiconductor processing equipment
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
WO2015111202A1 (ja) * 2014-01-27 2015-07-30 株式会社日立製作所 半導体モジュール
JP6381453B2 (ja) * 2015-01-27 2018-08-29 三菱電機株式会社 半導体装置
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239615A1 (ja) 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Also Published As

Publication number Publication date
DE102021131049A1 (de) 2022-07-14
CN114765138A (zh) 2022-07-19
US20220223545A1 (en) 2022-07-14
JP2022108862A (ja) 2022-07-27

Similar Documents

Publication Publication Date Title
JP2016018866A (ja) パワーモジュール
JP2019071392A (ja) 半導体装置
JP6041795B2 (ja) 半導体装置
WO2017141532A1 (ja) 半導体装置およびその製造方法
JP2015198227A (ja) 半導体装置
US20230197542A1 (en) Module with Gas Flow-Inhibiting Sealing at Module Interface to Mounting Base
JPWO2020121680A1 (ja) 半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP7479307B2 (ja) 半導体装置
JP2000340718A (ja) 電力用半導体装置
CN114078790A (zh) 功率半导体模块装置及其制造方法
US11626333B2 (en) Semiconductor device
JP7579224B2 (ja) 半導体装置
US20070036944A1 (en) Assembly of an electrical component comprising an electrical insulation film on a substrate and method for producing said assembly
JP7574620B2 (ja) モジュール型半導体装置およびモジュール型半導体装置の製造方法
JP2012151164A (ja) 半導体装置
JP2021141237A (ja) 半導体装置
US11581229B2 (en) Power semiconductor module with adhesive filled tapered portion
JP7459395B1 (ja) 半導体装置
JP7428261B2 (ja) 半導体装置
US20230223331A1 (en) Semiconductor module
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2022144711A (ja) 半導体装置の製造方法
JP2023182178A (ja) 半導体装置
JP2024057500A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150