Nothing Special   »   [go: up one dir, main page]

JP7292409B2 - 受動光ネットワーク（ｐｏｎ）フレーム設計 - Google Patents

受動光ネットワーク（ｐｏｎ）フレーム設計 Download PDF

Info

Publication number
JP7292409B2
JP7292409B2 JP2021558695A JP2021558695A JP7292409B2 JP 7292409 B2 JP7292409 B2 JP 7292409B2 JP 2021558695 A JP2021558695 A JP 2021558695A JP 2021558695 A JP2021558695 A JP 2021558695A JP 7292409 B2 JP7292409 B2 JP 7292409B2
Authority
JP
Japan
Prior art keywords
bits
codeword
pon frame
pon
fec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558695A
Other languages
English (en)
Other versions
JP2022528101A (ja
Inventor
リィウ，シアン
エフェンベルガー，フランク
リ，リンリン
ジォン，ホアイユィ
ルオ，ユアンチィウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2022528101A publication Critical patent/JP2022528101A/ja
Priority to JP2023093281A priority Critical patent/JP2023107856A/ja
Application granted granted Critical
Publication of JP7292409B2 publication Critical patent/JP7292409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Optical Communication System (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

関連出願の相互参照
本願は、フューチャーウェイテクノロジーズ社によって２０１９年４月１日に出願された、「受動光ネットワーク（ＰＯＮ）フレームデザイン」と題する米国仮特許出願第６２/８２７５９８号の優先権を主張する。
開示する実施形態は、概して光ネットワークに、とりわけＰＯＮフレーム設計に関する。
光ネットワークとは、データを運ぶために光波又は光信号を用いるネットワークである。レーザー等の光源は光信号を生成し、変調器はデータを用いて光信号を変調して、変調光信号を生成し、様々なコンポーネントは、変調光信号を伝搬、増幅、受信及び処理する。光ネットワークは、高帯域幅を得るために様々な形態の多重化を実施する。光ネットワークは、データセンター、大都市ネットワーク、ＰＯＮ、ロングホール及び他の用途を実施する。
第１の態様は、ＦＥＣ符号語を含むＰＯＮフレームを生成することであって、該ＦＥＣ符号語は第１の符号語を含み、該第１の符号語はＰＳＢを含む、ことと、前記ＰＯＮフレームを送信することと、を含む方法に関する。
第２の態様は、複数のＦＥＣ符号語を含むＰＯＮフレームを受信することであって、該ＦＥＣ符号語は第１の符号語を含み、該第１の符号語はＰＳＢを含む、ことと、前記ＰＯＮフレームを処理することと、を含む方法に関する。
第１の態様又は第２の態様による方法の第１の実施形態では、前記ＰＯＮフレームは約１２５μｓの期間を有する。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第２の実施形式では、前記ＰＯＮフレームは、符号語長が１７，２８０ビットの３６０のＦＥＣ符号語を含み、６，２２０，８００ビットのＰＯＮフレーム長及び約４９．７６６４Ｇのライン速度がもたらされる。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第３の実施形式では、前記ＰＯＮフレームは、符号語長が１７，４０８ビットの３６０のＦＥＣ符号語を含み、６，２６６，８８０ビットのＰＯＮフレーム長及び約５０．１３５０４Ｇのライン速度がもたらされる。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第４の実施形式では、前記ＰＯＮフレームは、符号語長が１７，４０８ビットの３７０のＦＥＣ符号語を含み、６，４４０，９６０ビットのＰＯＮフレーム長及び約５１．５２７６８Ｇのライン速度がもたらされる。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第５の実施形式では、前記ＦＥＣ符号語はＬＤＰＣ ＦＥＣ符号語である。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第６の実施形式では、前記ＬＤＰＣ ＦＥＣ符号語のそれぞれはペイロード及びパリティチェックを含み、前記ＬＤＰＣ ＦＥＣ符号語は、ＬＤＰＣ（１７，６６４、１４，５９２）のマザーコードに基づいてＬＤＰＣ（１７，２８０、１４，２０８）を実施し、１４，２０８ビットを得るために前記ペイロードにおける１４，５９２ビットを３８４ビット短くし、前記ＬＤＰＣ ＦＥＣ符号語は、約８２．２２％のＦＥＣレートを提供する。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第７の実施形式では、前記ＬＤＰＣ ＦＥＣ符号語のそれぞれはペイロード及びパリティチェックを含み、前記ＬＤＰＣ ＦＥＣ符号語は、ＬＤＰＣ（１７，６６４、１４，５９２）のマザーコードに基づいてＬＤＰＣ（１７，２８０、１４，２０８）を実施し、１４，４６４ビットを得るために前記ペイロードにおける１４，５９２ビットを１２８ビット短くし、２，８１６ビットを得るために前記パリティチェックにおける３，０７２ビットを２５６ビットパンクチャし、前記ＬＤＰＣ ＦＥＣ符号語は、約８３．７０％のＦＥＣレートを提供する。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第８の実施形式では、前記ＰＯＮフレームは整数個のＦＥＣ符号語を含む。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第９の実施形式では、前記整数は２及び５で割ることができる。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１０の実施形式では、前記整数は３６０である。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１１の実施形式では、前記整数は３７０である。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１２の実施形式では、前記第１の符号語は前記ＰＯＮフレームの先頭にある。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１３の実施形式では、前記ＰＯＮフレームは下流ＰＯＮフレームであり、前記ＰＳＢはＰＳＢｄである。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１４の実施形式では、前記ＰＳＢは１９２ビットよりも長い。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１５の実施形式では、前記ＰＯＮフレームは上流ＰＯＮフレームであり、前記ＰＳＢはＰＳＢｕである。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１６の実施形式では、前記上流ＰＯＮフレームは、前記下流ライン速度の１／ｎのライン速度を提供し、ｎが正の整数である。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１７の実施形式では、前記上流ＰＯＮフレームは、対応する下流ライン速度の１／２のライン速度を提供する。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１８の実施形式では、前記上流ＰＯＮフレームは、対応する下流ライン速度の１／５のライン速度を提供する。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第１９の実施形式では、前記ＰＳＢｕはプリアンブルを含み、該プリアンブルは、複数回繰り返されるパターンを含み、該パターンは６４ビットよりも長い。
第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式に係る方法の第２０の実施形式では、前記パターンは１２８ビットである。
第３の態様は、第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式を行うように構成された装置に関する。
第３の態様自体に係る装置の第１の実施形式では、前記装置はＯＬＴである。
第３の態様自体に係る装置の第２の実施形式では、装置はＯＮＵである。
第４の態様は、プロセッサによって実行された場合に装置に第１の態様自体、第１の態様の任意の先行する実施形式、第２の態様自体又は第２の態様の任意の先行する実施形式を行わせる、非一時的媒体に記憶されたコンピュータ実行可能命令を含むコンピュータプログラム製品に関する。
上記の実施形態のいずれかを、上記の他の実施形態のいずれかと組み合わせて、新たな実施形態を作り出すことができる。これらの及び他の特徴は、添付の図面及び特許請求の範囲と合わせた以下の詳細な説明からより明確に理解されるであろう。
本開示をより完全に理解するために、添付の図面及び詳細な説明と併せて、以下の簡単な説明を参照する。同様の参照符号は同様の部分を表す。
図１は、ＰＯＮの概略図である。 図２は、本開示の一実施形態に係る下流ＰＯＮフレームの概略図である。 図３は、本開示の一実施形態に係る符号語の概略図である。 図４は、本開示の別の実施形態に係る符号語の概略図である。 図５は、本開示の一実施形態に係る上流ＰＯＮフレームの概略図である。 図６は、本開示の一実施形態に係るＰＯＮフレーム通信の方法を示すフローチャートである。 図７は、本開示の別の実施形態に係るＰＯＮフレーム通信の方法を示すフローチャートである。 図８は、本開示の一実施形態に係る装置の概略図である。
先ず、１つ以上の実施形態の例示の実施を以下で提供されているが、開示のシステム及び／又は方法は、現在知られているか又は存在するかを問わず、任意の数の技術を用いて実施され得ることを理解すべきである。本開示は、本明細書で図示説明する例示の設計及び実施を含む以下に示す例示の実施、図面及び技術に限定されるべきではなく、添付の特許請求の範囲と共にそれらの同等物の全範囲内で変更され得る。
以下の略語が適用される。
ＡＳＩＣ：特定用途向け集積回路
ＢＣＨ：Bose－Chaudhuri－Hocquenghem
ＣＯ：中央事務局
ＣＰＵ：中央処理装置
ＤＳＰ：デジタル信号プロセッサ
ＥＯ：電気－光
ＦＥＣ：順方向誤り訂正
ＦＰＧＡ：フィールドプログラマブルゲートアレイ
Ｇ：ギガビット／秒
ＨＥＣ：ハイブリッド誤り訂正
ＩＤ：識別子
ＩＴＵ－Ｔ：国際電気通信連合電気通信標準化部門
ＬＤＰＣ：低密度パリティチェック
ＯＤＮ：光配信ネットワーク
ＯＥ：光－電気
ＯＬＴ：光回線終端装置
ＯＮＵ：光ネットワークユニット
ＰＨＹ：物理インターフェイス
ＰＯＮ:受動光ネットワーク
ＰＳＢｄ：下流のための物理同期ブロック
ＰＳＢｕ：上流のための物理同期ブロック
ＰＳｙｎｃ：物理同期シーケンス
Ｐ２ＭＰ：ポイントツーマルチポイント
ＲＡＭ：ランダムアクセスメモリ
ＲＦ：無線周波数
ＲＯＭ：読み出し専用メモリ
ＲＸ：受信機ユニット
ＳＦＣ：スーパーフレームカウンタ
ＳＲＡＭ：スタティックＲＡＭ
ＴＣＡＭ：三値連想メモリ
ＴＸ：送信機ユニット
μｓ：マイクロ秒
図１はＰＯＮ１００の概略図である。ＰＯＮ１００は、ＯＬＴ１１０と、ＯＮＵ１２０と、ＯＬＴ１１０をＯＮＵ１２０に結合するＯＤＮ１３０を含む。ＰＯＮ１００は、ＯＬＴ１１０とＯＮＵ１２０との間でデータを配信するためにアクティブコンポーネントを要しなくてもよい通信ネットワークである。代わりに、ＰＯＮ１００は、ＯＬＴ１１０とＯＮＵ１２０との間でデータを配信するために、ＯＤＮ１３０で受動光学コンポーネントを用いり得る。
ＯＬＴ１１０は、別のネットワーク及びＯＮＵ１２０と通信する。具体的には、ＯＬＴ１１０は、他のネットワークとＯＮＵ１２０との間の仲介役である。例えば、ＯＬＴ１１０は、他のネットワークから受信したデータをＯＮＵ１２０に転送し、ＯＮＵ１２０から受信したデータを他のネットワークに転送する。ＯＬＴ１１０は送信機及び受信機を含む。他のネットワークがＰＯＮ１００で用いられるプロトコルとは異なるネットワークプロトコルを用いる場合、ＯＬＴ１１０は、ネットワークプロトコルをＰＯＮプロトコルに、又はその逆に変換する変換器を含む。通常、ＯＬＴ１１０はＣＯ等の中央位置に位置するが、他の好適な位置に位置することもある。
ＯＤＮ１３０は、光ファイバケーブル、カプラ、スプリッタ、ディストリビュータ及び他の好適なコンポーネントを含むデータ配信ネットワークである。コンポーネントは、ＯＬＴ１１０とＯＮＵ１２０との間で信号を配信するのに電力を必要としない受動光学コンポーネントを含む。ＯＤＮ１３０は、図示のように、分岐構成でＯＬＴ１１０からＯＮＵ１２０に広がっているが、ＯＤＮ１３０は、任意の他の好適なＰ２ＭＰ構成で構成されてもよい。
ＯＮＵ１２０は、ＯＬＴ１１０及び顧客と通信し、ＯＬＴ１１０と顧客との間の仲介役として機能する。例えば、ＯＮＵ１２０は、ＯＬＴ１１０からのデータを顧客に転送し、顧客からのデータをＯＬＴ１１０に転送する。ＯＮＵ１２０は、ＯＬＴ１１０からの光信号を受信し、光信号を電気信号に変換し、その電気信号を顧客に提供する光トランシーバを含む。また、トランシーバは顧客から電気信号を受信し、その電気信号を光信号に変換し、その光信号をＯＬＴ１１０に送信する。ＯＮＵ１２０及びＯＮＴは同様であり、これらの用語は同じ意味で用いられ得る。通常、ＯＮＵ１２０は顧客の施設等の分散位置に位置するが、それらは他の好適な位置に位置することもある。
ＰＯＮ１００は、様々なライン速度を提供する様々な規格と互換性があり得る。例えば、ＩＴＵ－Ｔ Ｇ．９８７．３、２０１４年１月（「Ｇ．９８７．３」）は、１０Ｇライン速度を提供し、他の規格は１Ｇ、１２．５Ｇ、２５Ｇ、５０Ｇ及び他のライン速度を提供する。Ｇ．９８７．３は、ＯＬＴ１１０とＯＮＵ１２０とが１２５μsの長さのＰＯＮフレームを用いて互いに通信することを規定する。この長さは他の規格にも該当する。ＰＯＮフレームの長さ１２５μsにそれぞれのライン速度を乗じることでＰＯＮフレーム当たりのビット数を得ることができる。例えば、１０Ｇのライン速度はＰＯＮフレーム当たり１，２４４，１６０ビットを提供し、５０Ｇのライン速度はＰＯＮフレーム当たり６，２２０，８００ビットを提供する。
加えて、規格はＰＯＮフレームを符号語に通常分割し、符号語はパリティチェックマトリクスによって後で処理され得る。しかしながら、ＰＯＮフレームを符号語に分割した後、規格では追加の未使用ビットが残ることがある。したがって、様々のライン速度に拡張可能な方法でビットを賢明に用いるＰＯＮフレーム設計に対する要望がある。
本明細書で開示するのはＰＯＮフレーム設計のための実施形態である。実施形態は、第１の符号語を含むＰＯＮフレームを提供する。第１の符号語はＰＳＢを含む。実施形態は様々な利点を提供する。第１に、実施形態は、いくつかの主要なライン速度に拡張可能な方法でビットを賢明に用いる。第２に、ＰＳＢの長さが調節され、符号語の数及び符号語の長さはＰＳＢの長さから独立している。第３に、ＰＯＮフレームは、それらに関連するライン速度に関係なく整数個の符号語を含む。第４に、符号語の長さは並列実装に適している。ＰＯＮフレームについて論じるが、ＰＯＮ以外の光ネットワークやフレーム以外のデータ構造にも同じ原理が該当する。
図２は、本開示の一実施形態に係る下流ＰＯＮフレーム２００の概略図である。下流とは、ＯＬＴ１１０からＯＮＵ１２０への方向を意味する。下流ＰＯＮフレーム２００は５０Ｇのライン速度を提供し得る。
下流ＰＯＮフレーム２００は、符号語１ ２０５、符号語２ ２１０、符号語３５９ ２１５及び符号語３６０ ２２０を含む。符号語２ ２１０と符号語２３９ ２１５との間の省略記号は符号語３～３５８の存在を示す。各符号語２０５～２２０は１７，２８０ビットであるか又は１７，２８０ビットの符号語長を有するため、符号語１ ２０５はビット１～１７，２８０であり、符号語２ ２１０はビット１７，２８１～３４，５６０であり、符号語３５９ ２１５はビット６，１８６，２４１～６，２０３，５２０であり、符号語３６０ ２２０はビット６，２０３，５２１～６，２２０，８００である。符号語２０５～２２０はＦＥＣを実施し得るため、ＦＥＣ符号語であり得る。
符号語１ ２０５は、ＰＳＢｄ２２５、ペイロード２３０及びパリティチェック２３５を含む。ＰＳＢｄ２２５は長さが調節可能であり、以下で説明する。ペイロード２３０は、ＯＬＴ１１０がＯＮＵ１２０に渡すことを望むデータ、例えばユーザデータを含む。パリティチェック２３５は、正確なデータ伝送を保証するビットを含む。一例として、ＰＳＢｄ２２５は２５６ビットであり、ペイロード２３０は１３９５２（１４，２０８～２５６）ビットであり、パリティチェック２３５は３，０７２ビットである。その場合、ＰＳＢｄ２２５の２５６ビットは、Ｇ．９８７.３で許容されている１９２ビットから拡張されている。符号語３６０ ２２０は、符号語１ ２０５におけるペイロード２３０と同様のペイロード２４０を含み、符号語１ ２０５のパリティチェック２３５と同様のパリティチェック２４５を含む。しかしながら、符号語３６０ ２２０は、符号語１ ２０５におけるＰＳＢｄ２２５と同様のＰＳＢｄを含まない。同様に、残りの符号語２１０～２１５のいずれもＰＳＢｄを含まない。そのため、下流ＰＯＮフレーム２００では、符号語１ ２０５のみがＰＳＢｄ２２５を含み、残りの符号語２１０～２２０はＰＳＢｄから独立しているため、ＰＳＢｄ２２５は下流ＰＯＮフレーム２００における唯一のＰＳＢｄ又はＰＳＢである。これは、ＰＳＢｄ２２５が符号語１ ２０５の外にあり、符号語２０５～２２０の全てに先行する他のアプローチとは異なる。
ＰＳＢｄ２２５は、ＰＳｙｎｃ２５０、ＳＦＣ構造２５５及びＰＯＮ－ＩＤ構造２６０を含む。ＰＳｙｎｃ２５０は、下流のＰＨＹ境界でアライメントを実現するためにＯＮＵ１２０が用いる固定６４ビットパターンを含む。ＳＦＣ構造２５５を以下で説明する。ＰＯＮ－ＩＤ２６０構造を以下で説明する。一例として、ＰＳｙｎｃ２５０は１２８ビットであり、ＳＦＣ構造２５５は６４ビットであり、ＰＯＮ－ＩＤ構造２６０は６４ビットである。その場合、ＰＳｙｎｃ２５０の１２８ビットは、Ｇ．９８７．３で許容されている６４ビットから拡張されている。
ＳＦＣ構造２５５はスーパーフレームカウンタ２６５及びＨＥＣフィールド２７０を含む。スーパーフレームカウンタ２６５は、前の下流ＰＯＮフレームに対して１増える値を含む。値がその最大値に達する（全てが１であることを意味する）と、ＯＬＴ１１０は後続の下流ＰＯＮフレームでそれに０に設定する。ＨＥＣフィールド２７０は、ＳＦＣ構造２５５の６３初期ビット上で動作するＢＣＨコードと単一のパリティビットとの組み合わせである。一例として、スーパーフレームカウンタ２６５は５１ビットであり、ＨＥＣフィールド２７０は１３ビットである。
ＰＯＮ－ＩＤ構造体２６０は、ＰＯＮ－ＩＤ２７５及びＨＥＣフィールド２８０を含む。ＰＯＮ－ＩＤ２７５は、ＯＬＴ１１０によってその裁量で設定され、そのデフォルトは全てゼロである。ＨＥＣフィールド２８０は、ＰＯＮ－ＩＤ構造２６０の６３初期ビット上で動作するＢＣＨコードと単一のパリティビットとの組み合わせである。一例として、ＰＯＮ－ＩＤ２７５は５１ビットであり、ＨＥＣフィールド２８０は１３ビットである。
第１に、下流ＰＯＮフレーム２００は３６０の符号語２０５～２２０を含み、各符号語２０５～２２０は１７，２８０ビットである。ＰＳＢｄ２２５が劇的に増加しない限り、例えば、１７２８０ビットを越えない限り、ペイロード２３０に必要なビット数及びパリティチェック２３５に必要なビット数は少なくてすみ、符号語２０５～２２０の数及び符号語２０５～２２０の長さは、ＰＳＢｄ２２５の長さから独立している。これは、ＰＳＢｄ２２５が符号語１ ２０５内にあるため、その長さを大きくするか又は小さくしても、符号語２０５～２２０に利用可能なビットの数に影響を与えないからである。対照的に、ＰＳＢｄ２２５が符号語１ ２０５の外にある場合、例えば、ＰＳＢｄ２２５が符号語１ ２０５に先行する場合、そのサイズを大きくすると、符号語２０５～２２０に利用可能なビットの数が減少するため、符号語２０５～２２０の数又はそれらの長さの数が減少する。
第２に、下流ＰＯＮフレーム２００は、それに関連するライン速度に関係なく整数個の符号語２０５～２２０を含む。例えば、図示のように、下流ＰＯＮフレーム２００が５０Ｇのライン速度を実施する場合、下流ＰＯＮフレーム２００は、それぞれが１７，２８０ビットの３６０の符号語２０５～２２０を含む。しかしながら、下流ＰＯＮフレーム２００が１０Ｇのライン速度を実施する場合は、下流ＰＯＮフレーム２００はそれぞれが１７，２８０ビットの７２の符号語を含む。下流ＰＯＮフレーム２００が１２．５Ｇのライン速度を実施する場合は、下流ＰＯＮフレーム２００は、それぞれが１７，２８０ビットの９０の符号語を含む。下流ＰＯＮフレーム２００が２５Ｇライン速度を実施する場合は、下流ＰＯＮフレーム２００は、それぞれが１７，２８０ビットの１８０の符号語を含む。７２、９０、１８０及び３６０の数字は全て整数であり、７２は３６０／５であり、９０は３６０／４であり、１８０は３６０／２である。
第３に、符号語２０５～２２０の１７，２８０ビット長は、１７，２８０は１２８の倍数であるため、並列実装に適している。並列実装は、高速データを処理のために複数の並列パスに分けるする能力である。そして、各並列経路は許容可能な低速度で動作し得る。
図３は、本開示の一実施形態に係る符号語３００の概略図である。符号語３００は、図２の下流ＰＯＮフレーム２００で符号語２１０～２２０を実施し得る。符号語３００は、ペイロード３１０及びパリティチェック３２０を含む。
符号語３００は、「LDPC Adjustments from Motion #６, Chicago」（Mark Laubachら、２０１８年５月１４日）に記載の２５Ｇのライン速度のためのマザーコードに基づく。マザーコードはＬＤＰＣ（１７，６６４、１４，５９２）であり、１７，６６４の総ビット数、１４，５９２ペイロードビット、ゆえに３，０７２パリティチェックビットを含むＬＤＰＣ符号語を示す。しかしながら、符号語３００は、ペイロード３１０のために１４，２０８ビットを得るためにマザーコードのペイロードビット１４，５９２を３８４ビット短くし、符号語３００のために１７，２８０ビットを得るために１７，６６４の総ビット数を３８４ビット短くし、パリティチェック３２０のために３，０７２ビット維持する。そのため、符号語３００はＬＤＰＣ（１７，２８０、１４，２０８）を実施する。１４，２０８を１７，２８０で割ると、８２．２２％のＦＥＣレートになる。ＬＤＰＣはＦＥＣの一種であるため、ＬＤＰＣ符号語又はＬＤＰＣ ＦＥＣを実施する符号語は、ＬＤＰＣ ＦＥＣ符号語と呼ばれることがある。
図４は、本開示の別の実施形態に係る符号語４００の概略図である。符号語４００は、図２の下流ＰＯＮフレーム２００で符号語２１０～２２０を実施し得る。符号語４００は、ペイロード４１０及びパリティチェック４２０を含む。
符号語４００は、上述のＬＤＰＣ（１７，６６４、１４，５９２）マザーコードに基づく。しかしながら、符号語４００は、ペイロード４１０のために１４，４６４ビットを得るためにマザーコードの１４，５９２ペイロードビットを１２８ビット短くし、パリティチェック４２０のために２，８１６ビットを得るためにマザーコードの３，０７２パリティチェックビットを２５６ビットパンクチャし、ゆえに符号語４００のために１７，２８０ビットを得るために１７，６６４の総ビット数を３８４ビット（１２８ビット＋２５６ビット）短くする。パンクチャするとは抜き出して短くすることを意味する。そのため、符号語４００はＬＤＰＣ（１７，２８０、１４，４６４）を実施する。１４，４６４を１７，２８０で割ると、８３.７０％のＦＥＣレートになる。
上記と同じ概念は他の符号語スキームにも該当し得る。例えば、下流ＰＯＮフレーム２００は１２５μsの長さを保持し、符号語の数は、いくつかの主要なライン速度の場合整数であるため、２及び５で割ることができるように０で終わり、符号語は、ＬＤＰＣ（１７，６６４、１４，５９２）マザーコードを実施するために２５６で乗算できる数のビットを含むと仮定できる。いくつかの主要なライン速度のために整数個の符号語を有することにより、スキームはそれらのライン速度のために拡張可能である。表１は、これらの仮定に従う３つの符号語スキームを示す。
Figure 0007292409000001
スキーム１は下流ＰＯＮフレーム２００における符号語３００、４００の実施を示す。具体的には、下流ＰＯＮフレーム２００は、３６０の符号語２０５～２２０を含む。各符号語２０５～２２０は、各符号語２０５～２２０のために１７，２８０ビット及び下流ＰＯＮフレームのために１７，２８０×３６０＝６，２２０，８００ビット又は６，２２０，８００ビットのＰＯＮフレーム長をもたらす、それぞれが２５６ビットの６７．５個の符号語ブロックを含み得る。結果として得られるライン速度は６，２２０，８００ビット／１２５μｓ＝４９．７６６４Ｇであり、５０Ｇの実際のライン速度である。ＦＥＣレート１は、ＬＤＰＣ（１７，２８０、１４，２０８）を実施し、８２．２２％のＦＥＣレートをもたらす符号語３００を参照する。対応するペイロードレート１は、ライン速度×ＦＥＣレート１又は４９．７６６４Ｇ×８２.２２％＝４０．９２Ｇである。ＦＥＣレート２は、ＬＤＰＣ（１７，２８０、１４，２０８）を実施し、８３．７０％のＦＥＣレートをもたらす符号語４００を参照する。対応するペイロードレート２は、ライン速度×ＦＥＣレート２又は４９．７６６４Ｇ×８３．７０％＝４１．６５Ｇである。
スキーム２はスキーム１と同様である。しかしながら、スキーム１のような６７．５の符号語ブロックの代わりに、スキーム２は６８の符号語ブロックを用い、各符号語のために１７，４０８ビット及び下流ＰＯＮフレームのために６，２６６，８８０ビットをもたらす。結果として得られるライン速度は５０．１３５０４Ｇであり、結果として得られるＦＥＣレート１は８２．３５％であり、結果として得られるペイロードレート１は４１．２９Ｇであり、結果として得られるＦＥＣレート２は８３．８２％であり、結果として得られるペイロードレート２は４２．０２Ｇである。
スキーム３はスキーム２と同様である。しかしながら、スキーム２のような３６０の符号語ブロックの代わりに、スキーム３は３７０の符号語ブロックを用い、下流ＰＯＮフレームのために６，４４０，９６０ビットをもたらす。結果として得られるライン速度は５１．５２７６８Ｇであり、結果として得られるＦＥＣレート１は８２．３５％であり、結果として得られるペイロードレート１は４２．４３Ｇであり、結果として得られるＦＥＣレート２は８３．８２％であり、結果として得られるペイロードレート２は４３．１９Ｇである。
図５は、本開示の一実施形態に係る上流ＰＯＮフレーム５００の概略図である。上流とは、ＯＮＵ１２０からＯＬＴ１１０への方向を意味する。上流ＰＯＮフレーム５００は、対応する下流のライン速度の１／ｎのライン速度を提供してもよく、ｎは正の整数である。例えば、上流ＰＯＮフレーム５００は、下流ライン速度の１/２又は下流ライン速度の１／５のライン速度を提供する。
上流ＰＯＮフレーム５００は、符号語１ ５０５、符号語２ ５１０、符号語ｎ－１ ５１５及び符号語ｎ ５２０を含む。符号語２ ５１０と符号語ｎ－１ ５１５の間の省略記号は符号語３－（ｎ－２）の存在を示す。各符号語５０５～５２０は１７，２８０ビットであるため、符号語１ ５０５はビット１～１７，２８０であり、符号語２ ５１０はビット１７，２８１～３４，５６０等である。符号語５０５～５２０はＦＥＣを実施してもよく、そのためＦＥＣ符号語であり得る。
符号語１ ５０５は、ＰＳＢｕ５２５、ペイロード５３０及びパリティチェック５３５を含む。ＰＳＢｕ５２５は長さが調節可能であり、以下で説明する。ペイロード５３０は、ＯＮＵ１２０がＯＬＴ
１１０に渡すことを望むデータ、例えばユーザデータを含む。パリティチェック５３５は正確なデータ伝送を保証するビットを含む。一例として、ＰＳＢｕ５２５はｍビットであり、ペイロード５３０は１４２０８－ｍビットであり、パリティチェック５３５は３，０７２ビットである。符号語ｎ ５２０は、符号語１ ５０５におけるペイロード５３０と同様のペイロード５４０を含み、符号語１ ５０５におけるパリティチェック５３５と同様のパリティチェック５４５を含む。しかしながら、符号語ｎ ５２０は、符号語１ ５０５におけるＰＳＢｕ５２５と同様のＰＳＢｕを含まない。同様に、残りの符号語５１０～５１５のいずれもＰＳＢｕを含まない。そのため、上流ＰＯＮフレーム５００では、符号語１ ５０５のみがＰＳＢｕ５２５を含み、残りの符号語５１０～５２０はＰＳＢｕから独立しているため、ＰＳＢｕ５２５は、上流ＰＯＮフレーム５００における唯一のＰＳＢｕ又はＰＳＢである。これは、ＰＳＢｕ５２５が符号語１ ５０５の外にあり、符号語５０５～５２０の全てに先行する他のアプローチとは異なる。
ＰＳＢｕ５２５はプリアンブル５５０及びデリミタ５５５を含む。プリアンブル５５０は複数回繰り返されるパターンを含む。符号語１ ５０５はプリアンブル５５０を保護する。パターンは長さが調節可能であり、ベンダーはパターンを変更し得る。一例として、パターンは６４ビットであり、３１回繰り返されているため、プリアンブル５５０は６４×３１＝１，９８４ビットである。その場合、プリアンブル５５０の１，９８４ビットはＧ．９８７．３と一致する。プリアンブル５５０及びデリミタ５５５は共に、送信信号を正しく回復するために、ＯＬＴ１１０がＯＮＵ１２０からのＰＨＹバーストの存在を特定し、ＰＨＹバーストを線引きし、信号クロックを特定するためのデータを含む。
上流ＰＯＮフレーム５００は下流ＰＯＮフレーム２００と同様の特性を有し得る。例えば、第１に、符号語５０５～５２０の数及び符号語５０５～５２０の長さは、ＰＳＢｕ５２５の長さから独立している。第２に、上流ＰＯＮフレーム５００は、それに関連するライン速度に関係なく整数個の符号語５０５～５２０を含む。第３に、符号語５０５～５２０の長さは並列実装に適している。
図６は、本開示の一実施形態に係るＰＯＮフレーム通信の方法６００を示すフローチャートである。ＯＬＴ１１０が又はＯＮＵ１２０が方法６００を実施する。ステップ６１０で、複数のＦＥＣ符号語を含むＰＯＮフレームが生成される。ＦＥＣ符号語は第１の符号語を含み、第１の符号語はＰＳＢを含む。第１の例では、ＰＯＮフレームは下流ＰＯＮフレーム２００であり、符号語は符号語２０５～２２０であり、第１の符号語は符号語１ ２０５であり、ＰＳＢはＰＳＢｄ２２５である。第２の例では、ＰＯＮフレームは上流ＰＯＮフレーム５００であり、符号語は符号語５０５～５２０であり、第１の符号語は符号語１ ５０５であり、ＰＳＢはＰＳＢｕ５２５である。最後に、ステップ６２０で、ＰＯＮフレームが送信される。第１の例では、ＯＬＴ１１０がＯＮＵ１２０に下流のＰＯＮフレーム２００を送信する。第２の例では、ＯＮＵ１２０がＯＬＴ１１０に上流ＰＯＮフレーム５００を送信する。
図７は、本開示の別の実施形態に係るＰＯＮフレーム通信の方法７００を示すフローチャートである。ＯＬＴ１１０が又はＯＮＵ１２０が方法７００を実施する。ステップ７１０で、複数のＦＥＣ符号語を含むＰＯＮフレームが受信される。ＦＥＣ符号語は第１の符号語を含み、第１の符号語はＰＳＢを含む。第１の例では、ＰＯＮフレームは下流ＰＯＮフレーム２００であり、符号語は符号語２０５～２２０であり、第１の符号語は符号語１ ２０５であり、ＰＳＢはＰＳＢｄ２２５である。第２の例では、ＰＯＮフレームは上流ＰＯＮフレーム５００であり、符号語は符号語５０５～５２０であり、第１の符号語は符号語１ ５０５であり、ＰＳＢはＰＳＢｕ５２５である。最後に、ステップ７２０で、ＰＯＮフレームが処理される。
図８は、本開示の一実施形態に係る装置８００の概略図である。装置８００は、開示した実施形態、例えばＯＬＴ１１０及びＯＮＵ１２０の全て又は一部を実施し得る。装置８００は、データを受信するための入口ポート８１０及びＲＸ８２０と、データを処理するためのプロセッサ、論理ユニット、ベースバンドユニット又はＣＰＵ８３０と、データを送信するためのＴＸ８４０及び出口ポート８５０と、データを記憶するためのメモリ８６０とを含む。装置８００は、入口ポート８１０、ＲＸ８２０、ＴＸ８４０及び出口ポート８５０に連結されて光信号、電気信号又はＲＦ信号の入口又は出口を提供するＯＥコンポーネント、ＥＯコンポーネント又はＲＦコンポーネントも含み得る。
プロセッサ８３０は、ハードウェア、ミドルウェア、ファームウェア又はソフトウェアの任意の組み合わせである。プロセッサ８３０は、１つ以上のＣＰＵチップ、コア、ＦＰＧＡ、ＡＳＩＣ又はＤＳＰの任意の組み合わせを含む。プロセッサ８３０は、入口ポート８１０、ＲＸ８２０、ＴＸ８４０、出口ポート８５０及びメモリ８６０と通信する。プロセッサ８３０は、開示した実施形態を実施するＦＥＣコンポーネント８７０を含む。したがって、ＦＥＣコンポーネント８７０を含めることは、装置８００の機能性を実質的に改善し、装置８００を異なる状態に変換させる。あるいは、メモリ８６０は、命令としてＦＥＣコンポーネント８７０を記憶し、プロセッサ８３０がそれらの命令を実行する。
メモリ８６０は、ディスク、テープドライブ又はソリッドステートドライブの任意の組み合わせを含む。装置８００は、装置８００が実行のためにそれらのプログラムを選択した場合にプログラムを記憶し、装置８００がそれらのプログラムの実行の間に読み出す命令及びデータを、例えばコンピュータプログラム製品として記憶するために、オーバーフローデータ記憶装置としてメモリ８６０を用いり得る。メモリ８６０は、揮発性又は不揮発性であってもよく、ＲＯＭ、ＲＡＭ、ＴＣＡＭ又はＳＲＡＭの任意の組み合わせであり得る。一部の実施形態では、メモリ８６０はＦＥＣコンポーネント８７０を含むコンピュータ命令を記憶する。
コンピュータプログラム製品は、非一時的媒体、例えば、メモリ８６０に記憶されたコンピュータ実行可能命令を含んでもよく、プロセッサ、例えばプロセッサ８３０によって実行された場合、装置に実施形態のいずれか行わせる。
一部の例では、装置８００がＯＬＴを含む場合、プロセッサ８３０はＦＥＣコンポーネント８７０を実行して、複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク（ＰＯＮ）フレームを生成し、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、プロセッサ８３０はＦＥＣコンポーネント８７０を実行してＰＯＮフレームを送信する。
一部の例では、装置８００がＯＮＵを含む場合、プロセッサ８３０はＦＥＣコンポーネント８７０を実行して、複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク（ＰＯＮ）フレームを受信し、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、プロセッサ８３０はＦＥＣコンポーネント８７０を実行してＰＯＮフレームを処理する。
一部の例では、装置８００がＯＬＴを含む場合、装置８００は、複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク（ＰＯＮ）フレームを生成するフレームモジュールを含み、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、ＰＯＮフレームを送信する送信機モジュールを含む。一部の実施形態では、装置８００は、実施形態で説明したステップのいずれか１つ又は組み合わせを行うために他の又は追加のモジュールを含み得る。また、いずれかの図面に示すか又はいずれかの請求項に記載されているように、本方法の付加の又は代替的な実施形態又は態様のいずれかも同様のモジュールを含むことが考えられる。
一部の例では、装置８００がＯＮＵを含む場合、装置８００は複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク(ＰＯＮ)フレームを受信する受信機モジュールを含み、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、ＰＯＮフレームを処理するプロセッサモジュールを含む。一部の実施形態では、装置８００は、実施形態で説明したステップのいずれか１つ又は組み合わせを行うために他の又は追加のモジュールを含み得る。また、いずれかの図面に示すか又はいずれかの請求項に記載されているように、本方法の付加の又は代替的な実施形態又は態様のいずれかも同様のモジュールを含むことが考えられる。
例示の実施形態では、装置８００は、複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク（ＰＯＮ）フレームを生成するフレーム生成モジュールを含み、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、ＰＯＮフレームを送信するフレーム送信モジュールを含む。一部の実施形態では、装置８００は、実施形態で説明したステップのいずれか１つ又は組み合わせを行うために他の又は追加のモジュールを含み得る。また、いずれかの図面に示すか又はいずれかの請求項に記載されているように、本方法の付加の又は代替的な実施形態又は態様のいずれかも同様のモジュールを含むことが考えられる。
例示の実施形態では、装置８００は、複数の順方向誤り訂正（ＦＥＣ）符号語を含む受動光ネットワーク（ＰＯＮ）フレームを受信するフレーム受信モジュールを含み、ＦＥＣ符号語は第１の符号語を含み、第１の符号語は物理同期ブロック（ＰＳＢ）を含み、ＰＯＮフレームを処理するフレーム処理モジュールを含む。一部の実施形態では、装置８００は、実施形態で説明したステップのいずれか１つ又は組み合わせを行うために他の又は追加のモジュールを含み得る。また、いずれかの図面に示すか又はいずれかの請求項に記載されているように、本方法の付加の又は代替的な実施形態又は態様のいずれかも同様のモジュールを含むことが考えられる。
「約」という用語は、別段記載がない限り、後続の数字の±１０％を含む範囲を意味する。本開示でいくつかの実施形態が提供してきたが、開示のシステム及び方法は、本開示の精神又は範囲から逸脱することなく、多くの他の特定の形態で実施され得ることが理解され得る。本実施例は例示であって限定的ではないと考えられ、本明細書で示した詳細に限定することを意図していない。例えば、様々の要素又はコンポーネントが組み合わされ得るか若しくは別のシステムに統合され得るか又は特定の特徴は省略され得るか又は実施されないことがある。
加えて、様々な実施形態で個別又は別個として説明及び図示した技術、システム、サブシステム及び方法は、本開示の範囲から逸脱することなく、他のシステム、コンポーネント、技術又は方法と組み合わされ得るか又は統合され得る。連結されているとして図示又は説明した他のアイテムは直接連結され得るか又は電気的、機械的又は他の方法によらずインターフェイス、装置又は中間コンポーネントを介して間接的に連結され得るか又は通信し得る。変更、置換及び改変の他の例は当業者によって確認可能であり、本明細書で開示した精神及び範囲から逸脱することなく行われ得る。

Claims (35)

  1. 受動光ネットワーク（ＰＯＮ）フレームを生成することであって、該ＰＯＮフレームは、符号語長が１７，２８０ビットの整数個の順方向誤り訂正（ＦＥＣ）符号語を含み、該ＦＥＣ符号語は該ＰＯＮフレームの先頭に第１の符号語を含み、該第１の符号語のみが物理同期ブロック（ＰＳＢ）を含む、ことと、
    前記ＰＯＮフレームを送信することと、
    を含む方法。
  2. 受動光ネットワーク（ＰＯＮ）フレームを受信することであって、該ＰＯＮフレームは、符号語長が１７，２８０ビットの整数個の順方向誤り訂正（ＦＥＣ）符号語を含み、該ＦＥＣ符号語は該ＰＯＮフレームの先頭に第１の符号語を含み、該第１の符号語のみが物理同期ブロック（ＰＳＢ）を含む、ことと、
    前記ＰＯＮフレームを処理することと、
    を含む方法。
  3. 前記ＰＯＮフレームは約１２５マイクロ秒（μｓ）の期間を有する、請求項１又は２に記載の方法。
  4. 前記ＰＯＮフレームは、３６０のＦＥＣ符号語を含み、６，２２０，８００ビットのＰＯＮフレーム長及び約４９．７６６４ギガビット／秒（Ｇ）のライン速度がもたらされる、請求項１乃至３のいずれか一項に記載の方法。
  5. 前記ＦＥＣ符号語は低密度パリティチェック（ＬＤＰＣ）ＦＥＣ符号語である、請求項１乃至４のいずれか一項に記載の方法。
  6. 前記ＬＤＰＣ ＦＥＣ符号語のそれぞれはペイロード及びパリティチェックを含み、前記ＬＤＰＣ ＦＥＣ符号語は、ＬＤＰＣ（１７，６６４、１４，５９２）のマザーコードに基づいてＬＤＰＣ（１７，２８０、１４，４６４）を実施し、１４，２０８ビットを得るために前記ペイロードにおける１４，５９２ビットを３８４ビット短くし、前記ＬＤＰＣ ＦＥＣ符号語は、約８２．２２％のＦＥＣレートを提供する、請求項５に記載の方法。
  7. 前記ＬＤＰＣ ＦＥＣ符号語のそれぞれはペイロード及びパリティチェックを含み、前記ＬＤＰＣ ＦＥＣ符号語は、ＬＤＰＣ（１７，６６４、１４，５９２）のマザーコードに基づいてＬＤＰＣ（１７，２８０、１４，２０８）を実施し、１４，４６４ビットを得るために前記ペイロードにおける１４，５９２ビットを１２８ビット短くし、２，８１６ビットを得るために前記パリティチェックにおける３，０７２ビットを２５６ビットパンクチャし、前記ＬＤＰＣ ＦＥＣ符号語は、約８３．７０％のＦＥＣレートを提供する、請求項５に記載の方法。
  8. 前記整数は２及び５で割ることができる、請求項１乃至７のいずれか一項に記載の方法。
  9. 前記整数は３６０である、請求項１乃至７のいずれか一項に記載の方法。
  10. 前記ＰＯＮフレームは下流ＰＯＮフレームであり、前記ＰＳＢは下流のためのＰＳＢ（ＰＳＢｄ）である、請求項１乃至９のいずれか一項に記載の方法。
  11. 前記ＰＳＢは１９２ビットよりも長い、請求項１乃至１０のいずれか一項に記載の方法。
  12. 前記ＰＯＮフレームは上流ＰＯＮフレームであり、前記ＰＳＢは上流のためのＰＳＢ（ＰＳＢｕ）である、請求項１乃至９のいずれか一項に記載の方法。
  13. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／ｎのライン速度を提供し、ｎが正の整数である、請求項１２に記載の方法。
  14. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／２のライン速度を提供する、請求項１２に記載の方法。
  15. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／５のライン速度を提供する、請求項１２に記載の方法。
  16. 前記ＰＳＢｕはプリアンブルを含み、該プリアンブルは、複数回繰り返されるパターンを含み、該パターンは６４ビットよりも長い、請求項１２乃至１５のいずれか一項に記載の方法。
  17. 前記パターンは１２８ビットである、請求項１６に記載の方法。
  18. 請求項１乃至１７のいずれか一項に記載の方法を行うように構成された装置。
  19. 前記装置は光回線終端装置（ＯＬＴ）である、請求項１８に記載の装置。
  20. 前記装置は光ネットワークユニット（ＯＮＵ）である、請求項１８に記載の装置。
  21. プロセッサによって実行された場合に装置に請求項１乃至１７のいずれか一項に記載の方法を行わせる、非一時的媒体に記憶されたコンピュータ実行可能命令を含むコンピュータプログラム製品。
  22. 命令を含む記憶装置と、
    前記記憶装置と通信する１つ以上のプロセッサであって、該１つ以上のプロセッサは前記命令を実行して、
    受動光ネットワーク（ＰＯＮ）フレームを生成することであって、該ＰＯＮフレームは、符号語長が１７，２８０ビットの整数個の順方向誤り訂正（ＦＥＣ）符号語を含み、該ＦＥＣ符号語は該ＰＯＮフレームの先頭に第１の符号語を含み、該第１の符号語のみが物理同期ブロック（ＰＳＢ）を含む、ことと、
    前記ＰＯＮフレームを送信することと、
    を行う、１つ以上のプロセッサと、
    を含む装置。
  23. 前記整数は２及び５で割ることができる、請求項２２に記載の装置。
  24. 前記整数は３６０である、請求項２２に記載の装置。
  25. 前記ＰＯＮフレームは下流ＰＯＮフレームであり、前記ＰＳＢは下流のためのＰＳＢ（ＰＳＢｄ）である、請求項２２乃至２４のいずれか一項に記載の装置。
  26. 前記ＰＳＢは１９２ビットよりも長い、請求項２２乃至２５のいずれか一項に記載の装置。
  27. 前記ＰＯＮフレームは上流ＰＯＮフレームであり、前記ＰＳＢは上流のためのＰＳＢ（ＰＳＢｕ）である、請求項２２乃至２４のいずれか一項に記載の装置。
  28. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／ｎのライン速度を提供し、ｎが正の整数である、請求項２７に記載の装置。
  29. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／２のライン速度を提供する、請求項２７に記載の装置。
  30. 前記上流ＰＯＮフレームは、対応する下流ライン速度の１／５のライン速度を提供する、請求項２７に記載の装置。
  31. 前記ＰＳＢｕはプリアンブルを含み、前記プリアンブルは、複数回繰り返されるパターンを含み、該パターンは６４ビットよりも長い、請求項２７乃至３０のいずれか一項に記載の装置。
  32. 前記パターンは１２８ビットである、請求項３１に記載の装置。
  33. 前記装置は光回線終端装置（ＯＬＴ）である、請求項２２乃至３２のいずれか一項に記載の装置。
  34. 命令を含む記憶装置と、
    前記記憶装置と通信する１つ以上のプロセッサであって、該１つ以上のプロセッサは前記命令を実行して、
    受動光ネットワーク（ＰＯＮ）フレームを受信することであって、該ＰＯＮフレームは、符号語長が１７，２８０ビットの整数個の順方向誤り訂正（ＦＥＣ）符号語を含み、該ＦＥＣ符号語は該ＰＯＮフレームの先頭に第１の符号語を含み、該第１の符号語のみが物理同期ブロック（ＰＳＢ）を含む、ことと、
    前記ＰＯＮフレームを処理することと、
    を行う、１つ以上のプロセッサと、
    を含む装置。
  35. 前記装置は光ネットワークユニット（ＯＮＵ）である、請求項３４に記載の装置。
JP2021558695A 2019-04-01 2020-04-01 受動光ネットワーク（ｐｏｎ）フレーム設計 Active JP7292409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023093281A JP2023107856A (ja) 2019-04-01 2023-06-06 受動光ネットワーク（ｐｏｎ）フレーム設計

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962827598P 2019-04-01 2019-04-01
US62/827,598 2019-04-01
PCT/CN2020/082829 WO2020200249A1 (en) 2019-04-01 2020-04-01 Passive optical network (pon) frame design

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023093281A Division JP2023107856A (ja) 2019-04-01 2023-06-06 受動光ネットワーク（ｐｏｎ）フレーム設計

Publications (2)

Publication Number Publication Date
JP2022528101A JP2022528101A (ja) 2022-06-08
JP7292409B2 true JP7292409B2 (ja) 2023-06-16

Family

ID=72667562

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021558695A Active JP7292409B2 (ja) 2019-04-01 2020-04-01 受動光ネットワーク（ｐｏｎ）フレーム設計
JP2023093281A Pending JP2023107856A (ja) 2019-04-01 2023-06-06 受動光ネットワーク（ｐｏｎ）フレーム設計

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023093281A Pending JP2023107856A (ja) 2019-04-01 2023-06-06 受動光ネットワーク（ｐｏｎ）フレーム設計

Country Status (9)

Country Link
US (1) US20220021481A1 (ja)
EP (2) EP3925075B1 (ja)
JP (2) JP7292409B2 (ja)
KR (1) KR102669462B1 (ja)
CN (3) CN113424453B (ja)
BR (1) BR112021019523A2 (ja)
CA (1) CA3132231A1 (ja)
ES (1) ES2982978T3 (ja)
WO (1) WO2020200249A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876622B2 (en) * 2020-03-20 2024-01-16 Intel Corporation LDPC encoder and decoder for multi-mode higher speed passive optical networks
US20240289216A1 (en) * 2023-02-23 2024-08-29 Micron Technology, Inc. Balanced error correction code including explicit quantized knuth index

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014063656A1 (en) 2012-10-27 2014-05-01 Zte Corporation 10 gigabit per second capable passive optical network system with flexible nominal upstream bitrate
CN105027451A (zh) 2013-02-25 2015-11-04 中兴通讯(美国)公司 Xg-pon1和ng-pon2 twdm-pon系统中的下行前向纠错开-关控制的方法和装置
JP2016523037A (ja) 2013-05-07 2016-08-04 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 符号化及び復号化方法及び装置並びにシステム
US20180077475A1 (en) 2015-05-20 2018-03-15 Huawei Technologies Co., Ltd. Framing Method and Apparatus in Passive Optical Network and System
JP2019012989A (ja) 2017-06-29 2019-01-24 日本放送協会 符号化器、復号器、送信装置及び受信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524281A (ja) * 2002-04-25 2005-08-11 パッセイヴ リミテッド イーサネット（登録商標）ネットワークにおける前方誤り訂正コーディング
US7676733B2 (en) * 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
US8245095B2 (en) * 2008-04-30 2012-08-14 Futurewei Technologies, Inc. Upgraded codeword lock state machine
US8649679B2 (en) * 2008-12-15 2014-02-11 At&T Intellectual Property I, L.P. Management system for GPON based services
US8483563B2 (en) * 2009-12-16 2013-07-09 Futurewei Technologies, Inc. Header error control protected ten gigabit passive optical network downstream frame synchronization pattern
US9413484B2 (en) * 2012-11-05 2016-08-09 Futurewei Technologies, Inc. System and method for passive optical network communication
US9647692B2 (en) * 2014-01-24 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Upstream forward error correction codeword filling
WO2017113349A1 (zh) * 2015-12-31 2017-07-06 华为技术有限公司 数据解析和数据传输方法、装置
EP3480981B1 (en) * 2016-07-18 2024-03-13 Huawei Technologies Co., Ltd. Downlink data frame transmission method and device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014063656A1 (en) 2012-10-27 2014-05-01 Zte Corporation 10 gigabit per second capable passive optical network system with flexible nominal upstream bitrate
CN105027451A (zh) 2013-02-25 2015-11-04 中兴通讯(美国)公司 Xg-pon1和ng-pon2 twdm-pon系统中的下行前向纠错开-关控制的方法和装置
JP2016523037A (ja) 2013-05-07 2016-08-04 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 符号化及び復号化方法及び装置並びにシステム
US20180077475A1 (en) 2015-05-20 2018-03-15 Huawei Technologies Co., Ltd. Framing Method and Apparatus in Passive Optical Network and System
JP2019012989A (ja) 2017-06-29 2019-01-24 日本放送協会 符号化器、復号器、送信装置及び受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Gigabit-capable Passive Optical networks (G-PON): Transmission convergence layer specification G.984.3(01/2014)，ITU-T STANDARD，ITU，2014年07月17日

Also Published As

Publication number Publication date
BR112021019523A2 (pt) 2021-12-07
EP3925075B1 (en) 2024-05-01
EP3925075A4 (en) 2022-03-23
CN116828348A (zh) 2023-09-29
EP4358448A2 (en) 2024-04-24
US20220021481A1 (en) 2022-01-20
CN113424453A (zh) 2021-09-21
JP2023107856A (ja) 2023-08-03
EP3925075A1 (en) 2021-12-22
KR102669462B1 (ko) 2024-05-24
CN116723430A (zh) 2023-09-08
WO2020200249A1 (en) 2020-10-08
KR20210129195A (ko) 2021-10-27
EP3925075C0 (en) 2024-05-01
JP2022528101A (ja) 2022-06-08
CA3132231A1 (en) 2020-10-08
ES2982978T3 (es) 2024-10-21
CN113424453B (zh) 2023-06-20
EP4358448A3 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
JP2023107856A (ja) 受動光ネットワーク（ｐｏｎ）フレーム設計
US11108465B2 (en) Lane bonding in passive optical networks (PONs)
US11356755B2 (en) Multiple-rate optical network unit (ONU) activation
WO2020057187A1 (en) Passive optical network (pon) channel bonding protocol
EP3602856B1 (en) Discovery and registration in multi-channel passive optical networks (pons)
KR20170120146A (ko) 에러 정정 및 수동 광 네트워크를 위한 장치 및 방법
US11405705B2 (en) Multi-rate interleaved downstream frames in passive optical networks (PONs)
US20230179896A1 (en) Downstream Synchronization State Machine for Optical Line Terminal (OLT)-Configurable Bit Interleaving in High-Speed Passive Optical Networks (PONs)
WO2021194544A1 (en) FRAME CODING AND OPTICAL NETWORK UNIT (ONU) SYNCHRONIZATION IN PASSIVE OPTICAL NETWORKS (PONs)
RU2794973C1 (ru) Структура кадра пассивной оптической сети (pon)
ES2960696T3 (es) Comunicación en redes ópticas pasivas (PONs) relacionadas con procesamiento de señales digitales para señal óptica (oDSP)
US20240364448A1 (en) Encoding Configuration Method and Apparatus
US12149346B2 (en) Frame coding and optical network unit (ONU) synchronization in passive optical networks (PONs)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R150 Certificate of patent or registration of utility model

Ref document number: 7292409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150