Nothing Special   »   [go: up one dir, main page]

JP7105977B2 - 検査システム、ならびに検査システムの故障解析・予知方法 - Google Patents

検査システム、ならびに検査システムの故障解析・予知方法 Download PDF

Info

Publication number
JP7105977B2
JP7105977B2 JP2021127497A JP2021127497A JP7105977B2 JP 7105977 B2 JP7105977 B2 JP 7105977B2 JP 2021127497 A JP2021127497 A JP 2021127497A JP 2021127497 A JP2021127497 A JP 2021127497A JP 7105977 B2 JP7105977 B2 JP 7105977B2
Authority
JP
Japan
Prior art keywords
failure
location
tester
inspection system
prober
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021127497A
Other languages
English (en)
Other versions
JP2021184486A (ja
Inventor
徹也 加賀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021127497A priority Critical patent/JP7105977B2/ja
Publication of JP2021184486A publication Critical patent/JP2021184486A/ja
Application granted granted Critical
Publication of JP7105977B2 publication Critical patent/JP7105977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0283—Predictive maintenance, e.g. involving the monitoring of a system and, based on the monitoring results, taking decisions on the maintenance schedule of the monitored system; Estimating remaining useful life [RUL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Toxicology (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)

Description

本発明は、被検査体の検査を行う検査システム、および検査システムの故障解析・予知方法に関する。
半導体デバイスの製造プロセスにおいては、半導体ウエハ（以下単にウエハと記す）における全てのプロセスが終了した段階で、ウエハに形成されている複数のデバイス（ＩＣチップ）の電気的検査が行われる。このような電気的検査を行う検査システムは、一般的に、ウエハステージとウエハ搬送系を有するとともに、ウエハに形成されたデバイスに接触するプローブを有するプローブカードが装着されるプローバと、デバイスに電気的信号を与え、デバイスの種々の電気特性を検査するためのテスタとを有している。
このような検査システムにおいて、故障が発生したとき、その故障要因を迅速に特定して対処することが求められている。また、故障を事前に予知して故障を回避することも求められている。
特許文献１には、プローバのコントローラに自己診断実行機能を持たせて、プローバにおける故障要因を特定する技術が記載されている。
特開２００７－２３５０３１号公報
ところで、テスタとプローバはそれぞれ別のメーカにより製造され、顧客納入後にこれらを一体化することが多く、診断機能を持たせる場合にも、テスタとプローバに別個に診断機能を設けることになる。
しかし、テスタおよびプローバのそれぞれの診断機能を用いて故障解析を行う場合、テスタ起因でプローバの診断がＦＡＩＬ（ＮＧ）の場合や、その逆の場合があり、そのような場合にはテスタおよびプローバが診断機能を有していても、故障箇所を把握することが困難である。また、故障予知を行おうとしても、同様に、テスタ起因でプローバの診断がＦＡＩＬ（ＮＧ）の場合およびその逆の場合には十分な予知が行えない。
したがって、本発明は、テスタおよびプローバにまたがる要因の故障またはその前段階の兆候が生じた場合でもその箇所を迅速に把握することまたは予知することができる技術を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、デバイスをステージに搬送する搬送部と、複数のプローブを前記ステージ上の前記デバイスの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、検査の際に故障が発生したとき、または前記故障の前段階の兆候が発生したときに、その故障に関連する前記プローバと前記テスタの履歴情報を解析して故障の箇所を特定もしくは推定または予知する故障解析・予知処理部と、を有し、前記デバイスは基板上に複数形成されたものであり、前記基板上の複数の前記デバイスを表示するマップにおいて、検査の際にＰＡＳＳになった項目について出力結果を複数段階にレベル分けし、ＰＡＳＳと判断されたデバイスのレベルの分布図から故障箇所を予知することを特徴とする検査システムを提供する。
本発明の第２の観点は、デバイスをステージに搬送する搬送部と、複数のプローブを前記ステージ上のデバイスの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有する検査システムにおいて、故障の箇所を把握または予知する故障解析・予知方法であって、検査の際に故障が発生したとき、または前記故障の前段階の兆候が発生したときに、故障解析・予知処理部により、その故障に関連する前記プローバと前記テスタの履歴情報を解析して故障の箇所を特定もしくは推定または予知し、前記デバイスは基板上に複数形成されたものであり、前記基板上の複数の前記デバイスを表示するマップにおいて、検査の際にＰＡＳＳになった項目について出力結果を複数段階にレベル分けし、ＰＡＳＳと判断されたデバイスのレベルの分布図から故障箇所を予知することを特徴とする検査システムにおける故障解析・予知方法を提供する。
上記第１の観点および第２の観点において、前記故障解析・予知処理部は、前記履歴情報と知見者の知見を取得し、それらに基づいて故障の箇所を特定もしくは推定または予知することが好ましい。前記故障解析・予知処理部に取得された前記知見者の知見に基づいて、前記故障の要因を特定し、それにより故障の箇所を特定もしくは推定または予知することができる。
前記テスタは、マザーボードと、前記マザーボードに装着された複数の検査回路ボードとを有し、前記プローバに装着されたプローブカードと前記マザーボードとの間に、これらを接続するコンタクト部材が配置され、前記検査回路ボード、前記マザーボード、前記コンタクト部材、前記プローブカードのいずれかに生じた故障の箇所を特定もしくは推定または予知するようにすることができる。
基板上のデバイスの検査において、接触不良または前記テスタから被検査体までの伝送経路の抵抗大となる故障が生じたとき、それに関するプローバ側の要因およびテスタ側の要因を含む複数の要因を把握し、それらの中で正常であることが分かっている要因、または所定の診断を行った結果正常な結果が得られたことにより正常であることがわかる要因を除外し、残った要因から故障箇所を特定もしくは推定または予知することができる。
前記マップの前記レベルの分布図と、前記プローバの被検査体のステージの高さの分布を関連付けることにより故障箇所を予知することができる。
本発明によれば、故障が発生した場合に、プローバおよびテスタの両方の履歴情報に基づいて異常の要因を特定するので、迅速に故障箇所の特定もしくは推定を行うことができる。また、故障の前段階の兆候が発生した場合に、故障する前に故障箇所を予知することができるので、事前に対象部品の交換や修理が可能となる。このため、検査システムの稼働率を向上させることができる。
本発明の一実施形態に係る検査システムの概略構成を模式的に示す図である。 図１の検査システムの故障解析・予知処理部を説明するための図である。 テスタの検査回路ボードからウエハまでの構成を説明するための図である。 故障解析・予知プログラムのフローチャートである。 プローブカード２５の設置が正常でない場合の状態を示す図である。 診断用プローブカードで診断を行っている状態を示す図である。 検査項目に対してＯＫ（ＰＡＳＳ）のレベルを複数段階に設定した例を示す図である。 ウエハマップを用いた解析結果表示例を説明する図であり、ウエハマップに線状に色が濃い（ＦＡＩＬまたはレベルが高い）部分が生じる場合を示す図である。 ウエハマップを用いた解析結果表示例を説明する図であり、ウエハマップの一部にスポット的に色が濃い（ＦＡＩＬまたはレベルが高い）部分が生じる場合を示す図である。 ウエハマップを用いた解析結果表示例を説明する図であり、ウエハマップの右側に全体的に色が濃い（ＦＡＩＬまたはレベルが高い）部分が生じる場合を示す図である。 ステージ（ウエハチャックトップ）の高さ位置のバラツキを表示した例を示す図である。 ステージ（ウエハチャックトップ）の高さ位置がばらついた状態の例を示す図である。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
＜検査システム＞
図１は、本発明の一実施形態に係る検査システムの概略構成を模式的に示す図である。検査システムは、ウエハにおける全てのプロセスが終了した段階で、ウエハに形成されている複数のデバイス（ＩＣチップ；ＤＵＴ（Device Under Test）
ともいう）の電気的検査を行うものである。
図１に示すように、検査システム１００は、ウエハ上のデバイスに対してプローブカードのプローブを接触させるプローバ２００と、デバイスに電気信号を与えて電気的な検査を行うテスタ３００と、故障解析・予知処理部４００、上位制御部５００とを有している。
プローバ２００は、本体部２１と、搬送部２２と、プローバ制御部２７とを有している。
本体部２１は、筐体２３と、筐体２３の天面を構成し、中央に円形の孔２４ａが形成されたヘッドプレート２４と、ヘッドプレート２４の孔２４ａに対応する位置に取り付けられ、複数のプローブ（接触子）２５ａを有するプローブカード２５と、プローブカード２５の下方位置でウエハＷを載置し、吸着するステージ（ウエハチャックトップ）２６とを有する。ステージ２６は、Ｘ－Ｙテーブル機構、Ｚ方向移動機構およびθ方向移動機構（いずれも図示せず）によりＸ、Ｙ、Ｚ、θ方向に移動可能となっており、ウエハＷを所定の検査位置へ位置決めするようになっている。そして、ウエハＷを上昇させることにより、プローブカード２５のプローブ２５ａが複数のデバイスの電極に接触するようになっている。
搬送部２２は搬送装置（図示せず）を有するとともに、ウエハキャリアおよびプローブカードストッカ（いずれも図示せず）が装着されており、搬送装置により、ウエハキャリアからウエハＷをステージ２６上に搬送するとともに、プローブカードストッカからプローブカード２５をヘッドプレート２４の下方に搬送する。
プローバ制御部２７は、プローバ２００の各構成部を制御する、ＣＰＵを有する主制御部と、キーボードやマウス、リモコン等の入力部と、プリンター等の出力部と、ディスプレイ等の表示部と、制御に必要な情報を記憶する記憶部とを有している。主制御部は、検査に際して、記憶部に処理レシピが記憶された記憶媒体をセットすることにより、記憶媒体から呼び出された処理レシピに基づいてプローバ２００に所定の処理動作を実行させる。
テスタ３００は、筐体３１と、筐体３１内の底部に水平に設けられたマザーボード３２と、マザーボード３２のスロットに立設状態で装着された複数の検査回路ボード３３と、マザーボード３２とプローブカード２５とを接続するためのコンタクトブロック３４と、テスタ制御部３５とを有している。
マザーボード３２は、コンタクトブロック３４を介してプローブカード２５に接続される。コンタクトブロック３４は、マザーボード３２との間の接続およびプローブカード２５との間の接続を、それぞれ複数のコンタクトピン３４ａおよび３４ｂを介して行う。コンタクトピン３４ａおよび３４ｂはポゴピンで構成されている。検査回路ボード３３は、種々のテスト項目に応じてウエハＷのデバイスに電気的信号を与えるものである。
テスタ制御部３５は、テスタ３００の各構成部を制御する、ＣＰＵを有する主制御部と、キーボードやマウス、リモコン等の入力部と、プリンター等の出力部と、ディスプレイ等の表示部と、制御に必要な情報を記憶する記憶部とを有している。主制御部は、検査に際して、記憶部にテスト項目等が記憶された記憶媒体をセットすることにより、記憶媒体から呼び出されたテスト項目に基づいてテスタ３００に所定の動作を実行させる。
プローバ制御部２７およびテスタ制御部３５は、何等かの故障が発生した場合に、その原因の解明や対処を目的として、システムの動作履歴や操作者の操作履歴、診断履歴等の履歴情報（ログデータ）を取得する履歴情報取得部を有し、取得した履歴情報は履歴情報記憶・管理部４０に記憶されるようになっている。
故障解析・予知処理部４００は、人工知能（ＡＩ）を有しており、故障（ＦＡＩＬ）または故障の兆候が発生したときに、プローバ２００またはテスタ３００からの情報で要因解析を行う。
図２に示すように、故障解析・予知処理部４００は、履歴情報記憶・管理部４０から、プローバ情報として、ステージ座標情報、コンタクト加重情報、プローブ位置・傾き情報、ステージ温度を取得することができ、テスタ情報として、ピンリーク情報、ピン接触抵抗、ピン電源電圧・電流情報を取得することができる。また、故障解析・予知処理部４００には、知見者の知見が取得される。故障解析・予知処理部４００は、プローバ２００またはテスタ３００からの情報での要因解析で故障箇所がわからない場合に、履歴情報記憶・管理部４０から、その故障に関連するテスタおよびプローバの履歴情報を取得し、その情報と取得されたサービス・開発者等の知見者の知見に基づいて故障の箇所を把握（特定または推定）または予知する。
上位制御部５００は、ＣＰＵを有する主制御部と、キーボードやマウス、リモコン等の入力部と、プリンター等の出力部と、ディスプレイ等の表示部と、制御に必要な情報を記憶する記憶部とを有している。上位制御部５００は、プローバ制御部２７およびテスタ制御部３５の上位の制御部であり、プローバ制御部２７およびテスタ制御部３５に対する情報の授受を行うとともに、故障情報を故障解析・予知処理部４００に送り、故障解析・予知処理部４００から故障（またはその兆候）の要因に関する情報を受け取り、その情報を表示部に表示する。
＜検査方法＞
このように構成された検査システム１００においては、プローバ２００の搬送部２２によりプローブカード２５を装着し、次いで搬送部２２によりキャリア内のウエハＷをステージ２６上に搬送し、ウエハＷをステージ２６上に真空吸着した状態で、ウエハＷに対してテスタ３００により、電気的検査を行う。このとき、プローブカード２５はコンタクトブロック３４を介してマザーボード３２に電気的に接続されている。
検査に際しては、ステージ２６を上昇させてプローブカード２５のプローブ２５ａをウエハＷの各デバイス（ＤＵＴ）に接触させる。そして、図３に示すように、検査回路ボード３３からの電気信号が、マザーボード３２、コンタクトブロック３４、プローブカード２５を経てウエハＷの各デバイスに至り、さらにデバイスからプローブカード２５、コンタクトブロック３４、マザーボード３２を経て検査回路ボード３３に戻る。これにより各デバイスの電気的特性が検査される。
具体的には、テスタ３００からウエハ上のデバイスに対して、電圧、電流、ロジック波形等を出力し、デバイスから電圧、電流、ロジック波形を測定し、デバイスのＰＡＳＳおよびＮＧを判断する。
テスタ３００の検査回路ボード３３からウエハまでは図３のような構成となっているため、テスタ測定精度、コンタクト部の位置、ウエハＷとプローブ２５ａの接触、ステージ２６（ウエハチャックトップ）の位置等の複数の要因が含まれてウエハＷ上のデバイスの測定に至っている。
そのため、上記の構成上のどこかに不具合があった場合、ウエハの測定不良（故障）が発生するが、従来は、その要因がどこにあるのかが容易に特定できないことがあった。その理由の一つとして、従来、テスタの情報とプローバの情報を別個に管理していたため、テスタおよびプローバの一方が他方の要因で不良（故障）を起こした場合は、その要因を特定できないことが挙げられる。また、故障を予知して事前に対応することが求められるが、このような場合は、故障の予知も困難である。
そこで、本実施形態では、検査のときに不良（ＦＡＩＬ）となった際、すなわち何らかの故障が生じた場合に、またはＦＡＩＬではないが故障の前段階の兆候が生じた場合、故障解析・予知処理部４００のプログラムが起動されるようにし、このような問題に対処する。なお、故障の前段階の兆候とは、後述するように、ＰＡＳＳのレベルを何段階かに分け、ＰＡＳＳであっても近い将来に故障となると判断される場合をいい、故障予知に資するものである。
＜故障解析・予知プログラム＞
このときの故障解析・予知プログラムのフローチャートを図４に示す。
まず、故障または故障の前段階の兆候が発生したことが通知される（ステップ１）。なお、ここで「故障」とは、測定が「ＦＡＩＬ」になったことをいい、装置構成部の本来の故障のみならず、装置は故障していないがゴミ等により「ＦＡＩＬ」になったことも含む。
次に、テスタ内またはプローバ内の情報を取得しその情報で要因解析を行う（ステップ２）。要因の特定ができたか否かを判断し（ステップ３）、要因が特定できた場合は終了する。
要因の特定ができない場合は、履歴情報記憶・管理部４０のテスタまたはプローバの過去の履歴を検索する（ステップ４）。次に、その故障（もしくは兆候）の情報またはその故障（もしくは兆候）に近い情報があるか否かを判断する（ステップ５）。近い情報があるか否かの判断は、故障解析・予知処理部４００に取得されたサービス・開発者等の知見者の知見に基づいて行われる。近い情報がない場合、他方の情報（最初に解析したのがプローバの場合はテスタの情報であり、最初に解析したのがテスタの情報の場合はプローバの情報）で、過去の履歴の中でその故障（もしくは兆候）の情報または故障（もしくは兆候）に近い情報を解析する（ステップ６）。次に、故障（もしくは兆候）箇所と解析位置とが関連するかを判断し（ステップ７）、関連する場合は、故障箇所を特定もしくは推定または故障箇所を予知し（ステップ８）、履歴として登録する（ステップ９）。そして、その結果は、例えば表示部に表示される。故障を予知した場合には、実際に故障は生じていない段階で対処することができる。
一方、上記ステップ５で近い情報がある場合、故障箇所を特定もしくは推定または故障箇所を予知し（ステップ８）、履歴として登録する（ステップ９）。また、ステップ７で、故障（もしくは兆候）箇所と解析位置とが関連しない場合は、別の情報を検索して、ステップ６の過去の履歴の解析を行う。
＜実際の例＞
次に、実際の例について説明する。
例えば、図５に示すように、プローブカード２５の設置が正常でない場合、ウエハ検査において、接触不良（オープン）、または、テスタからウエハまでの伝送経路の抵抗大により、検査結果不良が発生する。
故障解析・予知処理部４００に取得されたサービス・開発者等の知見者の知見により、接触不良または伝送経路の抵抗大のときの発生要因としては、以下の(1)～(5)の複数の要因が考えられる。
(1)コンタクトブロック３４のテスタ側のコンタクト
(2)コンタクトブロック３４のプローブカード側のコンタクト
(3)プローブ２５ａとウエハＷのコンタクト
(4)ステージ２６（チャックトップ）の水平不良→ステージの高さ情報から判断
(5)テスタ出力および測定不良等→テスタ診断結果から判断
既にこの時点で、テスタ診断結果およびステージ２６の高さの情報で、これらが正常であることがわかっていれば、故障解析・予知処理部４００に取得された知見者の知見により、コンタクトブロック３４およびプローブカード周辺での不良（故障）が推測される。
さらに、図６に示すように、診断用プローブカード２５０で診断を行った結果、正常な結果が得られていれば、故障解析・予知処理部４００に取得された知見者の知見に基づいて上記(1)および(2)が正常であることがわかり、要因は(3)のプローブカードによる接触不良と推測（特定）することができ、故障箇所を把握することができる。また、後述するようにＰＡＳＳのレベルを複数レベルに設定しておけば、これらにより故障箇所の予知を行うことができる。
このように、テスタ３００およびプローバ２００からの情報と、故障解析・予知処理部４００に取得されたサービス・開発者等の装置知見者による要因解析プロセスに関する知見に基づいて、故障箇所の把握・予知が可能となる。
＜故障予知＞
次に、故障予知について説明する。
テスタ３００によるウエハＷ上のデバイス（ＤＵＴ）の検査においては、デバイスごとに検査結果が得られ、ＯＫ（ＰＡＳＳ）であっても、全く問題のないレベルからＦＡＩＬに近いレベルまで存在する。
複数の検査項目に対して、ＯＫ（ＰＡＳＳ）内のレベルを例えば図７に示すように、６段階に設定する。図７のレベル０は、故障の可能性がほとんどないレベルであり、レベル１～５とレベルが高くなるに従ってＦＡＩＬに近づいて行く。
例えばある検査項目（機能）について、複数日または複数回の測定結果を使用する。複数の測定結果が全てレベル０であれば、この検査項目（機能）は高い水準で正常であり、現時点では故障の可能性は低いと判断できる。しかし、時間経過に従って、測定結果がレベル１、２、３と上昇していけば、将来的に故障（ＦＡＩＬ）に至る可能性が高く、その時間間隔が所定の値になったときに、故障の前段階の兆候ありとする。これにより、故障時期を予測することができる。その結果、事前に当該部品の交換、修理が可能となる。また、同じように、別項目もレベル分けを行い、上述のように比較、参照することで、故障の要因箇所の特定も可能となる。
例えば、ユーザーが検査システムを用いてウエハの検査を行った際、歩留まりが以前と比較して悪くなったとする。例えば最終的に図３の構造において接触抵抗が大の箇所があるとされる場合、従来はその箇所の特定が困難であり、故障予知ができなかった。その理由は、従来、各診断項目についてウエハの全てのデバイスの検査を行っているものの、その結果はＰＡＳＳとＦＡＩＬでしかなく、段階的な評価ができなかったからである。
これに対し、上述のようにＰＡＳＳのレベルを複数段階に分けることにより、故障の前段階の兆候を把握することができ、かつ複数項目を合わせてその箇所も特定できるので、それに基づいて、故障解析・予知処理部４００により、特定部分（例えば、プローブカード、検査回路ボード）の故障の予知を行うことができる。
＜ウエハマップを用いた解析結果表示＞
このようにＰＡＳＳのレベルを複数段階に分ける手法をウエハマップに用い、ウエハマップを表示して解析結果を確認することができる。故障解析は基本的にデバイス（ＤＵＴ）単位で行うため、複数のＤＵＴがＰＡＳＳではあるがレベルが高く故障の前段階と判断された場合、これがどの影響で発生しているかをウエハ上の複数のＤＵＴを表示したウエハマップで確認することができる。ウエハマップの表示は、直近の結果のみの表示と、過去の結果を重ね合せた表示の選択が可能である。
レベル表示可能なウエハマップを用いて複数のＤＵＴがＦＡＩＬ、またはＰＡＳＳではあるがレベルが高く故障の前段階と判断された場合の故障解析・予知の例を図８～図１０に示す。これらの図において、色が濃いほど図７のレベルが高いことを示す。
図８は、ウエハマップに線状に色が濃い（レベルが高い）部分が生じる場合である。複数の検査回路ボード３３は、それぞれ、ウエハ上の複数のＤＵＴのうち異なる線状領域に対応しているため、このように線状に色が濃い場合は、検査回路ボード３３の一枚が故障しているか、故障の前段階であることが要因であると考えられる。
図９は、ウエハマップの一部にスポット的に色が濃い（レベルが高い）部分が生じる場合である。これは、コンタクトピンの先端に異物が挟まり、その影響で周りのコンタクトピンの接触が悪くなったことが要因と考えられる。
図１０は、ウエハマップの右側に全体的に色が濃い（レベルが高い）部分が生じる場合である。これは、ウエハカードまたはプローブの接触が均一になっていないことが要因と考えられる。例えば、図５のような状態である。
＜ステージ（ウエハチャックトップ）の高さ＞
ステージの高さは、ステージの４点において、４点の高さ平均に対するバラツキを例えば図７の６段階（レベル０～５）およびＦＡＩＬで判定し表示する。その例を図１１に示す。図１１においても、色が濃いほど図７のレベルが高いことを示す。例えば、図１２のような状態である。ステージの高さにバラツキがあった場合、視覚的に確認することができる。上記図１０の結果も合わせれば、ステージ２６の高さバラツキに起因して、コンタクトブロックからテスタまでの間に影響を与えることも考えられる。
以上のように、本実施形態によれば、故障が発生した場合に、プローバおよびテスタの両方の履歴情報に基づいて異常の要因を特定するので、迅速に故障箇所の特定もしくは推定を行うことができる。また、故障の前段階の兆候が発生した場合に、故障する前に故障箇所を予知することができるので、事前に対象部品の交換や修理が可能となる。このため、検査システムの稼働率を向上させることができる。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施形態において、図４のフローチャートは例示に過ぎず、プローバおよびテスタの両方の情報から故障解析および故障予知ができればこれに限定されない。また、検査システムの構成も上記実施形態に限定されず、また、検査システムが複数のプローバおよび複数のテスタを含んでいてもよい。さらに、基板として半導体ウエハを用いた例を示したが、基板は半導体ウエハに限るものではない。
２１；本体部
２２；搬送部
２３；筐体
２４；ヘッドプレート
２５；プローブカード
２５ａ；プローブ
２６；ステージ（ウエハチャックトップ）
２７；プローバ制御部
３１；筐体
３２；マザーボード
３３；検査回路ボード
３４；コンタクトブロック
３５；テスタ制御部
４０；履歴情報記憶・管理部
１００；検査システム
２００；プローバ
３００；テスタ
４００；故障解析・予知処理部
５００；上位制御部

Claims (12)

  1. デバイスをステージに搬送する搬送部と、複数のプローブを前記ステージ上の前記デバイスの電極に接触させるプローブカードとを有するプローバと、
    前記プローブカードを介して前記デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと、
    検査の際に故障が発生したとき、または前記故障の前段階の兆候が発生したときに、その故障に関連する前記プローバと前記テスタの履歴情報を解析して故障の箇所を特定もしくは推定または予知する故障解析・予知処理部と、
    を有し、
    前記デバイスは基板上に複数形成されたものであり、前記基板上の複数の前記デバイスを表示するマップにおいて、検査の際にＰＡＳＳになった項目について出力結果を複数段階にレベル分けし、ＰＡＳＳと判断されたデバイスのレベルの分布図から故障箇所を予知することを特徴とする検査システム。
  2. 前記故障解析・予知処理部は、前記履歴情報と知見者の知見を取得し、それらに基づいて故障の箇所を特定もしくは推定または予知することを特徴とする請求項１に記載の検査システム。
  3. 前記故障の要因が複数想定される場合、前記故障解析・予知処理部に取得された前記知見者の知見に基づいて、前記故障の要因を特定し、それにより故障の箇所を特定もしくは推定または予知することを特徴とする請求項２に記載の検査システム。
  4. 前記テスタは、マザーボードと、前記マザーボードに装着された複数の検査回路ボードとを有し、前記プローバに装着されたプローブカードと前記マザーボードとの間に、これらを接続するコンタクト部材が配置され、前記検査回路ボード、前記マザーボード、前記コンタクト部材、前記プローブカードのいずれかに生じた故障の箇所を特定または推定または予知することを特徴とする請求項１から請求項３のいずれか１項に記載の検査システム。
  5. 基板上のデバイスの検査において、接触不良または前記テスタから被検査体までの伝送経路の抵抗が大となる故障が生じたとき、
    それに関するプローバ側の要因およびテスタ側の要因を含む複数の要因を把握し、それらの中で正常であることが分かっている要因、または所定の診断を行った結果正常な結果が得られたことにより正常であることがわかる要因を除外し、残った要因から故障箇所を特定もしくは推定または予知することを特徴とする請求項４に記載の検査システム。
  6. 前記マップの前記レベルの分布図と、前記プローバの被検査体のステージの高さの分布を関連付けることにより故障箇所を予知することを特徴とする請求項１から請求項５のいずれか１項に記載の検査システム。
  7. デバイスをステージに搬送する搬送部と、複数のプローブを前記ステージ上のデバイスの電極に接触させるプローブカードとを有するプローバと、
    前記プローブカードを介して前記デバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有する検査システムにおいて、故障の箇所を把握または予知する故障解析・予知方法であって、
    検査の際に故障が発生したとき、または前記故障の前段階の兆候が発生したときに、故障解析・予知処理部により、その故障に関連する前記プローバと前記テスタの履歴情報を解析して故障の箇所を特定もしくは推定または予知し、
    前記デバイスは基板上に複数形成されたものであり、前記基板上の複数の前記デバイスを表示するマップにおいて、検査の際にＰＡＳＳになった項目について出力結果を複数段階にレベル分けし、ＰＡＳＳと判断されたデバイスのレベルの分布図から故障箇所を予知することを特徴とする検査システムにおける故障解析・予知方法。
  8. 前記故障解析・予知処理部により、前記履歴情報と知見者の知見を取得し、それらに基づいて故障の箇所を特定もしくは推定または予知することを特徴とする請求項７に記載の検査システムにおける故障解析・予知方法。
  9. 前記故障の要因が複数想定される場合、前記故障解析・予知処理部に取得された前記知見者の知見に基づいて、前記故障の要因を特定し、それにより故障の箇所を特定もしくは推定または予知することを特徴とする請求項８に記載の検査システムにおける故障解析・予知方法。
  10. 前記テスタは、マザーボードと、前記マザーボードに装着された複数の検査回路ボードとを有し、前記プローバに装着されたプローブカードと前記マザーボードとの間に、これらを接続するコンタクト部材が配置され、前記検査回路ボード、前記マザーボード、前記コンタクト部材、前記プローブカードのいずれかに生じた故障の箇所を特定もしくは推定または予知することを特徴とする請求項７から請求項９のいずれか１項に記載の検査システムにおける故障解析・予知方法。
  11. 基板上のデバイスの検査において、接触不良または前記テスタから被検査体までの伝送経路の抵抗が大となる故障が生じたとき、
    それに関するプローバ側の要因およびテスタ側の要因を含む複数の要因を把握し、それらの中で正常であることが分かっている要因、または所定の診断を行った結果正常な結果が得られたことにより正常であることがわかる要因を除外し、残った要因から故障箇所を特定もしくは推定または予知することを特徴とする請求項１０に記載の検査システムにおける故障解析・予知方法。
  12. 前記マップの前記レベルの分布図と、前記プローバの被検査体のステージの高さの分布を関連付けることにより故障箇所を予知することを特徴とする請求項７から請求項１１のいずれか１項に記載の検査システムにおける故障解析・予知方法。
JP2021127497A 2017-03-02 2021-08-03 検査システム、ならびに検査システムの故障解析・予知方法 Active JP7105977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021127497A JP7105977B2 (ja) 2017-03-02 2021-08-03 検査システム、ならびに検査システムの故障解析・予知方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017039458A JP2018147959A (ja) 2017-03-02 2017-03-02 検査システム、ならびに検査システムの故障解析・予知方法
JP2021127497A JP7105977B2 (ja) 2017-03-02 2021-08-03 検査システム、ならびに検査システムの故障解析・予知方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017039458A Division JP2018147959A (ja) 2017-03-02 2017-03-02 検査システム、ならびに検査システムの故障解析・予知方法

Publications (2)

Publication Number Publication Date
JP2021184486A JP2021184486A (ja) 2021-12-02
JP7105977B2 true JP7105977B2 (ja) 2022-07-25

Family

ID=63371328

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017039458A Pending JP2018147959A (ja) 2017-03-02 2017-03-02 検査システム、ならびに検査システムの故障解析・予知方法
JP2021127497A Active JP7105977B2 (ja) 2017-03-02 2021-08-03 検査システム、ならびに検査システムの故障解析・予知方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017039458A Pending JP2018147959A (ja) 2017-03-02 2017-03-02 検査システム、ならびに検査システムの故障解析・予知方法

Country Status (6)

Country Link
US (1) US11187747B2 (ja)
JP (2) JP2018147959A (ja)
KR (1) KR102239051B1 (ja)
CN (1) CN110383443B (ja)
TW (1) TWI757437B (ja)
WO (1) WO2018159190A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7181753B2 (ja) * 2018-10-12 2022-12-01 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
JP7219046B2 (ja) * 2018-10-12 2023-02-07 株式会社アドバンテスト 解析装置、解析方法および解析プログラム
CN109444713A (zh) * 2018-11-13 2019-03-08 无锡中微腾芯电子有限公司 一种晶圆测试接触故障诊断方法
JP2020096038A (ja) * 2018-12-11 2020-06-18 東京エレクトロン株式会社 解析装置及び画像生成方法
KR20220034196A (ko) * 2019-09-06 2022-03-17 주식회사 히타치하이테크 레시피 정보 제시 시스템, 레시피 에러 추정 시스템
CN111025126B (zh) * 2019-12-04 2024-12-31 郑州众智科技股份有限公司 控制器电路板裸板自动测试设备
CN113030535A (zh) * 2019-12-09 2021-06-25 华邦电子股份有限公司 短路探针卡、晶片测试系统及该系统的故障原因检测方法
CN113779857A (zh) * 2020-06-09 2021-12-10 戴尔产品有限公司 用于被测老化装置的智能故障诊断中心的方法和系统
TWI789811B (zh) * 2021-07-02 2023-01-11 台灣福雷電子股份有限公司 量測系統及量測方法
US11886180B2 (en) * 2022-03-02 2024-01-30 Claritrics Inc. Method and system for facilitating predictive maintainance of testing machine
KR20240108320A (ko) 2022-12-31 2024-07-09 주식회사 에이엘티 딥러닝을 이용한 이미지 센서용 웨이퍼 테스트 방법
KR20240108319A (ko) 2022-12-31 2024-07-09 주식회사 에이엘티 딥러닝을 이용한 이미지 센서용 웨이퍼 테스트 시스템
US12153085B2 (en) * 2023-03-11 2024-11-26 Hsu Kai Yang Massively independent testers system
CN118011065A (zh) * 2024-01-25 2024-05-10 新亚新智能科技(南通)有限公司 基于机器学习的探针故障检测系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243794A (ja) 1999-02-24 2000-09-08 Toshiba Corp 半導体ウエハの解析方法
JP2003258044A (ja) 2002-02-27 2003-09-12 Seiko Epson Corp プローブカード、プローブ装置、プローブ試験方法及びプローブ針
JP2007108078A (ja) 2005-10-14 2007-04-26 Fujitsu Ten Ltd 不良検査装置および不良検査方法
JP2007235031A (ja) 2006-03-03 2007-09-13 Advantest Corp 半導体試験装置
JP2008103601A (ja) 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2009216596A (ja) 2008-03-11 2009-09-24 Yokogawa Electric Corp 故障検出装置
JP2010192699A (ja) 2009-02-18 2010-09-02 Yokogawa Electric Corp 試験結果表示装置
WO2011027392A1 (ja) 2009-09-02 2011-03-10 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP2015162574A (ja) 2014-02-27 2015-09-07 信越半導体株式会社 半導体ウェーハの製造方法及び工程異常の検出方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564183A (en) * 1992-09-30 1996-10-15 Matsushita Electric Industrial Co., Ltd. Producing system of printed circuit board and method therefor
JPH0755885A (ja) * 1993-06-30 1995-03-03 Hitachi Ltd 電気回路基板の電気特性検査装置
JPH08335610A (ja) * 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
JPH1078464A (ja) * 1996-09-03 1998-03-24 Fujitsu Ltd 電子機器の故障予測方法及び装置
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
JP2007108117A (ja) * 2005-10-17 2007-04-26 Sharp Corp 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007115945A (ja) * 2005-10-21 2007-05-10 Renesas Technology Corp 半導体装置の製造方法
JP2009063477A (ja) * 2007-09-07 2009-03-26 Yokogawa Electric Corp 故障検出装置
JP4997069B2 (ja) * 2007-10-30 2012-08-08 株式会社東芝 不良検出方法及び不良検出装置
JP6815251B2 (ja) * 2017-03-30 2021-01-20 東京エレクトロン株式会社 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP6974088B2 (ja) * 2017-09-15 2021-12-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7078838B2 (ja) * 2017-12-01 2022-06-01 東京エレクトロン株式会社 プローバ
JP7138463B2 (ja) * 2018-03-30 2022-09-16 株式会社日本マイクロニクス プローバ
JP7195060B2 (ja) * 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7285739B2 (ja) * 2019-08-28 2023-06-02 東京エレクトロン株式会社 プローバおよびプローブカードのクリーニング方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243794A (ja) 1999-02-24 2000-09-08 Toshiba Corp 半導体ウエハの解析方法
JP2003258044A (ja) 2002-02-27 2003-09-12 Seiko Epson Corp プローブカード、プローブ装置、プローブ試験方法及びプローブ針
JP2007108078A (ja) 2005-10-14 2007-04-26 Fujitsu Ten Ltd 不良検査装置および不良検査方法
JP2007235031A (ja) 2006-03-03 2007-09-13 Advantest Corp 半導体試験装置
JP2008103601A (ja) 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2009216596A (ja) 2008-03-11 2009-09-24 Yokogawa Electric Corp 故障検出装置
JP2010192699A (ja) 2009-02-18 2010-09-02 Yokogawa Electric Corp 試験結果表示装置
WO2011027392A1 (ja) 2009-09-02 2011-03-10 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP2015162574A (ja) 2014-02-27 2015-09-07 信越半導体株式会社 半導体ウェーハの製造方法及び工程異常の検出方法

Also Published As

Publication number Publication date
JP2018147959A (ja) 2018-09-20
CN110383443B (zh) 2023-06-13
KR102239051B1 (ko) 2021-04-09
KR20190117775A (ko) 2019-10-16
US11187747B2 (en) 2021-11-30
TWI757437B (zh) 2022-03-11
US20200011927A1 (en) 2020-01-09
JP2021184486A (ja) 2021-12-02
CN110383443A (zh) 2019-10-25
WO2018159190A1 (ja) 2018-09-07
TW201839406A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
WO2008115755A2 (en) A testing method using a scalable parametric measurement macro
KR20040089897A (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JP2018170418A5 (ja)
TW201901167A (zh) 元件之檢查方法
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
US7268571B1 (en) Method for validating and monitoring automatic test equipment contactor
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
KR101157878B1 (ko) 검사용 치구의 유지보수방법 및 기판검사장치
KR100988610B1 (ko) 반도체 칩 테스트 장치 및 방법
KR19990005511A (ko) 테스트의 동작 오류 검사 방법
JP2002107417A (ja) 半導体集積回路の試験装置及びその管理方法
KR20090014914A (ko) 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
US6230293B1 (en) Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in
JPH10170585A (ja) 回路基板検査方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
Titu-Marius Environmental Stress Screening and Burn-in.
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
Băjenescu Environmental Stress Screening and Burn-in
TW202314268A (zh) 用於半導體缺陷引導預燒及系統級測試之系統和方法
Titu-Marius Environmental Stress Screening (ESS) and Burn-in
JP2006234392A (ja) 半導体検査装置及び半導体検査装置の不具合特定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220712

R150 Certificate of patent or registration of utility model

Ref document number: 7105977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150