JP7163505B2 - マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 - Google Patents
マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP7163505B2 JP7163505B2 JP2021543713A JP2021543713A JP7163505B2 JP 7163505 B2 JP7163505 B2 JP 7163505B2 JP 2021543713 A JP2021543713 A JP 2021543713A JP 2021543713 A JP2021543713 A JP 2021543713A JP 7163505 B2 JP7163505 B2 JP 7163505B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- film
- shift film
- mask
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/60—Substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
透光性基板上に、位相シフト膜を備えたマスクブランクであって、
前記位相シフト膜は、ハフニウム、ケイ素および酸素を含有し、
前記位相シフト膜のハフニウムおよびケイ素の合計含有量に対するハフニウムの含有量の原子%による比率は、0.4以上であり、
前記位相シフト膜のArFエキシマレーザーの露光光の波長における屈折率nは2.5以上であり、
前記位相シフト膜の前記露光光の波長における消衰係数kは0.30以下であることを特徴とするマスクブランク。
前記位相シフト膜の前記露光光の波長における屈折率nは、2.9以下であることを特徴とする構成1記載のマスクブランク。
(構成3)
前記位相シフト膜の前記露光光の波長における消衰係数kは、0.05以上であることを特徴とする構成1または2に記載のマスクブランク。
前記位相シフト膜の酸素の含有量は、60原子%以上であることを特徴とする構成1から3のいずれかに記載のマスクブランク。
(構成5)
前記位相シフト膜の膜厚は、65nm以下であることを特徴とする構成1から4のいずれかに記載のマスクブランク。
前記位相シフト膜は、ハフニウム、ケイ素および酸素の合計含有量が90原子%以上であることを特徴とする構成1から5のいずれかに記載のマスクブランク。
(構成7)
前記位相シフト膜は、前記露光光を20%以上の透過率で透過させる機能と、前記位相シフト膜を透過した前記露光光に対して前記位相シフト膜の厚さと同じ距離だけ空気中を通過した前記露光光との間で150度以上210度以下の位相差を生じさせる機能とを有することを特徴とする構成1から6のいずれかに記載のマスクブランク。
前記位相シフト膜上に、遮光膜を備えることを特徴とする構成1から7のいずれかに記載のマスクブランク。
(構成9)
透光性基板上に、転写パターンを有する位相シフト膜を備えた位相シフトマスクであって、
前記位相シフト膜は、ハフニウム、ケイ素および酸素を含有し、
前記位相シフト膜は、ハフニウムおよびケイ素の合計含有量に対するハフニウムの含有量の原子%による比率が、0.4以上であり、
前記位相シフト膜のArFエキシマレーザーの露光光の波長における屈折率nが2.5以上であり、
前記位相シフト膜の前記露光光の波長における消衰係数kが0.30以下であることを特徴とする位相シフトマスク。
前記位相シフト膜の前記露光光の波長における屈折率nは、2.9以下であることを特徴とする構成9記載の位相シフトマスク。
前記位相シフト膜の前記露光光の波長における消衰係数kは、0.05以上であることを特徴とする構成9または10に記載の位相シフトマスク。
(構成12)
前記位相シフト膜の酸素の含有量は、60原子%以上であることを特徴とする構成9から11のいずれかに記載の位相シフトマスク。
前記位相シフト膜の膜厚は、65nm以下であることを特徴とする構成9から12のいずれかに記載の位相シフトマスク。
(構成14)
前記位相シフト膜は、ハフニウム、ケイ素および酸素の合計含有量が90原子%以上であることを特徴とする構成9から13のいずれかに記載の位相シフトマスク。
前記位相シフト膜は、前記露光光を20%以上の透過率で透過させる機能と、前記位相シフト膜を透過した前記露光光に対して前記位相シフト膜の厚さと同じ距離だけ空気中を通過した前記露光光との間で150度以上210度以下の位相差を生じさせる機能とを有することを特徴とする構成9から14のいずれかに記載の位相シフトマスク。
(構成16)
前記位相シフト膜上に、遮光帯を含むパターンを有する遮光膜を備えることを特徴とする構成9から15のいずれかに記載の位相シフトマスク。
(構成17)
構成16記載の位相シフトマスクを用い、半導体基板上のレジスト膜に転写パターンを露光転写する工程を備えることを特徴とする半導体デバイスの製造方法。
図1に、マスクブランクの実施形態の概略構成を示す。図1に示すマスクブランク100は、透光性基板1における一方の主表面上に、位相シフト膜2、遮光膜3、及び、ハードマスク膜4がこの順に積層された構成である。マスクブランク100は、必要に応じてハードマスク膜4を設けない構成であってもよい。また、マスクブランク100は、ハードマスク膜4上に、必要に応じてレジスト膜を積層させた構成であってもよい。以下、マスクブランク100の主要構成部の詳細を説明する。
透光性基板1は、リソグラフィーにおける露光工程で用いられる露光光に対して透過性が良好な材料で構成されている。このような材料としては、合成石英ガラス、アルミノシリケートガラス、ソーダライムガラス、低熱膨張ガラス(SiO2-TiO2ガラス等)、その他各種のガラス基板を用いることができる。特に、合成石英ガラスを用いた基板は、ArFエキシマレーザー光(波長:約193nm)に対する透過性が高いので、マスクブランク100の透光性基板1として好適に用いることができる。
尚、ここで言うリソグラフィーにおける露光工程とは、このマスクブランク100を用いて作製された位相シフトマスクを使用したリソグラフィーにおける露光工程であり、露光光とは、特に断りの無い限り、ArFエキシマレーザー光(波長:193nm)を指すものとする。
透光性基板1を形成する材料の露光光における屈折率は、1.5以上1.6以下であることが好ましく、1.52以上1.59以下であるとより好ましく、1.54以上1.58以下であるとさらに好ましい。
位相シフト膜2は、露光光を20%以上の透過率で透過させる機能を有していることが好ましい。位相シフト膜2の内部を透過した露光光と空気中を透過した露光光との間で十分な位相シフト効果を生じさせるためである。また、位相シフト膜2の露光光に対する透過率は、75%以下であると好ましく、70%以下であるとより好ましい。位相シフト膜2の膜厚を、光学的な性能を確保できる適正な範囲に抑えるためである。
マスクブランク100は、位相シフト膜2上に遮光膜3を備える。一般に、位相シフトマスクでは、転写パターンが形成される領域(転写パターン形成領域)の外周領域は、露光装置を用いて半導体ウェハ上のレジスト膜に露光転写した際に外周領域を透過した露光光による影響をレジスト膜が受けないように、所定値以上の光学濃度(OD)を確保することが求められている。位相シフトマスクの外周領域は、ODが2.8以上であると好ましく、3.0以上であるとより好ましい。上述のように、位相シフト膜2は所定の透過率で露光光を透過する機能を有しており、位相シフト膜2だけでは所定値の光学濃度を確保することは困難である。このため、マスクブランク100を製造する段階で位相シフト膜2の上に、不足する光学濃度を確保するために遮光膜3を積層しておくことが必要とされる。このようなマスクブランク100の構成とすることで、位相シフトマスク200(図2参照)を製造する途上で、位相シフト効果を使用する領域(基本的に転写パターン形成領域)の遮光膜3を除去すれば、外周領域に所定値の光学濃度が確保された位相シフトマスク200を製造することができる。
ハードマスク膜4は、遮光膜3の表面に接して設けられている。ハードマスク膜4は、遮光膜3をエッチングする際に用いられるエッチングガスに対してエッチング耐性を有する材料で形成された膜である。このハードマスク膜4は、遮光膜3にパターンを形成するためのドライエッチングが終わるまでの間、エッチングマスクとして機能することができるだけの膜の厚さがあれば十分であり、基本的に光学特性の制限を受けない。このため、ハードマスク膜4の厚さは遮光膜3の厚さに比べて大幅に薄くすることができる。
マスクブランク100において、ハードマスク膜4の表面に接して、有機系材料のレジスト膜が100nm以下の膜厚で形成されていることが好ましい。DRAM hp32nm世代に対応する微細パターンの場合、遮光膜3に形成すべき遮光パターンに、線幅が40nmのSRAF(Sub-Resolution Assist Feature)が設けられることがある。しかし、この場合でも上述のようにハードマスク膜4を設けたことによってレジスト膜の膜厚を抑えることができ、これによってこのレジスト膜で構成されたレジストパターンの断面アスペクト比を1:2.5と低くすることができる。したがって、レジスト膜の現像時、リンス時等にレジストパターンが倒壊や脱離することを抑制することができる。なお、レジスト膜は、膜厚が80nm以下であることがより好ましい。レジスト膜は、電子線描画露光用のレジストであると好ましく、さらにそのレジストが化学増幅型であるとより好ましい。
以上の構成のマスクブランク100は、次のような手順で製造する。先ず、透光性基板1を用意する。この透光性基板1は、端面及び主表面が所定の表面粗さ(例えば、一辺が1μmの四角形の内側領域内において自乗平均平方根粗さRqが0.2nm以下)に研磨され、その後、所定の洗浄処理及び乾燥処理を施されたものである。
図2に、上記実施形態のマスクブランク100から製造される本発明の実施形態に係る位相シフトマスク200とその製造工程を示す。図2(g)に示されているように、位相シフトマスク200は、マスクブランク100の位相シフト膜2に転写パターンである位相シフトパターン2aが形成され、遮光膜3に遮光帯を含むパターンを有する遮光パターン3bが形成されていることを特徴としている。マスクブランク100にハードマスク膜4が設けられている構成の場合、この位相シフトマスク200の作成途上でハードマスク膜4は除去される。
[マスクブランクの製造]
図1を参照し、主表面の寸法が約152mm×約152mmで、厚さが約6.35mmの合成石英ガラスで構成される透光性基板1を準備した。この透光性基板1は、端面及び主表面が所定の表面粗さ(Rqで0.2nm以下)に研磨され、その後、所定の洗浄処理及び乾燥処理が施されている。分光エリプソメーター(J.A.Woollam社製 M-2000D)を用いて透光性基板1の各光学特性を測定したところ、波長193nmの光における屈折率は1.556、消衰係数は0.000であった。
次に、この実施例1のマスクブランク100を用い、以下の手順で実施例1のハーフトーン型の位相シフトマスク200を製造した。最初に、ハードマスク膜4の表面にHMDS処理を施した。続いて、スピン塗布法によって、ハードマスク膜4の表面に接して、電子線描画用化学増幅型レジストで構成されるレジスト膜を膜厚80nmで形成した。次に、このレジスト膜に対して、位相シフト膜2に形成すべき位相シフトパターンである第1のパターンを電子線描画し、所定の現像処理及び洗浄処理を行い、第1のパターンを有するレジストパターン5aを形成した(図2(a)参照)。
以上の手順を得て作製された位相シフトマスク200に対し、AIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、CD面内均一性が高く、設計仕様を十分に満たしていた。この結果から、この実施例1の位相シフトマスク200を露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写したとしても、最終的に半導体デバイス上に形成される回路パターンは高精度で形成できるといえる。
[マスクブランクの製造]
実施例2のマスクブランク100は、位相シフト膜2、そして遮光膜3の膜厚以外については、実施例1と同様の手順で製造した。この実施例2の位相シフト膜2は、実施例1の位相シフト膜2とは成膜条件を変更している。具体的には、枚葉式RFスパッタリング装置内に透光性基板1を設置し、HfO2ターゲットとSiO2ターゲットにそれぞれに印加するパワー比を変更して、アルゴン(Ar)ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板1上に、ハフニウム、ケイ素及び酸素で構成される位相シフト膜2を57.8nmの厚さで形成した。
次に、この実施例2のマスクブランク100を用い、実施例1と同様の手順で、実施例2の位相シフトマスク200を製造した。実施例2の位相シフトマスク200に対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、CD面内均一性が高く、設計仕様を十分に満たしていた。この結果から、この実施例2の位相シフトマスク200を露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写したとしても、最終的に半導体デバイス上に形成される回路パターンは高精度で形成できるといえる。
[マスクブランクの製造]
実施例3のマスクブランク100は、位相シフト膜2、そして遮光膜3の膜厚以外については、実施例1と同様の手順で製造した。この実施例3の位相シフト膜2は、実施例1の位相シフト膜2とは成膜条件を変更している。具体的には、枚葉式RFスパッタリング装置内に透光性基板1を設置し、HfO2ターゲットとSiO2ターゲットにそれぞれに印加するパワー比を変更して、アルゴン(Ar)ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板1上に、ハフニウム、ケイ素及び酸素で構成される位相シフト膜2を60.7nmの厚さで形成した。
次に、この実施例3のマスクブランク100を用い、実施例1と同様の手順で、実施例3の位相シフトマスク200を製造した。実施例3の位相シフトマスク200に対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、CD面内均一性が高く、設計仕様を十分に満たしていた。この結果から、この実施例3の位相シフトマスク200を露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写したとしても、最終的に半導体デバイス上に形成される回路パターンは高精度で形成できるといえる。
[マスクブランクの製造]
実施例4のマスクブランク100は、位相シフト膜2、そして遮光膜3の膜厚以外については、実施例1と同様の手順で製造した。この実施例4の位相シフト膜2は、実施例1の位相シフト膜2とは成膜条件を変更している。具体的には、枚葉式RFスパッタリング装置内に透光性基板1を設置し、HfO2ターゲットとSiO2ターゲットにそれぞれに印加するパワー比を変更して、アルゴン(Ar)ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板1上に、ハフニウム、ケイ素及び酸素で構成される位相シフト膜2を62.0nmの厚さで形成した。
次に、この実施例4のマスクブランク100を用い、実施例1と同様の手順で、実施例4の位相シフトマスク200を製造した。実施例4の位相シフトマスク200に対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、CD面内均一性が高く、設計仕様を十分に満たしていた。この結果から、この実施例4の位相シフトマスク200を露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写したとしても、最終的に半導体デバイス上に形成される回路パターンは高精度で形成できるといえる。
[マスクブランクの製造]
比較例1のマスクブランクは、位相シフト膜、そして遮光膜の膜厚以外については、実施例1と同様の手順で製造した。この比較例1の位相シフト膜は、実施例1の位相シフト膜2とは成膜条件を変更している。具体的には、枚葉式RFスパッタリング装置内に透光性基板を設置し、HfO2ターゲットを用いて、アルゴン(Ar)ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板上に、ハフニウム及び酸素で構成される位相シフト膜を49.5nmの厚さで形成した。
次に、この比較例1のマスクブランクを用い、実施例1と同様の手順で、比較例1の位相シフトマスクを製造した。比較例1の位相シフトマスクに対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、設計仕様を満たすものではなかった。この原因は、位相シフト膜の透過率を十分に高くできず、パターンを鮮明に転写できなかったことにあると推察される。この結果から、この比較例1の位相シフトマスクを露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写した場合、最終的に半導体デバイス上に形成される回路パターンを高精度で形成することは困難であるといえる。
[マスクブランクの製造]
比較例2のマスクブランクは、位相シフト膜、そして遮光膜の膜厚以外については、実施例1と同様の手順で製造した。具体的には、枚葉式RFスパッタリング装置内に透光性基板を設置し、HfO2ターゲットとSiO2ターゲットにそれぞれに印加するパワー比を変更して、アルゴン(Ar)ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板上に、ハフニウム、ケイ素及び酸素で構成される位相シフト膜を93.2nmの厚さで形成した。
次に、この比較例2のマスクブランクを用い、実施例1と同様の手順で、比較例2の位相シフトマスクを製造した。比較例2の位相シフトマスクに対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、設計仕様を満たすものではなかった。この原因は、位相シフト膜の膜厚が大きすぎ、位相シフト膜の光学的な性能が低下して露光マージンが確保できなかったことにあると推察される。この結果から、この比較例2の位相シフトマスクを露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写した場合、最終的に半導体デバイス上に形成される回路パターンを高精度で形成することは困難であるといえる。
[マスクブランクの製造]
比較例3のマスクブランクは、位相シフト膜、そして遮光膜の膜厚以外については、実施例1と同様の手順で製造した。具体的には、枚葉式RFスパッタリング装置内に透光性基板を設置し、Siターゲットを用いて、アルゴン(Ar)ガス、窒素(N2)ガスの混合ガス雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板上に、ケイ素及び窒素で構成される位相シフト膜を60.5nmの厚さで形成した。
次に、この比較例3のマスクブランクを用い、実施例1と同様の手順で、比較例3の位相シフトマスクを製造した。なお、位相シフトパターンを形成する際に、フッ素系ガス(CF4ガス)を用いてドライエッチングを行った。比較例3の位相シフトマスクに対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、設計仕様を満たすものではなかった。この原因は、位相シフト膜の透過率を十分に高くできず、パターンを鮮明に転写できなかったことにあると推察される。この結果から、この比較例3の位相シフトマスクを露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写した場合、最終的に半導体デバイス上に形成される回路パターンを高精度で形成することは困難であるといえる。
[マスクブランクの製造]
比較例4のマスクブランクは、位相シフト膜、そして遮光膜の膜厚以外については、実施例1と同様の手順で製造した。具体的には、枚葉式RFスパッタリング装置内に透光性基板を設置し、Siターゲットを用いて、アルゴン(Ar)ガス、窒素(N2)ガス、および酸素(O2)ガスの混合ガスの雰囲気での反応性スパッタリング(RFスパッタリング)を行った。これにより、透光性基板上に、ケイ素、酸素及び窒素で構成される位相シフト膜を68.4nmの厚さで形成した。
次に、この比較例4のマスクブランクを用い、実施例1と同様の手順で、比較例4の位相シフトマスクを製造した。なお、位相シフトパターンを形成する際に、フッ素系ガスを用いてドライエッチングを行った。比較例4の位相シフトマスクに対し、実施例1と同様にAIMS193(Carl Zeiss社製)を用いて、波長193nmの露光光で半導体デバイス上のレジスト膜に露光転写したときにおける転写像のシミュレーションを行った。このシミュレーションの露光転写像を検証したところ、設計仕様を満たすものではなかった。この原因は、位相シフト膜の膜厚が大きすぎ、位相シフト膜の光学的な性能が低下して露光マージンが確保できなかったことにあると推察される。この結果から、この比較例4の位相シフトマスクを露光装置のマスクステージにセットし、半導体デバイス上のレジスト膜に露光転写した場合、最終的に半導体デバイス上に形成される回路パターンを高精度で形成することは困難であるといえる。
2 位相シフト膜
2a 位相シフトパターン
3 遮光膜
3a,3b 遮光パターン
4 ハードマスク膜
4a ハードマスクパターン
5a レジストパターン
6b レジストパターン
100 マスクブランク
200 位相シフトマスク
Claims (17)
- 透光性基板上に、位相シフト膜を備えたマスクブランクであって、
前記位相シフト膜は、ハフニウム、ケイ素および酸素を含有し、
前記位相シフト膜のハフニウムおよびケイ素の合計含有量に対するハフニウムの含有量の原子%による比率は、0.4以上であり、
前記位相シフト膜のArFエキシマレーザーの露光光の波長における屈折率nは2.5以上であり、
前記位相シフト膜の前記露光光の波長における消衰係数kは0.30以下であることを特徴とするマスクブランク。 - 前記位相シフト膜の前記露光光の波長における屈折率nは、2.9以下であることを特徴とする請求項1記載のマスクブランク。
- 前記位相シフト膜の前記露光光の波長における消衰係数kは、0.05以上であることを特徴とする請求項1または2に記載のマスクブランク。
- 前記位相シフト膜の酸素の含有量は、60原子%以上であることを特徴とする請求項1から3のいずれかに記載のマスクブランク。
- 前記位相シフト膜の膜厚は、65nm以下であることを特徴とする請求項1から4のいずれかに記載のマスクブランク。
- 前記位相シフト膜は、ハフニウム、ケイ素および酸素の合計含有量が90原子%以上であることを特徴とする請求項1から5のいずれかに記載のマスクブランク。
- 前記位相シフト膜は、前記露光光を20%以上の透過率で透過させる機能と、前記位相シフト膜を透過した前記露光光に対して前記位相シフト膜の厚さと同じ距離だけ空気中を通過した前記露光光との間で150度以上210度以下の位相差を生じさせる機能とを有することを特徴とする請求項1から6のいずれかに記載のマスクブランク。
- 前記位相シフト膜上に、遮光膜を備えることを特徴とする請求項1から7のいずれかに記載のマスクブランク。
- 透光性基板上に、転写パターンを有する位相シフト膜を備えた位相シフトマスクであって、
前記位相シフト膜は、ハフニウム、ケイ素および酸素を含有し、
前記位相シフト膜は、ハフニウムおよびケイ素の合計含有量に対するハフニウムの含有量の原子%による比率が、0.4以上であり、
前記位相シフト膜のArFエキシマレーザーの露光光の波長における屈折率nが2.5以上であり、
前記位相シフト膜の前記露光光の波長における消衰係数kが0.30以下であることを特徴とする位相シフトマスク。 - 前記位相シフト膜の前記露光光の波長における屈折率nは、2.9以下であることを特徴とする請求項9記載の位相シフトマスク。
- 前記位相シフト膜の前記露光光の波長における消衰係数kは、0.05以上であることを特徴とする請求項9または10に記載の位相シフトマスク。
- 前記位相シフト膜の酸素の含有量は、60原子%以上であることを特徴とする請求項9から11のいずれかに記載の位相シフトマスク。
- 前記位相シフト膜の膜厚は、65nm以下であることを特徴とする請求項9から12のいずれかに記載の位相シフトマスク。
- 前記位相シフト膜は、ハフニウム、ケイ素および酸素の合計含有量が90原子%以上であることを特徴とする請求項9から13のいずれかに記載の位相シフトマスク。
- 前記位相シフト膜は、前記露光光を20%以上の透過率で透過させる機能と、前記位相シフト膜を透過した前記露光光に対して前記位相シフト膜の厚さと同じ距離だけ空気中を通過した前記露光光との間で150度以上210度以下の位相差を生じさせる機能とを有することを特徴とする請求項9から14のいずれかに記載の位相シフトマスク。
- 前記位相シフト膜上に、遮光帯を含むパターンを有する遮光膜を備えることを特徴とする請求項9から15のいずれかに記載の位相シフトマスク。
- 請求項16記載の位相シフトマスクを用い、半導体基板上のレジスト膜に転写パターンを露光転写する工程を備えることを特徴とする半導体デバイスの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019161896 | 2019-09-05 | ||
JP2019161896 | 2019-09-05 | ||
PCT/JP2020/032144 WO2021044917A1 (ja) | 2019-09-05 | 2020-08-26 | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021044917A1 JPWO2021044917A1 (ja) | 2021-03-11 |
JP7163505B2 true JP7163505B2 (ja) | 2022-10-31 |
Family
ID=74852347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021543713A Active JP7163505B2 (ja) | 2019-09-05 | 2020-08-26 | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220252972A1 (ja) |
JP (1) | JP7163505B2 (ja) |
KR (1) | KR20220052908A (ja) |
CN (1) | CN114245880B (ja) |
TW (1) | TWI827878B (ja) |
WO (1) | WO2021044917A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7558861B2 (ja) * | 2021-03-23 | 2024-10-01 | Hoya株式会社 | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005128278A (ja) | 2003-10-24 | 2005-05-19 | Shin Etsu Chem Co Ltd | 位相シフトマスクブランク、位相シフトマスク及びパターン転写方法 |
WO2014189004A1 (ja) | 2013-05-23 | 2014-11-27 | Hoya株式会社 | マスクブランクおよび転写用マスク並びにそれらの製造方法 |
JP2017191344A (ja) | 2017-07-28 | 2017-10-19 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法、および半導体デバイスの製造方法 |
JP2018091889A (ja) | 2016-11-30 | 2018-06-14 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090087153A (ko) * | 2008-02-12 | 2009-08-17 | 주식회사 에스앤에스텍 | 하프톤형 위상반전 블랭크 마스크, 포토마스크 및 그의제조방법 |
JP5530075B2 (ja) * | 2008-03-31 | 2014-06-25 | Hoya株式会社 | フォトマスクブランク、フォトマスク及びこれらの製造方法 |
CN110673435B (zh) * | 2013-01-15 | 2023-04-21 | Hoya株式会社 | 掩膜板坯料、相移掩膜板及半导体器件的制造方法 |
US9933698B2 (en) * | 2014-03-18 | 2018-04-03 | Hoya Corporation | Mask blank, phase-shift mask and method for manufacturing semiconductor device |
JP6547019B1 (ja) * | 2018-02-22 | 2019-07-17 | Hoya株式会社 | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 |
-
2020
- 2020-08-26 JP JP2021543713A patent/JP7163505B2/ja active Active
- 2020-08-26 WO PCT/JP2020/032144 patent/WO2021044917A1/ja active Application Filing
- 2020-08-26 US US17/628,655 patent/US20220252972A1/en active Pending
- 2020-08-26 KR KR1020227002788A patent/KR20220052908A/ko unknown
- 2020-08-26 CN CN202080058132.3A patent/CN114245880B/zh active Active
- 2020-09-01 TW TW109129869A patent/TWI827878B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005128278A (ja) | 2003-10-24 | 2005-05-19 | Shin Etsu Chem Co Ltd | 位相シフトマスクブランク、位相シフトマスク及びパターン転写方法 |
WO2014189004A1 (ja) | 2013-05-23 | 2014-11-27 | Hoya株式会社 | マスクブランクおよび転写用マスク並びにそれらの製造方法 |
JP2018091889A (ja) | 2016-11-30 | 2018-06-14 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法 |
JP2017191344A (ja) | 2017-07-28 | 2017-10-19 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法、および半導体デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021044917A1 (ja) | 2021-03-11 |
TW202117440A (zh) | 2021-05-01 |
CN114245880B (zh) | 2024-05-14 |
US20220252972A1 (en) | 2022-08-11 |
JPWO2021044917A1 (ja) | 2021-03-11 |
CN114245880A (zh) | 2022-03-25 |
KR20220052908A (ko) | 2022-04-28 |
TWI827878B (zh) | 2024-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5412507B2 (ja) | マスクブランクおよび転写用マスク | |
JP6575957B2 (ja) | マスクブランク、反射型マスクの製造方法、及び半導体デバイスの製造方法 | |
JP6058757B1 (ja) | マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法 | |
JP6526938B1 (ja) | マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法 | |
WO2019230313A1 (ja) | マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法 | |
JP7163505B2 (ja) | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 | |
TWI791837B (zh) | 遮罩基底、相移遮罩及半導體元件之製造方法 | |
JP7179543B2 (ja) | マスクブランク、転写用マスクおよび半導体デバイスの製造方法 | |
JP6505891B2 (ja) | マスクブランク、位相シフトマスクおよびこれらの製造方法 | |
JP6896694B2 (ja) | マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法 | |
JP7221261B2 (ja) | マスクブランク、位相シフトマスク、及び半導体デバイスの製造方法 | |
JP6720360B2 (ja) | マスクブランク、位相シフトマスクおよびこれらの製造方法 | |
WO2022201816A1 (ja) | マスクブランク、位相シフトマスク及び半導体デバイスの製造方法 | |
US20230314929A1 (en) | Mask blank, phase shift mask, and method of manufacturing semiconductor device | |
US20230393457A1 (en) | Mask blank, phase shift mask, and method for producing semiconductor device | |
JP2023070977A (ja) | マスクブランク、転写用マスク及び半導体デバイスの製造方法 | |
US20220342294A1 (en) | Mask blank, phase shift mask, and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7163505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |