Nothing Special   »   [go: up one dir, main page]

JP7002971B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP7002971B2
JP7002971B2 JP2018052057A JP2018052057A JP7002971B2 JP 7002971 B2 JP7002971 B2 JP 7002971B2 JP 2018052057 A JP2018052057 A JP 2018052057A JP 2018052057 A JP2018052057 A JP 2018052057A JP 7002971 B2 JP7002971 B2 JP 7002971B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
region
forming portion
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018052057A
Other languages
English (en)
Other versions
JP2019165112A (ja
Inventor
俊樹 岩井
泰治 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT Ltd
Original Assignee
Fujitsu Interconnect Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Interconnect Technologies Ltd filed Critical Fujitsu Interconnect Technologies Ltd
Priority to JP2018052057A priority Critical patent/JP7002971B2/ja
Publication of JP2019165112A publication Critical patent/JP2019165112A/ja
Application granted granted Critical
Publication of JP7002971B2 publication Critical patent/JP7002971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関する。
配線基板を製造する工程の一つに配線層を設けたウェハを個片化するための切断工程がある。切断工程では、チッピング(欠け)や亀裂が生じることがある。チッピングは、亀裂の原因ともなる。亀裂が進行すると基板内における断線等の原因になることから、従来、亀裂の進行を抑制する種々の提案がされており、素子領域を囲うように絶縁膜または導電膜を埋設した埋設層を備えた提案が知られている(例えば、特許文献1参照)。また、スクライブラインと素子領域との間に溝を設けることが知られている(例えば、特許文献2参照)。さらに、ダイシングライン領域に波形溝を設けることが知られている(例えば、特許文献3参照)。
特開2005-302985号公報 特開昭61-89012号公報 特開2003-257895号公報
ところで、絶縁層としてアモルファス素材であるガラス基材を用いた場合、絶縁層としてSi(シリコン)を用いた場合と比較して、チッピングが生じやすいことが知られている。絶縁層としてガラス基材を用いる場合、チッピングの発生を抑制するためにダイシングの加工速度は抑えられ、生産性が低下する。このため、チッピングの発生を抑制しつつ、ダイシングの加工速度を向上させることが要請されている。ここで、チッピングの発生を抑制するために特許文献1から特許文献3に開示された技術を適用することが考えられるが、例えば、埋設層や溝自体が亀裂発生の原因となることが懸念される。また、埋設層や溝を切断された端面の近傍に設けておくと製品落下時や温度変化時に割れやすくなることが考えられる。
1つの側面では、本明細書開示の発明は、チッピングが生じ難く亀裂が進行し難い配線基板を提供することを課題とする。
1つの態様では、配線基板は、ガラス基材と、前記ガラス基材に設けられ、配線が形成される配線領域と、前記ガラス基材の端面と前記配線領域との間に、複数の円弧を連続させた境界形成部と、を有する。
また、別の態様では、配線基板の製造方法は、複数枚のガラス板のそれぞれに区画される複数の配線領域毎に層間接続用の穴を形成する工程と、前記配線領域毎に配線を形成する工程と、前記ガラス板毎に切断領域と前記配線領域との間に、複数の円弧を連続させた境界形成部を形成する工程と、前記複数枚のガラス板を積層し、前記層間接続用の穴を用いて積層された前記配線領域間を接合する工程と、前記切断領域で前記配線領域毎に切断する工程と、を含む。
本明細書開示の発明によれば、チッピングが生じ難く亀裂が進行し難い配線基板を提供することができる。
図1は実施形態の配線基板の断面図である。 図2は実施形態のガラス板に区画された複数の配線領域を示す説明図である。 図3は実施形態のガラス板における境界形成部を示す説明図である。 図4(A)から図4(F)は、実施形態の配線基板の製造工程の一部を時系列的に示す説明図である。 図5(G)及び図5(H)は、実施形態の配線基板の製造方法の一部を時系列的に示す説明図である。 図6は図2におけるA-A線断面図である。 図7は積層体の厚み方向における切断領域の周辺を拡大して示す説明図である。 図8はダイシングソーで積層体を切断する様子を模式的に示す説明図である。 図9は実施形態の配線基板における亀裂の進行の様子を模式的に示す説明図である。 図10は実施形態の電子装置を示す説明図である。 図11はガラス基材の両面に改質層を設けた例を示す説明図である。 図12は境界形成部の配置の変形例を示す説明図である。 図13は単層の配線基板を示す説明図である。
以下、本発明の実施形態について、添付図面を参照しつつ説明する。ただし、図面中、各部の寸法、比率等は、実際のものと完全に一致するようには図示されていない場合がある。また、図面によっては、説明の都合上、実際には存在する構成要素が省略されていたり、寸法が実際よりも誇張されて描かれていたりする場合がある。
(実施形態)
図1を参照すると、配線基板30は、最上層のガラス基材1bと下層の複数のガラス基材1aを積層した多層ガラス基板である。ガラス基材1b及び複数のガラス基材1aは、いずれも絶縁層であり、それぞれ配線領域2を備えている。図1において、配線領域2は、点線で囲まれた領域である。最上層のガラス基材1bは、配線領域2内に配線12を備える。また、ガラス基材1bは、その端面1b1と配線領域2との間に境界形成部としてのスリット4aを備える。下層の各ガラス基材1aは、配線領域2内に配線12を備える。また、各ガラス基材1aは、端面1a1と配線領域2との間に境界形成部としての改質層4bを備える。ガラス基材1bと下層の複数のガラス基材1aとは間には、樹脂層13が設けられている。ガラス基材1bと下層の複数のガラス基材1aとは、導電性ペーストを充填することによって形成された層間接続部14によって接合されている。
境界形成部としてのスリット4aや改質層4bは、端面1b1や端面1a1から延びる亀裂の進行を抑制する。図2を参照すると、積層体20を形成する各ガラス板1に複数の配線領域2が配列されている。隣接する配線領域2との間には、切断領域3が設けられている。切断領域3は、配線領域2毎に個片化し、個々の配線基板30とするときに、ダイシングソー等で切断される領域である。各配線領域2は、矩形であり、その外形線の内側に境界形成部4が設けられている。境界形成部4は、上述のように、最上層のガラス基材1bについては、スリット4aであり、下層のガラス基材1aについては、改質層4bである。本実施形態の配線基板30は、各ガラス基材1a、1bにスリット4a又は改質層4bを備えるので、各ガラス基材1a、1bで亀裂の進行が抑制され、各ガラス基材1a、1bに形成された配線12の断線等が回避される。
特に、改質層4bは、ガラス基材1aと同一材料であるため、使用時の温度変化に対する耐性が高く、温度変化が起こったときの割れを防ぐことができる。
なお、最上層のガラス基材1bについてのみ、スリット4aとしているのは、以下の理由による。本実施形態では、チッピングの発生、亀裂の進行を抑制するために、境界形成部4を設けている。いずれも境界形成部4として設けられるスリット4aの強度と改質層4bの強度とを比較すると、改質層4bの強度の方が高い。このため、すべての境界形成部4を改質層4bとして設けることもできるが、本実施形態では、配線基板30を切断して個別化したり、落下させてしまったりして衝撃を受けたときに、そのエネルギを吸収すべく、スリット4aを設けている。すなわち、スリット4aをエネルギ吸収部として機能させている。スリット4aを設け、スリット4aの周辺を破損させてエネルギを吸収する場合であっても、破損するのは、スリット4aよりも外側の領域であり、配線12等には及ばない。このため、配線基板30の機能は維持される。
本実施形態では、最上層のガラス基材1bにスリット4aを設け、下層のガラス基材1aに改質層4bを設けているが、スリット4aと改質層4bの組み合わせはこれに限定されず、必要に応じて、適宜変更することができる。また、すべての境界形成部4をスリット4aとしてもよいし、すべての境界形成部4を改質層4bとすることもできる。
図3を参照すると、境界形成部4は、複数の円弧を連続させた形状を有している。具体的に、円の一部を切り出し、応力分散することができる形状である円弧状部5を連続部5aで繋げた形状を有している。本実施形態の円弧状部5は、半円形状であるが、円の一部を切り出した円弧形状であればよく、必ずしも、半円形状でなくてもよい。また、円弧状部5は、楕円の一部を切り出した形状であってもよい。要は、配線領域2の内側に向かって凸状となった曲線部分を有した形状であり、応力分散できる形状とされていればよい。図3では円弧状部5はすべて、配線領域2の内側に向かって凸状となっているが、図の形態に限られず、複数の円弧状部5の一部は配線領域2の内側に向かって凹状となってもよい。連続部5aは、応力集中が生じる部分であり、境界形成部4の外側から進行した亀裂が止まるように設けられている。
再び、図1を参照すると、スリット4aのガラス基材1bの厚み方向に沿う形状や、改質層4bのガラス基材1aの厚み方向に沿う形状は、弧状とされている。スリット4aや改質層4bを例えば、矩形のように角部を有する形状とするとその角部から亀裂が生じる可能性がある。そこで、このような亀裂の発生を抑制すべく、弧状が採用されている。本実施形態では、弧状としては、楕円形を採用しているが、半円形を採用することもできる。
また、スリット4aや改質層4bの深さは、ガラス基材1aやガラス基材1bの厚さに対して1/10以上とすることが望ましい。ガラス基材1aやガラス基材1bの厚みに対しスリット4aや改質層4bが浅すぎると、亀裂の進行を抑制する効果を得にくいからである。
本実施形態の配線基板30は、端面1a1の近傍に強度が高い改質層4bが配置された構成となり、外部応力に対する耐性が向上するため、配線基板30が実装された製品の落下時等の配線基板30の割れを抑制することができる。
つぎに、図4(A)から図8を参照して、配線基板30の製造方法の一例について説明する。なお、図4(A)から図5(H)は、複数の配線領域2のうち、一つの配線領域2に相当する部分についてのみ描いている。ガラス板1には、複数の配線領域2が区画されており、配線領域2毎に同一の加工がされる。
まず、図4(A)に示すようにガラス板1を準備する。次に、図4(B)に示すように、ガラス板1に区画される複数の配線領域2毎に層間接続用の穴としてビア11を形成する。本実施形態では、COレーザーによってビア11を設けているが、COレーザーに代えて、UVレーザーや、ドリル、サンドブラスト等を用いて穿設するようにしてもよい。
つぎに、図4(C)に示すように、配線領域2毎に配線12を形成する。配線12は、ビア11内にも形成されている。具体的に、まず、スパッタを用いてシード層を形成する。スパッタの代わりに無電解メッキ等を用いることもできる。シード層を形成した後は、ドライフィルムレジストをラミネートし、露光、現像、メッキを行うことで配線12を形成する。ドライフィルムレジスト以外に、液体のレジストを用いても良い。また、セミアディティブプロセス以外、例えば、エッチングによって配線12を形成するサブトラクティブプロセスを用いても良い。
つぎに、図4(D)に示すように、層間接着用の樹脂層13を設ける。樹脂層13は、樹脂をラミネートし、層間接続用のビア11に合わせてCOレーザーを用いて穴あけを行うことで形成する。本実施形態では、樹脂層13を形成する素材として熱硬化性のエポキシとガラスの混合された樹脂を用いたが、熱可塑性のポリイミド等を用いてもよい。また、穴あけはCOレーザー以外にUVレーザーやドリル等を用いても良い。
つぎに、図4(E)に示すように、導電性ペーストをスクリーン印刷して、ビア11内に層間接続部14を形成する。導電性ペーストは例えばCu(銅)、Ag(銀)、Bi(ビスマス)、Sn(すず)の合金の金属粉と樹脂から構成される。これらの材料の単体、又は、適宜配合した合金の金属粉と樹脂を用いて導電性ペーストとしてもよい。
つぎに、図4(F)に示すように、切断領域3と配線領域2との間に、配線領域2の形状に沿って複数の円弧を連続させた境界形成部としての改質層4bを形成する。改質層4bは、ガラス板1にUVレーザーを照射することで形成するが、UVレーザーに限らず、他のレーザーによって形成してもよい。
ここまでの工程で、一枚のガラス板1に施す加工が終了し、単層板10aを得ることができる。単層板10aは、下層のガラス基材1aに相当するが、本実施形態の配線基板30は、下層のガラス基材1aを4層備えるので、単層板10aを4枚準備する。また、本実施形態の配線基板30は、最上層のガラス基材1bを備えるが、最上層のガラス基材1bに相当する単層板10bも同様の工程を経ることによって作製する。但し、最上層のガラス基材1bは、改質層4bに代えてスリット4aを備えるので、図4(F)で改質層4bを形成する工程に相当する工程でスリット4aを形成する。スリット4aは、レーザーの性質を調整することで形成することができる。
単層板10a、10bを作製した後は、図5(G)に示すようにアライメントを取りながら単層板10a、10bを積層する。そして、図5(H)に示すように、上下方向から圧力を加える温熱プレスを実施する。温熱プレスは、例えば、200℃の環境下で90分間3MPaの圧力を加えることで実施する。これにより、積層体20を得ることができる。
このようにして得られた積層体20では、図2におけるA-A線断面を示す図6に示すように、切断領域3を隔てて配線基板30となる領域が連続した状態となっている。ここで、図7に拡大して示すように、切断領域3の近傍には、境界形成部4であるスリット4aや改質層4bが存在している。このような積層体20は、図8に模式的に示すように、切断領域3をダイシングソー50によって切断し、配線領域2毎に個片化し、配線基板30とする。
積層体20は、アモルファスであるガラス板1を積層したものであるため、切断工程において、チッピングを生じやすい。図9は、近傍に境界形成部4が設けられた端面1a1の周辺を示しているが、端面1a1には、切断加工に起因するチッピングchが生じており、このチッピングchを出発点として亀裂clが生じることがある。亀裂clは、端面1a1から円弧状部5の連続部5aに向かって進行するが、これよりも内側への進行は抑制される。このため、配線領域2内へ亀裂clが進行することは回避される。なお、亀裂clの進行は、例えば、配線基板30を備えた製品を落下させたような場合にも同様に抑制される。
以上が、配線基板30の製造方法の一例である。但し、各工程は、必ずしも、上述の順序によって行わなければならないものではなく、複数の工程を同時に行ったり、適宜順序を入れ替えたりして実施するようにしてもよい。例えば、改質層4bやスリット4aの形成は、図4(B)や図4(C)で示すようなタイミングで行ってもよい。
配線基板30は、図10に示すように、基板35に実装して電子装置36を形成することができる。
上述の例における改質層4bは、ガラス基材1aの一面側に設けられている形態であったが、例えば、図11に示すように、ガラス基材1aの両面側に改質層4b1、4b2のように設けてもよい。改質層4b1のように最終的に樹脂層13で覆われる位置に形成する場合には、樹脂層13の形成に先行して改質層4b1を形成すればよい。ガラス基材1aの一面側に改質層4b1を設け、他面側に改質層4b2を設ける場合、改質層4b1と改質層4b2とがガラス基材1aの内部で繋がるようにしてもよい。スリットについてもガラス基材の両面側に設けるようにしてもよい。
上述の例における境界形成部4は、配線領域2の形状に沿って、配線領域2の全体を囲むように設けられているが、配線領域2の周囲の一部にのみ境界形成部を設けるようにしてもよい。例えば、図12に示すように、配線領域2の角部に対応させて境界形成部40を設けるようにしてもよい。角部には、応力が生じやすく、切断時にもチッピングが発生しやすいが、当該箇所に境界形成部40を設けることで、亀裂の進行を抑制することができる。
また、上述の配線基板30は、多層ガラス基板であるが、図13に示すような単層の配線基板31においても境界形成部としての改質層4bやスリットを設けることで、亀裂の進行を抑制することができる。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
1 ガラス板
1a、1b ガラス基材
2 配線領域
3 切断領域
4 境界形成部
4a スリット
4b、4b1、4b2 改質層
10a、10b 単層板
11 ビア
12 配線
13 樹脂層
14 層間接続部
20 積層体
30 配線基板
35 基板
36 電子装置
50 ダイシングソー

Claims (4)

  1. ガラス基材と、
    前記ガラス基材に設けられ、配線が形成される配線領域と、
    前記ガラス基材の端面と前記配線領域との間に、複数の円弧を連続させた境界形成部と、
    有し、
    前記ガラス基材上に積層され、他の境界形成部が設けられた他のガラス基材を更に有する配線基板。
  2. 前記境界形成部は、改質層又はスリットである請求項1に記載の配線基板。
  3. 前記境界形成部の前記ガラス基材の厚みに沿う方向の形状は、弧状である請求項1又は2に記載の配線基板。
  4. 複数枚のガラス板のそれぞれに区画される複数の配線領域毎に層間接続用の穴を形成する工程と、
    前記配線領域毎に配線を形成する工程と、
    前記ガラス板毎に切断領域と前記配線領域との間に、複数の円弧を連続させた境界形成部を形成する工程と、
    前記複数枚のガラス板を積層し、前記層間接続用の穴を用いて積層された前記配線領域間を接合する工程と、
    前記切断領域で前記配線領域毎に切断する工程と、
    を含む配線基板の製造方法。
JP2018052057A 2018-03-20 2018-03-20 配線基板及び配線基板の製造方法 Active JP7002971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018052057A JP7002971B2 (ja) 2018-03-20 2018-03-20 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018052057A JP7002971B2 (ja) 2018-03-20 2018-03-20 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019165112A JP2019165112A (ja) 2019-09-26
JP7002971B2 true JP7002971B2 (ja) 2022-01-20

Family

ID=68065013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018052057A Active JP7002971B2 (ja) 2018-03-20 2018-03-20 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7002971B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055852A (ja) 2002-07-19 2004-02-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2012031018A (ja) 2010-07-30 2012-02-16 Asahi Glass Co Ltd 強化ガラス基板及び強化ガラス基板の溝加工方法と強化ガラス基板の切断方法
JP2016157982A (ja) 2016-05-23 2016-09-01 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH091530A (ja) * 1995-06-16 1997-01-07 Sumitomo Kinzoku Electro Device:Kk ブレークラインの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055852A (ja) 2002-07-19 2004-02-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2012031018A (ja) 2010-07-30 2012-02-16 Asahi Glass Co Ltd 強化ガラス基板及び強化ガラス基板の溝加工方法と強化ガラス基板の切断方法
JP2016157982A (ja) 2016-05-23 2016-09-01 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2019165112A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
JP6427817B2 (ja) 印刷回路基板及びその製造方法
KR101638634B1 (ko) 세라믹 캐패시터 제조 방법
WO2012023332A1 (ja) 電子部品及びその製造方法
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
TWI587764B (zh) 佈線基板及其製造方法
JP6168567B2 (ja) 印刷回路基板及びその製造方法
JP5614566B2 (ja) 多層基板の製造方法および多層基板
US20150319842A1 (en) Circuit board and method for manufacturing the same
JP2011192726A (ja) 電子装置および電子装置の製造方法
JP2008112790A (ja) 半導体パッケージおよびその製造方法
JP2006270065A (ja) 回路装置
JP4907216B2 (ja) プリント配線板及びプリント配線板の製造方法
WO2014184873A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP7002971B2 (ja) 配線基板及び配線基板の製造方法
US20150257281A1 (en) Method for forming a via structure using a double-side laser process
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP6195514B2 (ja) 配線基板およびその製造方法
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JP4646825B2 (ja) 多数個取り配線基板
JP6631120B2 (ja) 回路基板、電子機器、回路基板の製造方法
JP2016072285A (ja) 回路基板およびプローブカード
WO2017103998A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JP2018198273A (ja) 回路基板、電子機器、回路基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7002971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150