JP7087618B2 - Passive element - Google Patents
Passive element Download PDFInfo
- Publication number
- JP7087618B2 JP7087618B2 JP2018078951A JP2018078951A JP7087618B2 JP 7087618 B2 JP7087618 B2 JP 7087618B2 JP 2018078951 A JP2018078951 A JP 2018078951A JP 2018078951 A JP2018078951 A JP 2018078951A JP 7087618 B2 JP7087618 B2 JP 7087618B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- passive element
- film
- element according
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
本開示は、モバイルフロントエンドモジュールなどに適した受動素子、ならびにその作製方法に関する。 The present disclosure relates to a passive element suitable for a mobile front-end module and the like, and a method for manufacturing the same.
無線通信機能を有する電子機器の急速な普及に伴い、極めて多数の無線通信において高周波数帯域が利用されるようになっている。このため、通信時における干渉を防ぎ、十分な通信距離を確保するために、様々なRFフロントエンドモジュールが開発されている。RFフロントエンドモジュールには、マルチバンド・マルチスタンダードの通信においてフィルタリングを行うための種々の受動素子が組み込まれる。例えば非特許文献1では、RFフロントエンドモジュールで使用されることを指向した3Dインダクタなどの集積型受動素子がガラス貫通配線基板上に形成できることが示されている。 With the rapid spread of electronic devices having wireless communication functions, high frequency bands are being used in an extremely large number of wireless communications. Therefore, various RF front-end modules have been developed in order to prevent interference during communication and secure a sufficient communication distance. The RF front-end module incorporates various passive elements for filtering in multi-band, multi-standard communications. For example, Non-Patent Document 1 shows that an integrated passive element such as a 3D inductor intended to be used in an RF front-end module can be formed on a glass-through wiring board.
本開示の課題の一つは、モバイルフロントエンドモジュールなどに適した受動素子、ならびにその作製方法を提供することである。 One of the objects of the present disclosure is to provide a passive element suitable for a mobile front-end module or the like, and a method for manufacturing the passive element.
本開示の実施形態の一つは、受動素子である。この受動素子は、基板、基板上の第1の配線と、第1の配線上の第2の配線と、第1の配線と第2の配線の間に位置し、第1の配線と第2の配線と接する第1の絶縁膜と、第2の配線上の保護膜とを有する。保護膜は、窒化ケイ素を含む第1の無機膜と、第1の無機膜の上に位置し、第1の無機膜と接し、酸化ケイ素を含む第2の無機膜と、第2の無機膜の上に位置し、第2の無機膜と接し、窒化ケイ素を含む第3の無機膜とを含む。 One of the embodiments of the present disclosure is a passive element. This passive element is located between the substrate, the first wiring on the substrate, the second wiring on the first wiring, and the first wiring and the second wiring, and the first wiring and the second wiring. It has a first insulating film in contact with the wiring of the above and a protective film on the second wiring. The protective film is located on the first inorganic film containing silicon nitride and the first inorganic film, is in contact with the first inorganic film, and has a second inorganic film containing silicon oxide and a second inorganic film. It is located above and is in contact with the second inorganic film and contains a third inorganic film containing silicon nitride.
本開示の実施形態の一つは、受動素子である。この受動素子は、互いに対向する第1の面と第2の面を有し、貫通孔を備える基板と、第1の面、第2の面、および貫通孔の側壁と重なる第1の配線と、第1の配線を介して第1の面上に位置する第2の配線と、第1の配線と第2の配線の間に位置し、第1の配線と第2の配線と接する第1の絶縁膜と、第2の配線上の保護膜とを有する。保護膜は、窒化ケイ素を含む第1の無機膜と、第1の無機膜の上に位置し、第1の無機膜と接し、酸化ケイ素を含む第2の無機膜と、第2の無機膜の上に位置し、第2の無機膜と接し、窒化ケイ素を含む第3の無機膜とを含む。 One of the embodiments of the present disclosure is a passive element. This passive element has a first surface and a second surface facing each other, a substrate having a through hole, and a first wiring overlapping the first surface, the second surface, and the side wall of the through hole. , A first wiring located between the first wiring and the second wiring and in contact with the first wiring and the second wiring, and the second wiring located on the first surface via the first wiring. It has an insulating film of the above and a protective film on the second wiring. The protective film is located on the first inorganic film containing silicon nitride and the first inorganic film, is in contact with the first inorganic film, and has a second inorganic film containing silicon oxide and a second inorganic film. It is located above and is in contact with the second inorganic film and contains a third inorganic film containing silicon nitride.
以下、本開示の各実施形態について、図面等を参照しつつ説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。 Hereinafter, each embodiment of the present disclosure will be described with reference to the drawings and the like. However, the present disclosure can be carried out in various aspects without departing from the gist thereof, and is not construed as being limited to the description contents of the embodiments exemplified below.
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。 The drawings may schematically represent the width, thickness, shape, etc. of each part as compared to the actual embodiment in order to clarify the explanation, but this is merely an example and the interpretation of the present disclosure is limited. It's not something to do. In this specification and each figure, elements having the same functions as those described with respect to the above-mentioned figures may be designated by the same reference numerals to omit duplicate explanations.
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。 In the present specification and the scope of patent claims, when expressing an aspect of arranging another structure on one structure, when the term "above" is simply used, the structure shall be used unless otherwise specified. It includes both the case where another structure is placed directly above the structure so as to be in contact with each other and the case where another structure is placed above one structure via another structure.
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。 In the present specification and claims, the expression "a structure is exposed from another structure" means an aspect in which a part of one structure is not covered by another structure, and other structures are used. The portion not covered by the structure also includes an embodiment covered by yet another structure.
(第1実施形態)
本実施形態では、本開示の実施形態の一つに係る受動素子100について説明を行う。
(First Embodiment)
In this embodiment, the
1.基本構造
受動素子100の断面模式図を図1に示す。受動素子100は、基板101、基板101上に位置する第1の配線102、第1の配線102上に位置し、第1の配線102と接する第1の絶縁膜104、第1の絶縁膜104上の第2の配線106、および第2の配線106の上に位置する保護膜110を有する。第1の絶縁膜104は第1の配線102と第2の配線106によって挟まれ、この構造によって容量素子108が形成される。保護膜110は、第1の配線102の一部、第1の絶縁膜104の一部、および第2の配線106の一部を覆う。保護膜110には第1の配線102や第2の配線106と重なる開口が設けられ、この開口を介して外部回路(図示しない)などとの電気的接続が行われる。図1に示すように、第1の配線102や保護膜110は基板101と接してもよい。図示しないが、基板101上にはさらに別の配線を設けてもよい。また、第1の配線102も他の外部回路などと電気的に接続してもよい。
1. 1. Basic structure FIG. 1 shows a schematic cross-sectional view of the
基板101は、この上に設けられる容量素子108や保護膜110、および各種配線を支持する機能を有する。基板101に用いられる材料としては、ガラスやシリコン、ヒ化ガリウム、窒化ガリウム、セラミックス、あるいはガラスと樹脂の複合材料などが挙げられる。樹脂としては、エポキシ樹脂、ポリイミド、ポリアミド、ポリエステルなどが例示される。図示していないが、基板101上には、基板101に接するアンダーコートを設けてもよい。アンダーコートは基板101から金属イオンなどの不純物が容量素子108などへ拡散することを防止する機能を有する膜であり、例えば酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む。アンダーコートは単層構造を有してもよく、異なる材料を含む複数の膜によって構成されてもよい。アンダーコートを設ける場合、第1の配線102や保護膜110は基板101とは直接接せず、アンダーコートを介して基板101上に設けられる。
The
第1の配線102は、チタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、クロムなどの金属やこれらの合金を含むことができ、典型的には銅を含む。第1の配線102は単層構造を有していてもよく、あるいは図1に示すように複数の層を含んでもよい。後述するように、第1の配線102は電解めっき法で形成することができ、この場合、第1の層としてシード層102a、およびシード層102a上に位置し、シード層102aと接する第2の層102bを含むように第1の配線102を構成することができる。第2の層102bは上述した金属や合金を含む。シード層102aは、チタン、ニッケル、クロム、銅、金などの金属、あるいはこれらの合金などを含み、典型的には銅を含む。シード層102aと第2の層102bは同一の組成を有していてもよい。
The
第1の絶縁膜104は容量素子108の誘電体膜として機能するため、誘電率の高い材料を含有することが好ましい。例えば窒化ケイ素、酸化ハフニウム、酸化アルミニウム、窒化アルミニウム、酸化チタン、チタン酸バリウム、ハフニウムシリケートなどの高誘電体が例示され、成膜の容易さから窒化ケイ素が典型的な材料として挙げられる。窒化ケイ素を用いる場合、プラズマ存在下、化学気相堆積法(プラズマCVD法)を適用して第1の絶縁膜104を形成することができる。
Since the first
第2の配線106も第1の配線102で使用可能な金属や合金を含み、典型的には銅を含む。また、第1の配線102と同様、第2の配線106も第1の層としてシード層106a、およびシード層106a上に位置し、シード層106aと接する第2の層106bを有していてもよい。シード層106aと第2の層106bはそれぞれ、第1の配線102のシード層102a、第2の層102bで使用可能な金属を含む。シード層106aを設けない場合には、第2の層106bは第1の絶縁膜104に接する。
The
図示していないが、受動素子100はさらに、シード層106aと基板101の間、および/またはシード層106aと第1の絶縁膜104との間にバリア層を有していてもよい。バリア層に含まれる材料は、チタンやタンタル、モリブデン、タングステンなどの金属やその合金、あるいはこれらの窒化物から選択され、第1の配線102や第2の配線106に含まれる金属よりも高い融点を有する導電性材料であることが好ましい。バリア層を設けることで、第1の配線102や第2の配線106に含まれる金属が拡散することを防ぐことができる。
Although not shown, the
保護膜110の構造は任意に選択することができ、例えば三層構造を有することができる。三層構造を有する場合、保護膜110は、第1の無機膜110a、第1の無機膜110a上に位置し、第1の無機膜110aと接する第2の無機膜110b、および第2の無機膜110b上に位置し、第2の無機膜110bと接する第3の無機膜110cによって構成される。保護膜110は第2の配線106と接するように設けられる。
The structure of the
第2の無機膜110bの誘電率は、第1の無機膜110aや第3の無機膜110cのそれよりも小さいことが好ましい。より具体的には、第1の無機膜110aと第3の無機膜110cは窒化ケイ素、あるいは炭化ケイ素(シリコンカーバイド)を含む。すなわち、第1の無機膜110aと第3の無機膜110cは、ケイ素と窒素、あるいはケイ素と炭素を主な構成元素として含む。一方、第2の無機膜110bは酸化ケイ素あるいは酸化窒化ケイ素を含む。すなわち、第2の無機膜110bはケイ素と酸素を構成元素として含み、さらに窒素を含有してもよい。窒素を含む場合、その組成は酸素の組成よりも小さい。これらの第1の無機膜110a、第2の無機膜110b、第3の無機膜110cは、プラズマCVD法によって形成される。
The dielectric constant of the second
第3の無機膜110cは、その厚さが第1の無機膜110aの厚さよりも大きく、第2の無機膜110bの厚さよりも小さくなるよう構成することができる。すなわち、第1の無機膜110a、第2の無機膜110b、第3の無機膜110cの厚さをそれぞれT1、T2、T3とすると、以下の関係が成立するように保護膜110を構成することができる。
T1<T3<T2
The thickness of the third
T 1 <T 3 <T 2
例えば第1の無機膜110aの厚さは、0.05μm以上0.3μm以下、典型的には0.2μmとすることができる。第2の無機膜110bの厚さは、0.5μm以上10μm以下、あるいは1μm以上5μm以下とすることができる。第3の無機膜110cの厚さは0.2μm以上1μm以下、あるいは0.3μm以上0.7μm以下、典型的には0.5μmとすることができる。
For example, the thickness of the first
第2の無機膜110bに含まれる酸化ケイ素は比較的親水性が高い。したがって、第3の無機膜110cを設けない場合、外部から水などの不純物が侵入し、不純物は第1の無機膜110aへ拡散する。第1の無機膜110aは親水性が低く、かつ、不純物に対するブロッキング性が高い窒化ケイ素を含有するものの、厚さが小さい場合、不純物が一部透過する。このため、水やそれに含まれる不純物によって第1の配線102や第2の配線106の表面が酸化され、その結果、第1の配線102と第1の絶縁膜104との間、第2の配線106と第1の絶縁膜の間の密着性が低下し、これらの間で剥離が生じる。このような剥離が生じるとリーク電流が発生し、容量素子108の機能が大幅に低下する。
The silicon oxide contained in the second
しかしながら、受動素子100は、第2の無機膜110b上に、第1の無機膜110aよりも大きな厚さを有し、窒化ケイ素を含有する第3の無機膜110cを備えることができる。このような構成では、第2の無機膜110bを通して第1の無機膜110aに不純物が浸入する速度を大幅に低減させることができ、その結果、第1の配線102と第1の絶縁膜104間の剥離や第1の絶縁膜104と第2の配線106間の剥離を効果的に防止することができる。
However, the
上述したように、保護膜110は必ずしも三層構造を有する必要は無く、例えば水分濃度が低い大気中で使用される場合には、保護膜110は第3の無機膜110cによって構成される単層構造を有してもよい。この場合、第3の無機膜110cは第2の配線106と接するように設けられる。
As described above, the
2.変形例
上述した構造的特徴は、様々な態様の受動素子にも適用することができる。以下、本実施形態に係る受動素子として、受動素子100と構造が異なる受動素子120、130、140について述べる。
2. 2. Modifications The structural features described above can also be applied to various forms of passive devices. Hereinafter, as passive elements according to the present embodiment,
図2(A)に示す受動素子120は、第2の絶縁膜122、および第3の配線124をさらに有している点、および、第2の絶縁膜122に第2の配線106と重なる開口が設けられ、この開口を介して第2の配線106と第3の配線124が電気的に接続される点で受動素子100と構造が異なる。保護膜110に設けられる開口は第3の配線124を露出し、この開口を介して他の外部回路などとの電気的接続が行われる。
The
第2の絶縁膜122は、第2の配線106と保護膜110の間にその一部が挟まれ、第1の配線102、第2の配線106、および第1の絶縁膜104を埋め込むように設けられる。すなわち、第2の絶縁膜122は、第1の絶縁膜104の上面や第2の配線106の上面と接するように形成される。
A part of the second
第2の絶縁膜122は有機化合物を含む。用いられる有機化合物は誘電率と誘電正接が低いことが好ましく、例えば誘電率が2.0以上4.0以下であり、誘電正接が1×10-4以上1×10-2以下、あるいは1×10-3以上1×10-2以下の有機化合物を第2の絶縁膜122として使用することができる。このような有機化合物は典型的にはポリイミドを基本骨格とする高分子(以下、単にポリイミドと記す)であり、ポリイミドは鎖状でも良く、分子間で架橋していてもよい。第2の絶縁膜122に対し、エポキシ樹脂や酸化ケイ素の微粒子、ガラスファイバーなどを混合してもよい。第2の絶縁膜122は可撓性を有してもよい。
The second
第3の配線124は、第1の配線102や第2の配線106で使用可能な金属や合金を含む。第1の配線102や第2の配線106と同様、第3の配線124も多層構造を有してもよい。例えば図2(A)に示すように、第3の配線124は、第1の層としてシード層124a、およびシード層124aの上に位置し、シード層124aと接する第2の層124bを含んでもよい。シード層124aと第2の層124bは、第1の配線102や第2の配線106のシード層102a、106a、および第2の層102b、106bとそれぞれ同様の構成を有することができる。図示していないが、シード層124aと第2の配線106の間にバリア層を設けてもよい。
The
第1の絶縁膜104は、図2(B)に示すように、一部が第1の配線102の側面や基板101の上面と接してもよい。アンダーコートを設ける場合、第1の絶縁膜104はアンダーコートと接してもよい。
As shown in FIG. 2B, the first insulating
図3に示す受動素子128は、第2の絶縁膜122を有し、かつ、保護膜110の少なくとも一部を覆うように第2の配線106が配置されている点で受動素子100と構造が異なる。第2の配線106は、保護膜110と第2の絶縁膜122に設けられる開口において第1の絶縁膜104と接する。
The
図4に示す受動素子130は、第3の配線124と保護膜110の上限関係が相違する点で受動素子120と異なる。より具体的には、受動素子130では、第3の配線124は保護膜110の上に位置し、保護膜110と接する。さらに第3の配線124は、保護膜110に設けられる開口において第2の配線106と接する。任意の構成として、受動素子130は、第3の配線124上に位置し、第3の配線124と接する第3の絶縁膜126を有してもよい。第3の絶縁膜126も開口を有しており、この開口において第3の配線が露出し、他の配線との接続が行われる。第3の絶縁膜126も有機化合物を含み、この有機化合物は第2の絶縁膜122に含まれる有機化合物と同一の組成を有していてもよい。
The
上述したように、第2の絶縁膜122や第3の絶縁膜126には有機化合物が含まれるため、その熱膨張率は50ppm以上である。また、第1の配線102や第2の配線106、第3の配線124を構成する金属の熱膨張率も10ppm以上であるため、受動素子の製造工程における熱処理によって第1の絶縁膜104内には応力が残留する。一方、第1の絶縁膜104の熱膨張率は0.1ppmから0.5ppmであり、保護膜110のそれと同程度である。したがって、本実施形態で示した構造のように、第2の絶縁膜122、第2の配線106、あるいは第3の配線124上に保護膜110を配置することにより、第1の絶縁膜104内の残留応力を低減することが可能となる。その結果、第1の絶縁膜104と第1の配線102間の剥離、および第1の絶縁膜104と第2の配線106間の剥離を防止することができ、リーク電流の発生が抑制され、安定した特性を有する容量素子108を得ることができる。
As described above, since the second
図5に示す受動素子140は、基板101に貫通孔142が一つ、あるいは複数設けられている点、および第1の配線102が基板101の上面(第1の面)の一部、上面に対向する下面(第2の面)の一部、および貫通孔142の側壁の少なくとも一部を覆う点で受動素子120と構造が異なる。第1の配線102は、基板101を貫通する貫通配線として機能する。貫通孔142には、第1の配線102だけでなく、貫通電極144が設けられる。第1の配線102や第2の配線106と同様、貫通電極144も第1の層としてシード層144a、およびシード層144aと重なる第2の層144bを有することができる。貫通孔142にはさらに、エポキシ樹脂やアクリル樹脂、ポリイミド、ポリアミド、ポリエステルなどの有機化合物、あるいはチタンや銅を含む充填材146が配置されていてもよい。有機化合物を充填する場合、有機化合物にシリカなどの無機材料を混合してもよい。図示しないが、充填材146を配置せず、貫通孔142を第1の配線102の第2の層102bで充填するよう、受動素子140を構成してもよい。また、シード層102aと基板101の間に、ポリイミドやポリアミドなどの有機化合物、あるいは酸化ケイ素や窒化ケイ素などの無機化合物を含む絶縁膜を一層、あるいは複数層設けてもよい。この絶縁膜は、アンダーコートとしても機能する。
In the
さらに任意の構成として、第2の保護膜148を基板101の第2の面上に設けてもよい。第2の保護膜148は第2の絶縁膜122と同様の材料を含むことができる。第2の保護膜148を設ける場合、第2の保護膜148には第1の配線102を露出する開口や、貫通電極144の一部を露出する開口が設けられる。
Further, as an arbitrary configuration, the second
このような構成を採用することにより、受動素子140と外部回路などとの電気的接続が容易に達成される。
By adopting such a configuration, an electrical connection between the
高周波素子などの高い動作周波数が要求される受動素子では、信号の伝送損失や遅延を防止するため、受動素子の配線を取り囲む絶縁膜には低い誘電率と誘電正接が求められる。このような性能を満足する材料を用いて絶縁膜(例えば、受動素子100における第2の絶縁膜122)を形成した場合でも、受動素子の形成後、外部から水や酸素、金属イオンなどの不純物が絶縁膜に侵入し、絶縁膜の誘電率や誘電正接が徐々に増大する。その結果、信号の伝送損失や遅延が生じ、受動素子としての特性に大きな影響を及ぼす。
In a passive element such as a high-frequency element, which requires a high operating frequency, a low dielectric constant and a dielectric loss tangent are required for the insulating film surrounding the wiring of the passive element in order to prevent signal transmission loss and delay. Even when an insulating film (for example, the second
一方、受動素子120や130、140では、第1の配線102や第2の配線106を覆う第2の絶縁膜122の上面は、三層構造を有する保護膜110によって覆われる。上述したように、第3の無機膜110cが存在しない場合、第2の無機膜110bに含まれる酸化ケイ素は比較的親水性が高いため、外部から水などの不純物が侵入すると不純物は第1の無機膜110a内部へ拡散する。第1の無機膜110aの厚さが小さい場合、不純物が一部透過する。このため、不純物が第2の絶縁膜122へ侵入し、第2の絶縁膜122の誘電率や誘電正接が増大する。
On the other hand, in the
しかしながら上述したように、保護膜110には比較的大きな厚さを有する第3の無機膜110cが備えられるため、第2の無機膜110bを経由して第1の無機膜110aや第2の絶縁膜122に不純物が浸入する速度を大幅に低下させることができ、第2の絶縁膜122の誘電率や誘電正接の増大を抑制することができる。このため、受動素子100は高い周波数で駆動する高周波装置として機能することが可能となる。
However, as described above, since the
(第2実施形態)
本実施形態では、第1実施形態で述べた受動素子の作製方法について、受動素子140を例示して説明する。第1実施形態で述べた構成と同様、あるいは類似する構成については説明を割愛することがある。
(Second Embodiment)
In this embodiment, the method of manufacturing the passive element described in the first embodiment will be described by exemplifying the
まず、基板101に貫通孔142を形成する(図6(A))。ガラス基板を基板101として用いる場合、貫通孔142はプラズマエッチングやウェットエッチングなどのエッチング、レーザ照射、あるいはサンドブラストや超音波ドリルなどの機械的な加工によって形成すればよい。貫通孔142の数や大きさは受動素子140の設計に従って任意に決定することができる。その後貫通孔142の側壁の少なくとも一部、および基板101の両面(第1の面、第2の面)の一部を覆うようにシード層102a、144aを形成する。シード層102a、144aはスパッタリング法やCVD法、無電解めっき、あるいは蒸着法などによって形成することができる。特にスパッタリング法を適用することで、効率よくシード層102a、144aが形成される。図示しないが、シード層102a、144aの形成の前に、貫通孔142の側壁や基板101の両面にポリイミドやポリアミドなどの有機化合物、あるいは酸化ケイ素や窒化ケイ素などの無機化合物を含む絶縁膜を一層、あるいは複数層形成してもよい。
First, a through
次に、第1の配線102や貫通電極144を形成しない領域を保護するためのレジストマスク150を基板101の第1の面と第2の面に形成する(図6(A))。レジストマスク150は、液体のレジストを塗布、硬化することで形成しても良いが、基板101が貫通孔142を有しているため、フィルム状のレジストを第1の面と第2の面に貼り付け、その後露光と現像を行うことで効率よく形成することができる。
Next, a resist
その後、シード層102a、144aに給電して電解めっきを行い、レジストマスク150に覆われていないシード層102a、144a上に金属膜を形成し、第1の配線102の第2の層102b、および貫通電極144の第2の層144bが形成される。その後、レジストマスク150を除去し(図6(B))、第2の層102b、144bから露出したシード層102a、144bをエッチングによって除去することで、第1の配線102と貫通電極144が形成される(図6(C))。エッチャントとしては、硫酸などの酸を含むエッチャントを使用することができる。図示しないが、貫通孔142や第1の配線102、貫通電極144を形成するに先立って、他の配線を基板101の第1の面、あるいは第2の面に形成してもよい。
After that, the
次に、貫通孔142の内部を充填材146を用いて充填する(図6(C))。例えばエポキシ樹脂やアクリル樹脂、ポリイミドやその前駆体をインクジェット法、印刷法、スピンコート法などを用いて貫通孔142を充填するように塗布し、その後硬化することで充填材146を形成することができる。
Next, the inside of the through
引き続き、第1の配線102上に第1の絶縁膜104を形成する(図6(D))。上述したように、第1の絶縁膜104は典型的には窒化ケイ素を含み、プラズマCVD法を適用して形成することができる。その後、貫通電極144、充填材146、第1の配線102、第1の絶縁膜104を覆うようにシード層106aを形成する(図6(D))。図示していないが、シード層106aを形成する前にバリア層を形成してもよい。この場合、例えばチタンを含むバリア層を0.1μmの厚さで、銅を含むシード層106aを0.2μmの厚さで形成することができる。シード層106aやバリア層はCVD法やスパッタリング法、無電解めっき法、蒸着法などを用いて形成される。
Subsequently, the first insulating
次に、第2の配線106を形成しない領域にレジストマスク152を形成し、シード層106aに給電を行い、電解めっきによって第2の配線106の第2の層106bを形成する(図7(A))。その後レジストマスク152を除去し、第2の層106bから露出したシード層106aをエッチングによって除去する(図7(B))。
Next, the resist
引き続き、第1の配線102、第1の絶縁膜104、および第2の配線106の一部を覆うように第2の絶縁膜122を形成する(図7(C))。具体的には、第1実施形態で述べたポリイミドなどの感光性高分子、あるいはその前駆体の溶液や懸濁液を基板101上に塗布し、その後フォトマスクを用いる露光、現像、焼成を行うことで、第2の配線106を露出する開口を有する第2の絶縁膜122を形成する。あるいは上記高分子のフィルムを張り付け、フォトマスクを用いる露光、現像、焼成を行うことで第2の絶縁膜122を形成してもよい。第2の絶縁膜122の厚さは0.5μmから5μmの範囲で適宜調整される。
Subsequently, the second
この後、シード層106aや第2の層106bの形成と同様の方法により、シード層124aを介して第2の層124bを形成し、これにより第3の配線124が形成される(図8(A))。
After that, the
引き続き、保護膜110が形成される。保護膜110は、プラズマCVD法を用い、第1の無機膜110a、第2の無機膜110b、第3の無機膜110cを順次形成することで形成される(図8(B))。その後、保護膜110に対してプラズマエッチングを行い、第3の配線124と重なる開口を形成する。これにより、第3の配線124の一部が保護膜110から露出する(図8(C))。プラズマエッチングは、例えばCF4やCHF4などのフッ素含アルカンやアルケンを用いればよい。
Subsequently, the
本実施例では、第1実施形態の受動素子に対して信頼性試験を行った結果について述べる。用いた受動素子は受動素子140であり(図5参照)、シード層102aは無電解めっき法を用い、厚さが0.1μmとなるように形成した。第1の絶縁膜104の厚さは0.1μmであった。第1の絶縁膜104の上には、チタンを含むバリア層(厚さ0.1μm)、および銅を含むシード層106a(厚さ0.2μm)をスパッタリング法を用いて形成した。同様に、第2の配線106上にもチタンを含むバリア層(厚さ0.1μm)、および銅を含むシード層124a(厚さ0.2μm)を形成した。保護膜110の第1の無機膜110a、第2の無機膜110b、および第3の無機膜110cはいずれもプラズマCVD法によって形成し、これらの厚さはそれぞれ0.2μm、1.0μm、0.4μmであった。
In this embodiment, the result of performing a reliability test on the passive element of the first embodiment will be described. The passive element used was a passive element 140 (see FIG. 5), and the
作製した受動素子を温度130℃、湿度85%の条件下で96時間静置し、その後走査型電子顕微鏡を用いて断面観察を行った。その結果、第1の配線102と第1の絶縁膜104の間、および第2の配線106と第1の絶縁膜104の間での剥離は観察されなかった。第1の配線102、第1の絶縁膜104、および第2の配線106によって形成される容量素子108の容量を測定した結果、設計値とほぼ同一の容量値が得られることが確認された。
The prepared passive element was allowed to stand for 96 hours under the conditions of a temperature of 130 ° C. and a humidity of 85%, and then the cross section was observed using a scanning electron microscope. As a result, no peeling was observed between the
これに対し、比較例として、受動素子140と同様の構造を有するものの保護膜110を持たない受動素子を用いた場合、第1の配線102と第1の絶縁膜104の間、および第2の配線106と第1の絶縁膜104の間で剥離が生じていることが分かった。また、第1の配線102や第2の配線106が酸化されていることが確認された。容量素子108の容量を測定した結果、リーク電流が非常に大きく、容量値を得ることができなかった。
On the other hand, as a comparative example, when a passive element having the same structure as the
以上の実施例で示したように、三層構造を有する保護膜110を適用することにより、信頼性の高い受動素子を提供することが可能になることが確認された。
As shown in the above examples, it has been confirmed that it is possible to provide a highly reliable passive element by applying the
本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。 Each of the above-described embodiments as the embodiments of the present disclosure can be appropriately combined and implemented as long as they do not contradict each other. In addition, those skilled in the art who have appropriately added, deleted, or changed the design of components based on each embodiment are also included in the scope of the present disclosure as long as the gist of the present disclosure is provided.
また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。 In addition, even if the effects are different from the effects brought about by each of the above-described embodiments, those that are clear from the description of the present specification or those that can be easily predicted by those skilled in the art are of course. It is understood to be brought about by this disclosure.
100:受動素子、101:基板、102:第1の配線、102a:シード層、102b:第2の層、104:第1の絶縁膜、106:第2の配線、106a:シード層、106b:第2の層、108:容量素子、110:保護膜、110a:第1の無機膜、110b:第2の無機膜、110c:第3の無機膜、120:受動素子、122:第2の絶縁膜、124:第3の配線、124a:シード層、124b:第2の層、126:第3の絶縁膜、128:受動素子、130:受動素子、140:受動素子、142:貫通孔、144:貫通電極、144a:シード層、144b:第2の層、146:充填材、148:第2の保護膜、150:レジストマスク、152:レジストマスク、 100: Passive element, 101: Substrate, 102: First wiring, 102a: Seed layer, 102b: Second layer, 104: First insulating film, 106: Second wiring, 106a: Seed layer, 106b: Second layer, 108: capacitive element, 110: protective film, 110a: first inorganic film, 110b: second inorganic film, 110c: third inorganic film, 120: passive element, 122: second insulating Film, 124: 3rd wiring, 124a: seed layer, 124b: 2nd layer, 126: 3rd insulating film, 128: passive element, 130: passive element, 140: passive element, 142: through hole, 144 : Through electrode, 144a: Seed layer, 144b: Second layer, 146: Filling material, 148: Second protective film, 150: Resist mask, 152: Resist mask,
Claims (29)
前記基板上の第1の配線、
前記第1の配線上の第2の配線、
前記第1の配線と前記第2の配線の間に位置し、前記第1の配線と前記第2の配線と接する第1の絶縁膜、
前記第2の配線上の保護膜、および
前記第2の配線と前記保護膜の間に位置し、前記第2の配線と前記保護膜と接する第3の配線を有し、
前記保護膜は、
窒化ケイ素を含む第1の無機膜、
前記第1の無機膜の上に位置し、前記第1の無機膜と接し、酸化ケイ素を含む第2の無機膜、および
前記第2の無機膜の上に位置し、前記第2の無機膜と接し、窒化ケイ素を含む第3の無機膜を含む受動素子。 substrate,
The first wiring on the board,
The second wiring on the first wiring,
A first insulating film located between the first wiring and the second wiring and in contact with the first wiring and the second wiring .
A protective film on the second wiring , and
It is located between the second wiring and the protective film, and has a third wiring that is in contact with the second wiring and the protective film .
The protective film is
A first inorganic film containing silicon nitride,
A second inorganic film located on the first inorganic film, in contact with the first inorganic film, and containing silicon oxide, and on the second inorganic film, the second inorganic film. A passive element that is in contact with and contains a third inorganic film containing silicon nitride.
チタン、クロム、ニッケル、銅、および金から選択される金属を含む第1の層、ならびに
前記第1の層上に位置し、チタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、およびクロムから選択される金属を含む第2の層を有する、請求項1に記載の受動素子。 The first wiring and the second wiring are each
Located on a first layer containing a metal selected from titanium, chromium, nickel, copper, and gold, as well as on the first layer, titanium, aluminum, copper, nickel, tungsten, molybdenum, gold, silver, iron. , And the passive element of claim 1, comprising a second layer comprising a metal selected from chromium.
前記第3の層に含まれる前記金属は、前記第2の層に含まれる前記金属よりも高い融点を有する、請求項3に記載の受動素子。 The first wire and at least one of the second wires are located below the first layer and are in contact with the first layer to contain a metal selected from titanium, tantalum, molybdenum, and tungsten. Further has a third layer containing,
The passive element according to claim 3, wherein the metal contained in the third layer has a melting point higher than that of the metal contained in the second layer.
前記保護膜の上に位置し、前記保護膜と接し、前記開口において前記第2の配線と接する第3の配線をさらに有する、請求項1に記載の受動素子。 The protective film has an opening that overlaps with the second wiring.
The passive element according to claim 1, further comprising a third wire that is located on the protective film, is in contact with the protective film, and is in contact with the second wire at the opening.
前記第1の面、前記第2の面、および前記貫通孔の側壁と重なる第1の配線、
前記第1の配線を介して前記第1の面上に位置する第2の配線、
前記第1の配線と前記第2の配線の間に位置し、前記第1の配線と前記第2の配線と接する第1の絶縁膜、
前記第2の配線上の保護膜、ならびに
前記第2の配線と前記保護膜の間に位置し、前記第2の配線と前記保護膜と接する第3の配線を有し、
前記保護膜は、
窒化ケイ素を含む第1の無機膜、
前記第1の無機膜の上に位置し、前記第1の無機膜と接し、酸化ケイ素を含む第2の無機膜、および
前記第2の無機膜の上に位置し、前記第2の無機膜と接し、窒化ケイ素を含む第3の無機膜を含む受動素子。 A substrate having a first surface and a second surface facing each other and having through holes,
A first wiring that overlaps the first surface, the second surface, and the side wall of the through hole.
A second wire located on the first surface via the first wire,
A first insulating film located between the first wiring and the second wiring and in contact with the first wiring and the second wiring .
The protective film on the second wiring , as well as
It is located between the second wiring and the protective film, and has a third wiring that is in contact with the second wiring and the protective film .
The protective film is
A first inorganic film containing silicon nitride,
A second inorganic film located on the first inorganic film, in contact with the first inorganic film, and containing silicon oxide, and on the second inorganic film, the second inorganic film. A passive element that is in contact with and contains a third inorganic film containing silicon nitride.
チタン、クロム、ニッケル、銅、および金から選択される金属を含む第1の層、ならびに
前記第1の層上に位置し、チタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、およびクロムから選択される金属を含む第2の層を有する、請求項15に記載の受動素子。 The first wiring and the second wiring are each
Located on a first layer containing a metal selected from titanium, chromium, nickel, copper, and gold, as well as on the first layer, titanium, aluminum, copper, nickel, tungsten, molybdenum, gold, silver, iron. , And the passive element of claim 15 , comprising a second layer comprising a metal selected from chromium.
前記第3の層に含まれる前記金属は、前記第2の層に含まれる前記金属よりも高い融点を有する、請求項17に記載の受動素子。 The first wire and at least one of the second wires are located below the first layer and are in contact with the first layer to contain a metal selected from titanium, tantalum, molybdenum, and tungsten. Further has a third layer containing,
The passive element according to claim 17 , wherein the metal contained in the third layer has a melting point higher than that of the metal contained in the second layer.
前記保護膜の上に位置し、前記保護膜と接し、前記開口において前記第2の配線と接する第3の配線をさらに有する、請求項15に記載の受動素子。 The protective film has an opening that overlaps with the second wiring.
15. The passive element of claim 15 , further comprising a third wire that is located above the protective film, is in contact with the protective film, and is in contact with the second wire at the opening.
前記フィラーは金属、あるいは樹脂を含む、請求項15に記載の受動素子。 It has a filler in the through hole and has
The passive element according to claim 15 , wherein the filler contains a metal or a resin.
The passive element according to claim 15 , wherein the passive element is a high frequency device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018078951A JP7087618B2 (en) | 2018-04-17 | 2018-04-17 | Passive element |
JP2022093148A JP7367804B2 (en) | 2018-04-17 | 2022-06-08 | wiring structure |
JP2023176474A JP2023179675A (en) | 2018-04-17 | 2023-10-12 | wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018078951A JP7087618B2 (en) | 2018-04-17 | 2018-04-17 | Passive element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022093148A Division JP7367804B2 (en) | 2018-04-17 | 2022-06-08 | wiring structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186495A JP2019186495A (en) | 2019-10-24 |
JP7087618B2 true JP7087618B2 (en) | 2022-06-21 |
Family
ID=68337627
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018078951A Active JP7087618B2 (en) | 2018-04-17 | 2018-04-17 | Passive element |
JP2022093148A Active JP7367804B2 (en) | 2018-04-17 | 2022-06-08 | wiring structure |
JP2023176474A Pending JP2023179675A (en) | 2018-04-17 | 2023-10-12 | wiring structure |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022093148A Active JP7367804B2 (en) | 2018-04-17 | 2022-06-08 | wiring structure |
JP2023176474A Pending JP2023179675A (en) | 2018-04-17 | 2023-10-12 | wiring structure |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7087618B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7283434B2 (en) | 2020-04-20 | 2023-05-30 | 株式会社村田製作所 | integrated passive components |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269434A (en) | 1999-03-18 | 2000-09-29 | Sony Corp | Semiconductor device and manufacture thereof |
JP2001110675A (en) | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | Thin-film capacitor device and printed circuit board |
JP2002184951A (en) | 2000-12-15 | 2002-06-28 | Mitsubishi Electric Corp | Semiconductor device having capacity element and its manufacturing method |
JP2003100757A (en) | 2001-09-27 | 2003-04-04 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
JP2003324157A (en) | 2002-05-01 | 2003-11-14 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2004214589A (en) | 2002-11-14 | 2004-07-29 | Fujitsu Ltd | Thin film capacitor and method for manufacturing it |
JP2005529482A (en) | 2002-04-29 | 2005-09-29 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Integrated circuit device having connection layer and related manufacturing method |
JP2007073611A (en) | 2005-09-05 | 2007-03-22 | Renesas Technology Corp | Electronic device and manufacturing method thereof |
JP2012009717A (en) | 2010-06-26 | 2012-01-12 | Zycube:Kk | Semiconductor chip and semiconductor module mounting it |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002008942A (en) * | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | Capacitor device, method of manufacturing the same, and module mounted with the device |
JP2007005702A (en) * | 2005-06-27 | 2007-01-11 | Fujikura Ltd | Semiconductor device and its manufacturing method |
JP5170101B2 (en) * | 2007-11-02 | 2013-03-27 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
JP5344197B2 (en) * | 2009-07-22 | 2013-11-20 | 株式会社村田製作所 | Dielectric thin film element and manufacturing method thereof |
-
2018
- 2018-04-17 JP JP2018078951A patent/JP7087618B2/en active Active
-
2022
- 2022-06-08 JP JP2022093148A patent/JP7367804B2/en active Active
-
2023
- 2023-10-12 JP JP2023176474A patent/JP2023179675A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269434A (en) | 1999-03-18 | 2000-09-29 | Sony Corp | Semiconductor device and manufacture thereof |
JP2001110675A (en) | 1999-10-05 | 2001-04-20 | Shinko Electric Ind Co Ltd | Thin-film capacitor device and printed circuit board |
JP2002184951A (en) | 2000-12-15 | 2002-06-28 | Mitsubishi Electric Corp | Semiconductor device having capacity element and its manufacturing method |
JP2003100757A (en) | 2001-09-27 | 2003-04-04 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
JP2005529482A (en) | 2002-04-29 | 2005-09-29 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Integrated circuit device having connection layer and related manufacturing method |
JP2003324157A (en) | 2002-05-01 | 2003-11-14 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2004214589A (en) | 2002-11-14 | 2004-07-29 | Fujitsu Ltd | Thin film capacitor and method for manufacturing it |
JP2007073611A (en) | 2005-09-05 | 2007-03-22 | Renesas Technology Corp | Electronic device and manufacturing method thereof |
JP2012009717A (en) | 2010-06-26 | 2012-01-12 | Zycube:Kk | Semiconductor chip and semiconductor module mounting it |
Also Published As
Publication number | Publication date |
---|---|
JP2019186495A (en) | 2019-10-24 |
JP2023179675A (en) | 2023-12-19 |
JP7367804B2 (en) | 2023-10-24 |
JP2022120066A (en) | 2022-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125470B2 (en) | Wiring board and manufacturing method thereof | |
JP7091801B2 (en) | Through Silicon Via and its manufacturing method, and mounting board | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US20090288870A1 (en) | Wiring substrate and method of manufacturing the same | |
TW201021102A (en) | Coreless substrate package with symmetric external dielectric layers | |
US20110209910A1 (en) | Multilayered Wiring Board and Method of Manufacturing the Same | |
JP2018504776A (en) | High speed interconnects for printed circuit boards | |
JP2004023101A (en) | Semiconductor device package and its manufacture | |
JP7400873B2 (en) | Through electrode board, method for manufacturing through electrode board, and mounting board | |
US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
JP4890959B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE | |
JP2008112790A (en) | Semiconductor package and its manufacturing method | |
JP2022020706A (en) | Through electrode substrate and mounting board | |
TW200929475A (en) | Interposer and method for manufacturing interposer | |
US20140167249A1 (en) | Interconnect structure and fabrication method | |
KR100816324B1 (en) | Chip embedded print circuit board and fabricating method thereof | |
TWI651741B (en) | Semiconductor device with capacitor | |
JP7367804B2 (en) | wiring structure | |
JP2019212692A (en) | Wiring board and manufacturing method thereof | |
JP2008172151A (en) | Multilayer wiring circuit board | |
JP7069711B2 (en) | A wiring board and a semiconductor device having a wiring board | |
WO2008133369A9 (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
TWI742138B (en) | Vias and gaps in semiconductor interconnects | |
JP2002252436A (en) | Double-sided laminate and its manufacturing method | |
JP7334819B2 (en) | Wiring board and semiconductor device having wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7087618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |