Nothing Special   »   [go: up one dir, main page]

JP2022120066A - wiring structure - Google Patents

wiring structure Download PDF

Info

Publication number
JP2022120066A
JP2022120066A JP2022093148A JP2022093148A JP2022120066A JP 2022120066 A JP2022120066 A JP 2022120066A JP 2022093148 A JP2022093148 A JP 2022093148A JP 2022093148 A JP2022093148 A JP 2022093148A JP 2022120066 A JP2022120066 A JP 2022120066A
Authority
JP
Japan
Prior art keywords
wiring
film
inorganic film
insulating film
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022093148A
Other languages
Japanese (ja)
Other versions
JP7367804B2 (en
Inventor
寛 工藤
Hiroshi Kudo
貴正 高野
Takamasa Takano
佑美 岡崎
Yumi Okazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2022093148A priority Critical patent/JP7367804B2/en
Publication of JP2022120066A publication Critical patent/JP2022120066A/en
Priority to JP2023176474A priority patent/JP2023179675A/en
Application granted granted Critical
Publication of JP7367804B2 publication Critical patent/JP7367804B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide: a passive element suitable for a mobile front end module and the like; and a manufacturing method of the passive element.
SOLUTION: A passive element 100 has: a substrate 101; first wiring 102 on the substrate; second wiring 106 above the first wiring; a first insulation film 104 located between the first wiring and the second wiring so as to make contact with the first wiring and the second wiring; and a protective film 110 on the second wiring. The protective film 110 includes: a first inorganic film 110a containing silicon nitride; a second inorganic film 110b, containing silicon oxide, which is located on the first inorganic film so as to make contact with the first inorganic film; and a third inorganic film 110c, containing silicon nitride, which is located on the second inorganic film so as to make contact with the second inorganic film.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2022,JPO&INPIT

Description

本開示は、モバイルフロントエンドモジュールなどに適した受動素子、ならびにその作製方法に関する。 The present disclosure relates to passive devices suitable for mobile front-end modules and the like, as well as methods of making the same.

無線通信機能を有する電子機器の急速な普及に伴い、極めて多数の無線通信において高周波数帯域が利用されるようになっている。このため、通信時における干渉を防ぎ、十分な通信距離を確保するために、様々なRFフロントエンドモジュールが開発されている。RFフロントエンドモジュールには、マルチバンド・マルチスタンダードの通信においてフィルタリングを行うための種々の受動素子が組み込まれる。例えば非特許文献1では、RFフロントエンドモジュールで使用されることを指向した3Dインダクタなどの集積型受動素子がガラス貫通配線基板上に形成できることが示されている。 2. Description of the Related Art With the rapid spread of electronic devices having wireless communication functions, high frequency bands are being used in a large number of wireless communications. Therefore, various RF front-end modules have been developed to prevent interference during communication and ensure a sufficient communication distance. The RF front-end module incorporates various passive elements for filtering in multi-band, multi-standard communications. For example, Non-Patent Document 1 shows that integrated passive devices such as 3D inductors intended for use in RF front-end modules can be formed on through-glass substrates.

タカノタカマサ(Takamasa Takano)、外2名「パネル製造技術を用いたガラス貫通配線基板上の3D IPD(3D IPD on Thur Glass Via Substrate using panel Manufacturing Technology)」、IMAPS 2017-50th International Symposium on Microelectronics(IMAPS 第50回マイクロエレクトロニクスに関する国際会議)、(米国)、2017年10月、p.000097-000102Takamasa Takano, 2 others, "3D IPD on Thur Glass Via Substrate using panel Manufacturing Technology", IMAPS 2017-50th International Symposium (IMAPS) 50th International Conference on Microelectronics), (USA), October 2017, p. 000097-000102

本開示の課題の一つは、モバイルフロントエンドモジュールなどに適した受動素子、ならびにその作製方法を提供することである。 One of the problems of the present disclosure is to provide a passive device suitable for mobile front-end modules and the like, as well as a manufacturing method thereof.

本開示の実施形態の一つは、受動素子である。この受動素子は、基板、基板上の第1の配線と、第1の配線上の第2の配線と、第1の配線と第2の配線の間に位置し、第1の配線と第2の配線と接する第1の絶縁膜と、第2の配線上の保護膜とを有する。保護膜は、窒化ケイ素を含む第1の無機膜と、第1の無機膜の上に位置し、第1の無機膜と接し、酸化ケイ素を含む第2の無機膜と、第2の無機膜の上に位置し、第2の無機膜と接し、窒化ケイ素を含む第3の無機膜とを含む。 One of the embodiments of the present disclosure is a passive device. The passive element is located between the substrate, the first wiring on the substrate, the second wiring on the first wiring, the first wiring and the second wiring, and the first wiring and the second wiring. and a protective film on the second wiring. The protective film includes a first inorganic film containing silicon nitride, a second inorganic film located on the first inorganic film and in contact with the first inorganic film and containing silicon oxide, and a second inorganic film. a third inorganic film overlying and in contact with the second inorganic film and comprising silicon nitride.

本開示の実施形態の一つは、受動素子である。この受動素子は、互いに対向する第1の面と第2の面を有し、貫通孔を備える基板と、第1の面、第2の面、および貫通孔の側壁と重なる第1の配線と、第1の配線を介して第1の面上に位置する第2の配線と、第1の配線と第2の配線の間に位置し、第1の配線と第2の配線と接する第1の絶縁膜と、第2の配線上の保護膜とを有する。保護膜は、窒化ケイ素を含む第1の無機膜と、第1の無機膜の上に位置し、第1の無機膜と接し、酸化ケイ素を含む第2の無機膜と、第2の無機膜の上に位置し、第2の無機膜と接し、窒化ケイ素を含む第3の無機膜とを含む。 One of the embodiments of the present disclosure is a passive device. This passive element has a first surface and a second surface facing each other, a substrate provided with a through hole, and a first wiring overlapping the first surface, the second surface, and the sidewall of the through hole. , a second wiring located on the first surface via the first wiring, and a first wiring located between the first wiring and the second wiring and in contact with the first wiring and the second wiring. and a protective film on the second wiring. The protective film includes a first inorganic film containing silicon nitride, a second inorganic film located on the first inorganic film and in contact with the first inorganic film and containing silicon oxide, and a second inorganic film. a third inorganic film overlying and in contact with the second inorganic film and comprising silicon nitride.

実施形態の一つに係る受動素子の模式的断面図。FIG. 2 is a schematic cross-sectional view of a passive element according to one embodiment; 実施形態の一つに係る受動素子の模式的断面図。FIG. 2 is a schematic cross-sectional view of a passive element according to one embodiment; 実施形態の一つに係る受動素子の模式的断面図。FIG. 2 is a schematic cross-sectional view of a passive element according to one embodiment; 実施形態の一つに係る受動素子の模式的断面図。FIG. 2 is a schematic cross-sectional view of a passive element according to one embodiment; 実施形態の一つに係る受動素子の模式的断面図。FIG. 2 is a schematic cross-sectional view of a passive element according to one embodiment; 実施形態の一つに係る受動素子の作製方法を示す模式的断面図。Schematic cross-sectional views showing a method for manufacturing a passive element according to one embodiment. 実施形態の一つに係る受動素子の作製方法を示す模式的断面図。Schematic cross-sectional views showing a method for manufacturing a passive element according to one embodiment. 実施形態の一つに係る受動素子の作製方法を示す模式的断面図。Schematic cross-sectional views showing a method for manufacturing a passive element according to one embodiment.

以下、本開示の各実施形態について、図面等を参照しつつ説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。 Hereinafter, each embodiment of the present disclosure will be described with reference to the drawings and the like. However, the present disclosure can be implemented in various aspects without departing from the gist thereof, and should not be construed as being limited to the description of the embodiments illustrated below.

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。 In order to make the description clearer, the drawings may schematically represent the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example and does not limit the interpretation of the present disclosure. not something to do. In this specification and each figure, elements having the same functions as those described with respect to the previous figures are denoted by the same reference numerals, and redundant description may be omitted.

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。 In this specification and the scope of claims, when expressing a mode in which another structure is placed on top of a structure, unless otherwise specified, when simply using the notation "above" It includes both the case of arranging another structure directly above so as to be in contact with it and the case of arranging another structure above a certain structure via another structure.

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。 In this specification and claims, the expression "a structure is exposed from another structure" means that a part of a structure is not covered by another structure. The portion not covered by the structure also includes a mode covered by another structure.

(第1実施形態)
本実施形態では、本開示の実施形態の一つに係る受動素子100について説明を行う。
(First embodiment)
In this embodiment, a passive element 100 according to one embodiment of the present disclosure will be described.

1.基本構造
受動素子100の断面模式図を図1に示す。受動素子100は、基板101、基板101上に位置する第1の配線102、第1の配線102上に位置し、第1の配線102と接する第1の絶縁膜104、第1の絶縁膜104上の第2の配線106、および第2の配線106の上に位置する保護膜110を有する。第1の絶縁膜104は第1の配線102と第2の配線106によって挟まれ、この構造によって容量素子108が形成される。保護膜110は、第1の配線102の一部、第1の絶縁膜104の一部、および第2の配線106の一部を覆う。保護膜110には第1の配線102や第2の配線106と重なる開口が設けられ、この開口を介して外部回路(図示しない)などとの電気的接続が行われる。図1に示すように、第1の配線102や保護膜110は基板101と接してもよい。図示しないが、基板101上にはさらに別の配線を設けてもよい。また、第1の配線102も他の外部回路などと電気的に接続してもよい。
1. Basic Structure A schematic cross-sectional view of a passive element 100 is shown in FIG. The passive element 100 includes a substrate 101, a first wiring 102 located on the substrate 101, a first insulating film 104 located on the first wiring 102 and in contact with the first wiring 102, and a first insulating film 104. It has an upper second wiring 106 and a protective film 110 positioned over the second wiring 106 . The first insulating film 104 is sandwiched between the first wiring 102 and the second wiring 106, and a capacitive element 108 is formed by this structure. The protective film 110 covers part of the first wiring 102 , part of the first insulating film 104 and part of the second wiring 106 . The protective film 110 is provided with openings overlapping with the first wiring 102 and the second wiring 106, and electrical connection with an external circuit (not shown) or the like is made through these openings. As shown in FIG. 1, the first wiring 102 and the protective film 110 may be in contact with the substrate 101 . Although not shown, another wiring may be provided on the substrate 101 . Further, the first wiring 102 may also be electrically connected to another external circuit or the like.

基板101は、この上に設けられる容量素子108や保護膜110、および各種配線を支持する機能を有する。基板101に用いられる材料としては、ガラスやシリコン、ヒ化ガリウム、窒化ガリウム、セラミックス、あるいはガラスと樹脂の複合材料などが挙げられる。樹脂としては、エポキシ樹脂、ポリイミド、ポリアミド、ポリエステルなどが例示される。図示していないが、基板101上には、基板101に接するアンダーコートを設けてもよい。アンダーコートは基板101から金属イオンなどの不純物が容量素子108などへ拡散することを防止する機能を有する膜であり、例えば酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む。アンダーコートは単層構造を有してもよく、異なる材料を含む複数の膜によって構成されてもよい。アンダーコートを設ける場合、第1の配線102や保護膜110は基板101とは直接接せず、アンダーコートを介して基板101上に設けられる。 The substrate 101 has a function of supporting the capacitive element 108, the protective film 110, and various wirings provided thereon. Materials used for the substrate 101 include glass, silicon, gallium arsenide, gallium nitride, ceramics, and composite materials of glass and resin. Examples of resins include epoxy resins, polyimides, polyamides, and polyesters. Although not shown, an undercoat may be provided on the substrate 101 in contact with the substrate 101 . The undercoat is a film that has a function of preventing impurities such as metal ions from diffusing from the substrate 101 to the capacitive element 108, and includes, for example, silicon-containing inorganic compounds such as silicon oxide and silicon nitride. The undercoat may have a single layer structure or may be composed of multiple films containing different materials. When the undercoat is provided, the first wiring 102 and the protective film 110 are provided over the substrate 101 through the undercoat without being in direct contact with the substrate 101 .

第1の配線102は、チタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、クロムなどの金属やこれらの合金を含むことができ、典型的には銅を含む。第1の配線102は単層構造を有していてもよく、あるいは図1に示すように複数の層を含んでもよい。後述するように、第1の配線102は電解めっき法で形成することができ、この場合、第1の層としてシード層102a、およびシード層102a上に位置し、シード層102aと接する第2の層102bを含むように第1の配線102を構成することができる。第2の層102bは上述した金属や合金を含む。シード層102aは、チタン、ニッケル、クロム、銅、金などの金属、あるいはこれらの合金などを含み、典型的には銅を含む。シード層102aと第2の層102bは同一の組成を有していてもよい。 The first wiring 102 can contain metals such as titanium, aluminum, copper, nickel, tungsten, molybdenum, gold, silver, iron, chromium, and alloys thereof, and typically contains copper. The first interconnect 102 may have a single layer structure, or may include multiple layers as shown in FIG. As will be described later, the first wiring 102 can be formed by electroplating. In this case, the seed layer 102a as the first layer and the second wiring 102a located on the seed layer 102a and in contact with the seed layer 102a. First interconnect 102 may be configured to include layer 102b. The second layer 102b contains the metals and alloys described above. The seed layer 102a contains a metal such as titanium, nickel, chromium, copper, gold, or an alloy thereof, typically copper. The seed layer 102a and the second layer 102b may have the same composition.

第1の絶縁膜104は容量素子108の誘電体膜として機能するため、誘電率の高い材料を含有することが好ましい。例えば窒化ケイ素、酸化ハフニウム、酸化アルミニウム、窒化アルミニウム、酸化チタン、チタン酸バリウム、ハフニウムシリケートなどの高誘電体が例示され、成膜の容易さから窒化ケイ素が典型的な材料として挙げられる。窒化ケイ素を用いる場合、プラズマ存在下、化学気相堆積法(プラズマCVD法)を適用して第1の絶縁膜104を形成することができる。 Since the first insulating film 104 functions as a dielectric film of the capacitor 108, it preferably contains a material with a high dielectric constant. For example, high dielectric materials such as silicon nitride, hafnium oxide, aluminum oxide, aluminum nitride, titanium oxide, barium titanate, and hafnium silicate are exemplified, and silicon nitride is a typical material due to ease of film formation. When silicon nitride is used, the first insulating film 104 can be formed by applying a chemical vapor deposition method (plasma CVD method) in the presence of plasma.

第2の配線106も第1の配線102で使用可能な金属や合金を含み、典型的には銅を含む。また、第1の配線102と同様、第2の配線106も第1の層としてシード層106a、およびシード層106a上に位置し、シード層106aと接する第2の層106bを有していてもよい。シード層106aと第2の層106bはそれぞれ、第1の配線102のシード層102a、第2の層102bで使用可能な金属を含む。シード層106aを設けない場合には、第2の層106bは第1の絶縁膜104に接する。 The second interconnect 106 also includes any metal or alloy that can be used in the first interconnect 102, typically copper. Further, like the first wiring 102, the second wiring 106 may also have a seed layer 106a as a first layer and a second layer 106b located on the seed layer 106a and in contact with the seed layer 106a. good. Seed layer 106a and second layer 106b include metals that can be used in seed layer 102a and second layer 102b of first interconnect 102, respectively. When the seed layer 106a is not provided, the second layer 106b is in contact with the first insulating film 104. FIG.

図示していないが、受動素子100はさらに、シード層106aと基板101の間、および/またはシード層106aと第1の絶縁膜104との間にバリア層を有していてもよい。バリア層に含まれる材料は、チタンやタンタル、モリブデン、タングステンなどの金属やその合金、あるいはこれらの窒化物から選択され、第1の配線102や第2の配線106に含まれる金属よりも高い融点を有する導電性材料であることが好ましい。バリア層を設けることで、第1の配線102や第2の配線106に含まれる金属が拡散することを防ぐことができる。 Although not shown, passive device 100 may further include barrier layers between seed layer 106 a and substrate 101 and/or between seed layer 106 a and first insulating film 104 . The material included in the barrier layer is selected from metals such as titanium, tantalum, molybdenum, and tungsten, alloys thereof, and nitrides thereof, and has a higher melting point than the metals included in the first wiring 102 and the second wiring 106. It is preferably a conductive material having By providing the barrier layer, the metal contained in the first wiring 102 and the second wiring 106 can be prevented from diffusing.

保護膜110の構造は任意に選択することができ、例えば三層構造を有することができる。三層構造を有する場合、保護膜110は、第1の無機膜110a、第1の無機膜110a上に位置し、第1の無機膜110aと接する第2の無機膜110b、および第2の無機膜110b上に位置し、第2の無機膜110bと接する第3の無機膜110cによって構成される。保護膜110は第2の配線106と接するように設けられる。 The structure of the protective film 110 can be arbitrarily selected, and can have, for example, a three-layer structure. When the protective film 110 has a three-layer structure, the protective film 110 includes a first inorganic film 110a, a second inorganic film 110b located on the first inorganic film 110a and in contact with the first inorganic film 110a, and a second inorganic film 110b. It is composed of a third inorganic film 110c located on the film 110b and in contact with the second inorganic film 110b. The protective film 110 is provided so as to be in contact with the second wiring 106 .

第2の無機膜110bの誘電率は、第1の無機膜110aや第3の無機膜110cのそれよりも小さいことが好ましい。より具体的には、第1の無機膜110aと第3の無機膜110cは窒化ケイ素、あるいは炭化ケイ素(シリコンカーバイド)を含む。すなわち、第1の無機膜110aと第3の無機膜110cは、ケイ素と窒素、あるいはケイ素と炭素を主な構成元素として含む。一方、第2の無機膜110bは酸化ケイ素あるいは酸化窒化ケイ素を含む。すなわち、第2の無機膜110bはケイ素と酸素を構成元素として含み、さらに窒素を含有してもよい。窒素を含む場合、その組成は酸素の組成よりも小さい。これらの第1の無機膜110a、第2の無機膜110b、第3の無機膜110cは、プラズマCVD法によって形成される。 The dielectric constant of the second inorganic film 110b is preferably smaller than that of the first inorganic film 110a and the third inorganic film 110c. More specifically, the first inorganic film 110a and the third inorganic film 110c contain silicon nitride or silicon carbide. That is, the first inorganic film 110a and the third inorganic film 110c contain silicon and nitrogen or silicon and carbon as main constituent elements. On the other hand, the second inorganic film 110b contains silicon oxide or silicon oxynitride. That is, the second inorganic film 110b contains silicon and oxygen as constituent elements, and may further contain nitrogen. When nitrogen is included, its composition is smaller than that of oxygen. These first inorganic film 110a, second inorganic film 110b, and third inorganic film 110c are formed by plasma CVD.

第3の無機膜110cは、その厚さが第1の無機膜110aの厚さよりも大きく、第2の無機膜110bの厚さよりも小さくなるよう構成することができる。すなわち、第1の無機膜110a、第2の無機膜110b、第3の無機膜110cの厚さをそれぞれT1、T2、T3とすると、以下の関係が成立するように保護膜110を構成することができる。
1<T3<T2
The third inorganic film 110c can be configured to have a thickness greater than the thickness of the first inorganic film 110a and less than the thickness of the second inorganic film 110b. That is, when the thicknesses of the first inorganic film 110a, the second inorganic film 110b, and the third inorganic film 110c are T 1 , T 2 , and T 3 respectively, the protective film 110 is formed so that the following relationship holds. Can be configured.
T1 < T3 < T2

例えば第1の無機膜110aの厚さは、0.05μm以上0.3μm以下、典型的には0.2μmとすることができる。第2の無機膜110bの厚さは、0.5μm以上10μm以下、あるいは1μm以上5μm以下とすることができる。第3の無機膜110cの厚さは0.2μm以上1μm以下、あるいは0.3μm以上0.7μm以下、典型的には0.5μmとすることができる。 For example, the thickness of the first inorganic film 110a can be 0.05 μm or more and 0.3 μm or less, typically 0.2 μm. The thickness of the second inorganic film 110b can be 0.5 μm or more and 10 μm or less, or 1 μm or more and 5 μm or less. The thickness of the third inorganic film 110c can be 0.2 μm or more and 1 μm or less, or 0.3 μm or more and 0.7 μm or less, typically 0.5 μm.

第2の無機膜110bに含まれる酸化ケイ素は比較的親水性が高い。したがって、第3の無機膜110cを設けない場合、外部から水などの不純物が侵入し、不純物は第1の無機膜110aへ拡散する。第1の無機膜110aは親水性が低く、かつ、不純物に対するブロッキング性が高い窒化ケイ素を含有するものの、厚さが小さい場合、不純物が一部透過する。このため、水やそれに含まれる不純物によって第1の配線102や第2の配線106の表面が酸化され、その結果、第1の配線102と第1の絶縁膜104との間、第2の配線106と第1の絶縁膜の間の密着性が低下し、これらの間で剥離が生じる。このような剥離が生じるとリーク電流が発生し、容量素子108の機能が大幅に低下する。 The silicon oxide contained in the second inorganic film 110b has relatively high hydrophilicity. Therefore, when the third inorganic film 110c is not provided, impurities such as water enter from the outside and diffuse into the first inorganic film 110a. Although the first inorganic film 110a contains silicon nitride, which has a low hydrophilicity and a high blocking property against impurities, if the thickness is small, the impurities partially permeate. Therefore, the surfaces of the first wiring 102 and the second wiring 106 are oxidized by water and impurities contained in the water. The adhesion between 106 and the first insulating film is lowered, and peeling occurs therebetween. When such peeling occurs, a leakage current is generated, and the function of the capacitor 108 is significantly deteriorated.

しかしながら、受動素子100は、第2の無機膜110b上に、第1の無機膜110aよりも大きな厚さを有し、窒化ケイ素を含有する第3の無機膜110cを備えることができる。このような構成では、第2の無機膜110bを通して第1の無機膜110aに不純物が浸入する速度を大幅に低減させることができ、その結果、第1の配線102と第1の絶縁膜104間の剥離や第1の絶縁膜104と第2の配線106間の剥離を効果的に防止することができる。 However, the passive device 100 can comprise a third inorganic film 110c containing silicon nitride, having a greater thickness than the first inorganic film 110a, on the second inorganic film 110b. With such a configuration, the speed at which impurities penetrate into the first inorganic film 110a through the second inorganic film 110b can be significantly reduced, and as a result, the gap between the first wiring 102 and the first insulating film 104 can be reduced. peeling and peeling between the first insulating film 104 and the second wiring 106 can be effectively prevented.

上述したように、保護膜110は必ずしも三層構造を有する必要は無く、例えば水分濃度が低い大気中で使用される場合には、保護膜110は第3の無機膜110cによって構成される単層構造を有してもよい。この場合、第3の無機膜110cは第2の配線106と接するように設けられる。 As described above, the protective film 110 does not necessarily have a three-layer structure. It may have a structure. In this case, the third inorganic film 110 c is provided so as to be in contact with the second wiring 106 .

2.変形例
上述した構造的特徴は、様々な態様の受動素子にも適用することができる。以下、本実施形態に係る受動素子として、受動素子100と構造が異なる受動素子120、130、140について述べる。
2. Variations The structural features described above can also be applied to various forms of passive devices. Passive elements 120, 130, and 140 having different structures from the passive element 100 will be described below as passive elements according to the present embodiment.

図2(A)に示す受動素子120は、第2の絶縁膜122、および第3の配線124をさらに有している点、および、第2の絶縁膜122に第2の配線106と重なる開口が設けられ、この開口を介して第2の配線106と第3の配線124が電気的に接続される点で受動素子100と構造が異なる。保護膜110に設けられる開口は第3の配線124を露出し、この開口を介して他の外部回路などとの電気的接続が行われる。 Passive element 120 shown in FIG. is provided, and the structure is different from that of the passive element 100 in that the second wiring 106 and the third wiring 124 are electrically connected through this opening. An opening provided in the protective film 110 exposes the third wiring 124, and electrical connection with other external circuits or the like is made through this opening.

第2の絶縁膜122は、第2の配線106と保護膜110の間にその一部が挟まれ、第1の配線102、第2の配線106、および第1の絶縁膜104を埋め込むように設けられる。すなわち、第2の絶縁膜122は、第1の絶縁膜104の上面や第2の配線106の上面と接するように形成される。 The second insulating film 122 is partially sandwiched between the second wiring 106 and the protective film 110 so as to bury the first wiring 102, the second wiring 106, and the first insulating film 104. be provided. That is, the second insulating film 122 is formed so as to be in contact with the top surface of the first insulating film 104 and the top surface of the second wiring 106 .

第2の絶縁膜122は有機化合物を含む。用いられる有機化合物は誘電率と誘電正接が低いことが好ましく、例えば誘電率が2.0以上4.0以下であり、誘電正接が1×10-4以上1×10-2以下、あるいは1×10-3以上1×10-2以下の有機化合物を第2の絶縁膜122として使用することができる。このような有機化合物は典型的にはポリイミドを基本骨格とする高分子(以下、単にポリイミドと記す)であり、ポリイミドは鎖状でも良く、分子間で架橋していてもよい。第2の絶縁膜122に対し、エポキシ樹脂や酸化ケイ素の微粒子、ガラスファイバーなどを混合してもよい。第2の絶縁膜122は可撓性を有してもよい。 The second insulating film 122 contains an organic compound. The organic compound used preferably has a low dielectric constant and a low dielectric loss tangent . An organic compound of 10 −3 or more and 1×10 −2 or less can be used as the second insulating film 122 . Such an organic compound is typically a polymer having a polyimide as a basic skeleton (hereinafter simply referred to as polyimide), and polyimide may be chain-like or may be crosslinked between molecules. Epoxy resin, fine particles of silicon oxide, glass fiber, or the like may be mixed into the second insulating film 122 . The second insulating film 122 may have flexibility.

第3の配線124は、第1の配線102や第2の配線106で使用可能な金属や合金を含む。第1の配線102や第2の配線106と同様、第3の配線124も多層構造を有してもよい。例えば図2(A)に示すように、第3の配線124は、第1の層としてシード層124a、およびシード層124aの上に位置し、シード層124aと接する第2の層124bを含んでもよい。シード層124aと第2の層124bは、第1の配線102や第2の配線106のシード層102a、106a、および第2の層102b、106bとそれぞれ同様の構成を有することができる。図示していないが、シード層124aと第2の配線106の間にバリア層を設けてもよい。 Third interconnect 124 includes metals and alloys that can be used in first interconnect 102 and second interconnect 106 . Like the first wiring 102 and the second wiring 106, the third wiring 124 may also have a multilayer structure. For example, as shown in FIG. 2A, the third wiring 124 may include a seed layer 124a as a first layer and a second layer 124b located on the seed layer 124a and in contact with the seed layer 124a. good. The seed layer 124a and the second layer 124b can have the same configurations as the seed layers 102a, 106a and the second layers 102b, 106b of the first wiring 102 and the second wiring 106, respectively. Although not shown, a barrier layer may be provided between the seed layer 124 a and the second wiring 106 .

第1の絶縁膜104は、図2(B)に示すように、一部が第1の配線102の側面や基板101の上面と接してもよい。アンダーコートを設ける場合、第1の絶縁膜104はアンダーコートと接してもよい。 Part of the first insulating film 104 may be in contact with the side surface of the first wiring 102 and the top surface of the substrate 101 as shown in FIG. 2B. When an undercoat is provided, the first insulating film 104 may be in contact with the undercoat.

図3に示す受動素子128は、第2の絶縁膜122を有し、かつ、保護膜110の少なくとも一部を覆うように第2の配線106が配置されている点で受動素子100と構造が異なる。第2の配線106は、保護膜110と第2の絶縁膜122に設けられる開口において第1の絶縁膜104と接する。 The passive element 128 shown in FIG. 3 has a structure similar to that of the passive element 100 in that it has the second insulating film 122 and the second wiring 106 is arranged so as to cover at least a part of the protective film 110 . different. The second wiring 106 is in contact with the first insulating film 104 through openings provided in the protective film 110 and the second insulating film 122 .

図4に示す受動素子130は、第3の配線124と保護膜110の上限関係が相違する点で受動素子120と異なる。より具体的には、受動素子130では、第3の配線124は保護膜110の上に位置し、保護膜110と接する。さらに第3の配線124は、保護膜110に設けられる開口において第2の配線106と接する。任意の構成として、受動素子130は、第3の配線124上に位置し、第3の配線124と接する第3の絶縁膜126を有してもよい。第3の絶縁膜126も開口を有しており、この開口において第3の配線が露出し、他の配線との接続が行われる。第3の絶縁膜126も有機化合物を含み、この有機化合物は第2の絶縁膜122に含まれる有機化合物と同一の組成を有していてもよい。 The passive element 130 shown in FIG. 4 differs from the passive element 120 in that the relationship between the upper limits of the third wiring 124 and the protective film 110 is different. More specifically, in the passive element 130 , the third wiring 124 is located on the protective film 110 and is in contact with the protective film 110 . Furthermore, the third wiring 124 is in contact with the second wiring 106 through the opening provided in the protective film 110 . As an optional configuration, the passive element 130 may have a third insulating film 126 located on the third wiring 124 and in contact with the third wiring 124 . The third insulating film 126 also has an opening, through which the third wiring is exposed and connected to another wiring. The third insulating film 126 also contains an organic compound, and this organic compound may have the same composition as the organic compound contained in the second insulating film 122 .

上述したように、第2の絶縁膜122や第3の絶縁膜126には有機化合物が含まれるため、その熱膨張率は50ppm以上である。また、第1の配線102や第2の配線106、第3の配線124を構成する金属の熱膨張率も10ppm以上であるため、受動素子の製造工程における熱処理によって第1の絶縁膜104内には応力が残留する。一方、第1の絶縁膜104の熱膨張率は0.1ppmから0.5ppmであり、保護膜110のそれと同程度である。したがって、本実施形態で示した構造のように、第2の絶縁膜122、第2の配線106、あるいは第3の配線124上に保護膜110を配置することにより、第1の絶縁膜104内の残留応力を低減することが可能となる。その結果、第1の絶縁膜104と第1の配線102間の剥離、および第1の絶縁膜104と第2の配線106間の剥離を防止することができ、リーク電流の発生が抑制され、安定した特性を有する容量素子108を得ることができる。 As described above, since the second insulating film 122 and the third insulating film 126 contain an organic compound, their coefficients of thermal expansion are 50 ppm or more. Further, since the coefficient of thermal expansion of the metal forming the first wiring 102, the second wiring 106, and the third wiring 124 is also 10 ppm or more, the heat treatment in the manufacturing process of the passive element causes the heat treatment in the first insulating film 104. stress remains. On the other hand, the coefficient of thermal expansion of the first insulating film 104 is 0.1 ppm to 0.5 ppm, which is approximately the same as that of the protective film 110 . Therefore, by arranging the protective film 110 on the second insulating film 122, the second wiring 106, or the third wiring 124 as in the structure shown in this embodiment, the inside of the first insulating film 104 can be reduced. It is possible to reduce the residual stress of As a result, peeling between the first insulating film 104 and the first wiring 102 and peeling between the first insulating film 104 and the second wiring 106 can be prevented. Capacitor element 108 having stable characteristics can be obtained.

図5に示す受動素子140は、基板101に貫通孔142が一つ、あるいは複数設けられている点、および第1の配線102が基板101の上面(第1の面)の一部、上面に対向する下面(第2の面)の一部、および貫通孔142の側壁の少なくとも一部を覆う点で受動素子120と構造が異なる。第1の配線102は、基板101を貫通する貫通配線として機能する。貫通孔142には、第1の配線102だけでなく、貫通電極144が設けられる。第1の配線102や第2の配線106と同様、貫通電極144も第1の層としてシード層144a、およびシード層144aと重なる第2の層144bを有することができる。貫通孔142にはさらに、エポキシ樹脂やアクリル樹脂、ポリイミド、ポリアミド、ポリエステルなどの有機化合物、あるいはチタンや銅を含む充填材146が配置されていてもよい。有機化合物を充填する場合、有機化合物にシリカなどの無機材料を混合してもよい。図示しないが、充填材146を配置せず、貫通孔142を第1の配線102の第2の層102bで充填するよう、受動素子140を構成してもよい。また、シード層102aと基板101の間に、ポリイミドやポリアミドなどの有機化合物、あるいは酸化ケイ素や窒化ケイ素などの無機化合物を含む絶縁膜を一層、あるいは複数層設けてもよい。この絶縁膜は、アンダーコートとしても機能する。 The passive element 140 shown in FIG. 5 has one or more through-holes 142 in the substrate 101, and the first wiring 102 is part of the upper surface (first surface) of the substrate 101. The structure differs from that of the passive element 120 in that it covers a part of the opposing lower surface (second surface) and at least part of the side wall of the through hole 142 . The first wiring 102 functions as a through wiring penetrating the substrate 101 . The through hole 142 is provided with not only the first wiring 102 but also the through electrode 144 . Like the first wiring 102 and the second wiring 106, the through electrode 144 can also have a seed layer 144a as a first layer and a second layer 144b overlapping the seed layer 144a. A filler 146 containing an organic compound such as epoxy resin, acrylic resin, polyimide, polyamide, polyester, or titanium or copper may be further disposed in the through hole 142 . When filling with an organic compound, an inorganic material such as silica may be mixed with the organic compound. Although not shown, the passive element 140 may be configured such that the through hole 142 is filled with the second layer 102b of the first wiring 102 without placing the filler 146 thereon. Further, between the seed layer 102a and the substrate 101, one or more layers of an insulating film containing an organic compound such as polyimide or polyamide or an inorganic compound such as silicon oxide or silicon nitride may be provided. This insulating film also functions as an undercoat.

さらに任意の構成として、第2の保護膜148を基板101の第2の面上に設けてもよい。第2の保護膜148は第2の絶縁膜122と同様の材料を含むことができる。第2の保護膜148を設ける場合、第2の保護膜148には第1の配線102を露出する開口や、貫通電極144の一部を露出する開口が設けられる。 Furthermore, as an optional configuration, a second protective film 148 may be provided on the second surface of the substrate 101 . The second protective film 148 can contain the same material as the second insulating film 122 . When the second protective film 148 is provided, the second protective film 148 is provided with an opening that exposes the first wiring 102 and an opening that partially exposes the through electrode 144 .

このような構成を採用することにより、受動素子140と外部回路などとの電気的接続が容易に達成される。 By adopting such a configuration, electrical connection between the passive element 140 and an external circuit or the like can be easily achieved.

高周波素子などの高い動作周波数が要求される受動素子では、信号の伝送損失や遅延を防止するため、受動素子の配線を取り囲む絶縁膜には低い誘電率と誘電正接が求められる。このような性能を満足する材料を用いて絶縁膜(例えば、受動素子100における第2の絶縁膜122)を形成した場合でも、受動素子の形成後、外部から水や酸素、金属イオンなどの不純物が絶縁膜に侵入し、絶縁膜の誘電率や誘電正接が徐々に増大する。その結果、信号の伝送損失や遅延が生じ、受動素子としての特性に大きな影響を及ぼす。 In passive elements such as high-frequency elements that require high operating frequencies, the insulating film surrounding the wiring of the passive elements is required to have a low dielectric constant and dielectric loss tangent in order to prevent signal transmission loss and delay. Even if the insulating film (for example, the second insulating film 122 in the passive element 100) is formed using a material that satisfies such performance, impurities such as water, oxygen, and metal ions are introduced from the outside after the passive element is formed. penetrates into the insulating film, and the dielectric constant and dielectric loss tangent of the insulating film gradually increase. As a result, signal transmission loss or delay occurs, which greatly affects the characteristics of the passive element.

一方、受動素子120や130、140では、第1の配線102や第2の配線106を覆う第2の絶縁膜122の上面は、三層構造を有する保護膜110によって覆われる。上述したように、第3の無機膜110cが存在しない場合、第2の無機膜110bに含まれる酸化ケイ素は比較的親水性が高いため、外部から水などの不純物が侵入すると不純物は第1の無機膜110a内部へ拡散する。第1の無機膜110aの厚さが小さい場合、不純物が一部透過する。このため、不純物が第2の絶縁膜122へ侵入し、第2の絶縁膜122の誘電率や誘電正接が増大する。 On the other hand, in the passive elements 120, 130, and 140, the upper surface of the second insulating film 122 covering the first wiring 102 and the second wiring 106 is covered with the protective film 110 having a three-layer structure. As described above, when the third inorganic film 110c does not exist, the silicon oxide contained in the second inorganic film 110b has relatively high hydrophilicity. It diffuses inside the inorganic film 110a. When the thickness of the first inorganic film 110a is small, some impurities are transmitted. Therefore, impurities penetrate into the second insulating film 122, and the dielectric constant and dielectric loss tangent of the second insulating film 122 increase.

しかしながら上述したように、保護膜110には比較的大きな厚さを有する第3の無機膜110cが備えられるため、第2の無機膜110bを経由して第1の無機膜110aや第2の絶縁膜122に不純物が浸入する速度を大幅に低下させることができ、第2の絶縁膜122の誘電率や誘電正接の増大を抑制することができる。このため、受動素子100は高い周波数で駆動する高周波装置として機能することが可能となる。 However, as described above, the protective film 110 is provided with the third inorganic film 110c having a relatively large thickness. The rate at which impurities penetrate into the film 122 can be greatly reduced, and the increase in the dielectric constant and dielectric loss tangent of the second insulating film 122 can be suppressed. Therefore, the passive element 100 can function as a high frequency device driven at a high frequency.

(第2実施形態)
本実施形態では、第1実施形態で述べた受動素子の作製方法について、受動素子140を例示して説明する。第1実施形態で述べた構成と同様、あるいは類似する構成については説明を割愛することがある。
(Second embodiment)
In this embodiment, the method for manufacturing the passive element described in the first embodiment will be described by exemplifying the passive element 140 . Descriptions of configurations similar to or similar to those described in the first embodiment may be omitted.

まず、基板101に貫通孔142を形成する(図6(A))。ガラス基板を基板101として用いる場合、貫通孔142はプラズマエッチングやウェットエッチングなどのエッチング、レーザ照射、あるいはサンドブラストや超音波ドリルなどの機械的な加工によって形成すればよい。貫通孔142の数や大きさは受動素子140の設計に従って任意に決定することができる。その後貫通孔142の側壁の少なくとも一部、および基板101の両面(第1の面、第2の面)の一部を覆うようにシード層102a、144aを形成する。シード層102a、144aはスパッタリング法やCVD法、無電解めっき、あるいは蒸着法などによって形成することができる。特にスパッタリング法を適用することで、効率よくシード層102a、144aが形成される。図示しないが、シード層102a、144aの形成の前に、貫通孔142の側壁や基板101の両面にポリイミドやポリアミドなどの有機化合物、あるいは酸化ケイ素や窒化ケイ素などの無機化合物を含む絶縁膜を一層、あるいは複数層形成してもよい。 First, through holes 142 are formed in the substrate 101 (FIG. 6A). When a glass substrate is used as the substrate 101, the through holes 142 may be formed by etching such as plasma etching or wet etching, laser irradiation, or mechanical processing such as sandblasting or ultrasonic drilling. The number and size of through-holes 142 can be arbitrarily determined according to the design of passive element 140 . After that, seed layers 102 a and 144 a are formed to cover at least part of the side walls of through hole 142 and part of both surfaces (first surface and second surface) of substrate 101 . The seed layers 102a and 144a can be formed by sputtering, CVD, electroless plating, vapor deposition, or the like. In particular, by applying the sputtering method, the seed layers 102a and 144a are efficiently formed. Although not shown, an insulating film containing an organic compound such as polyimide or polyamide or an inorganic compound such as silicon oxide or silicon nitride is formed on the sidewalls of the through hole 142 and both surfaces of the substrate 101 before forming the seed layers 102a and 144a. , or multiple layers may be formed.

次に、第1の配線102や貫通電極144を形成しない領域を保護するためのレジストマスク150を基板101の第1の面と第2の面に形成する(図6(A))。レジストマスク150は、液体のレジストを塗布、硬化することで形成しても良いが、基板101が貫通孔142を有しているため、フィルム状のレジストを第1の面と第2の面に貼り付け、その後露光と現像を行うことで効率よく形成することができる。 Next, a resist mask 150 is formed on the first and second surfaces of the substrate 101 to protect regions where the first wiring 102 and the through electrode 144 are not formed (FIG. 6A). The resist mask 150 may be formed by applying and curing a liquid resist, but since the substrate 101 has the through holes 142, a film-like resist is applied to the first surface and the second surface. It can be efficiently formed by pasting, and then performing exposure and development.

その後、シード層102a、144aに給電して電解めっきを行い、レジストマスク150に覆われていないシード層102a、144a上に金属膜を形成し、第1の配線102の第2の層102b、および貫通電極144の第2の層144bが形成される。その後、レジストマスク150を除去し(図6(B))、第2の層102b、144bから露出したシード層102a、144bをエッチングによって除去することで、第1の配線102と貫通電極144が形成される(図6(C))。エッチャントとしては、硫酸などの酸を含むエッチャントを使用することができる。図示しないが、貫通孔142や第1の配線102、貫通電極144を形成するに先立って、他の配線を基板101の第1の面、あるいは第2の面に形成してもよい。 After that, electric power is supplied to the seed layers 102a and 144a to perform electroplating, a metal film is formed on the seed layers 102a and 144a not covered with the resist mask 150, the second layer 102b of the first wiring 102, and A second layer 144b of the through electrode 144 is formed. After that, the resist mask 150 is removed (FIG. 6B), and the seed layers 102a and 144b exposed from the second layers 102b and 144b are removed by etching, thereby forming the first wiring 102 and the through electrode 144. (Fig. 6(C)). As an etchant, an etchant containing an acid such as sulfuric acid can be used. Although not shown, other wiring may be formed on the first surface or the second surface of the substrate 101 prior to forming the through hole 142, the first wiring 102, and the through electrode 144. FIG.

次に、貫通孔142の内部を充填材146を用いて充填する(図6(C))。例えばエポキシ樹脂やアクリル樹脂、ポリイミドやその前駆体をインクジェット法、印刷法、スピンコート法などを用いて貫通孔142を充填するように塗布し、その後硬化することで充填材146を形成することができる。 Next, the inside of the through-hole 142 is filled with a filler 146 (FIG. 6(C)). For example, the filling material 146 can be formed by applying epoxy resin, acrylic resin, polyimide, or a precursor thereof by an inkjet method, a printing method, a spin coating method, or the like so as to fill the through holes 142 and then curing the resin. can.

引き続き、第1の配線102上に第1の絶縁膜104を形成する(図6(D))。上述したように、第1の絶縁膜104は典型的には窒化ケイ素を含み、プラズマCVD法を適用して形成することができる。その後、貫通電極144、充填材146、第1の配線102、第1の絶縁膜104を覆うようにシード層106aを形成する(図6(D))。図示していないが、シード層106aを形成する前にバリア層を形成してもよい。この場合、例えばチタンを含むバリア層を0.1μmの厚さで、銅を含むシード層106aを0.2μmの厚さで形成することができる。シード層106aやバリア層はCVD法やスパッタリング法、無電解めっき法、蒸着法などを用いて形成される。 Subsequently, a first insulating film 104 is formed over the first wiring 102 (FIG. 6D). As described above, the first insulating film 104 typically contains silicon nitride and can be formed by applying the plasma CVD method. After that, a seed layer 106a is formed so as to cover the through electrode 144, the filling material 146, the first wiring 102, and the first insulating film 104 (FIG. 6D). Although not shown, a barrier layer may be formed before forming the seed layer 106a. In this case, for example, a barrier layer containing titanium can be formed with a thickness of 0.1 μm, and a seed layer 106a containing copper can be formed with a thickness of 0.2 μm. The seed layer 106a and the barrier layer are formed using a CVD method, a sputtering method, an electroless plating method, a vapor deposition method, or the like.

次に、第2の配線106を形成しない領域にレジストマスク152を形成し、シード層106aに給電を行い、電解めっきによって第2の配線106の第2の層106bを形成する(図7(A))。その後レジストマスク152を除去し、第2の層106bから露出したシード層106aをエッチングによって除去する(図7(B))。 Next, a resist mask 152 is formed in a region where the second wiring 106 is not formed, power is supplied to the seed layer 106a, and electrolytic plating is performed to form the second layer 106b of the second wiring 106 (FIG. 7A). )). After that, the resist mask 152 is removed, and the seed layer 106a exposed from the second layer 106b is removed by etching (FIG. 7B).

引き続き、第1の配線102、第1の絶縁膜104、および第2の配線106の一部を覆うように第2の絶縁膜122を形成する(図7(C))。具体的には、第1実施形態で述べたポリイミドなどの感光性高分子、あるいはその前駆体の溶液や懸濁液を基板101上に塗布し、その後フォトマスクを用いる露光、現像、焼成を行うことで、第2の配線106を露出する開口を有する第2の絶縁膜122を形成する。あるいは上記高分子のフィルムを張り付け、フォトマスクを用いる露光、現像、焼成を行うことで第2の絶縁膜122を形成してもよい。第2の絶縁膜122の厚さは0.5μmから5μmの範囲で適宜調整される。 Subsequently, a second insulating film 122 is formed so as to cover part of the first wiring 102, the first insulating film 104, and the second wiring 106 (FIG. 7C). Specifically, the photosensitive polymer such as polyimide described in the first embodiment, or a solution or suspension of its precursor is applied onto the substrate 101, and then exposed using a photomask, developed, and baked. Thus, a second insulating film 122 having an opening exposing the second wiring 106 is formed. Alternatively, the second insulating film 122 may be formed by attaching the above polymer film and performing exposure, development, and baking using a photomask. The thickness of the second insulating film 122 is appropriately adjusted within the range of 0.5 μm to 5 μm.

この後、シード層106aや第2の層106bの形成と同様の方法により、シード層124aを介して第2の層124bを形成し、これにより第3の配線124が形成される(図8(A))。 After that, a second layer 124b is formed through the seed layer 124a by the same method as the formation of the seed layer 106a and the second layer 106b, thereby forming the third wiring 124 (see FIG. 8 ( A)).

引き続き、保護膜110が形成される。保護膜110は、プラズマCVD法を用い、第1の無機膜110a、第2の無機膜110b、第3の無機膜110cを順次形成することで形成される(図8(B))。その後、保護膜110に対してプラズマエッチングを行い、第3の配線124と重なる開口を形成する。これにより、第3の配線124の一部が保護膜110から露出する(図8(C))。プラズマエッチングは、例えばCF4やCHF4などのフッ素含アルカンやアルケンを用いればよい。 Subsequently, a protective film 110 is formed. The protective film 110 is formed by sequentially forming a first inorganic film 110a, a second inorganic film 110b, and a third inorganic film 110c using a plasma CVD method (FIG. 8B). After that, plasma etching is performed on the protective film 110 to form an opening that overlaps with the third wiring 124 . As a result, part of the third wiring 124 is exposed from the protective film 110 (FIG. 8C). For plasma etching, fluorine-containing alkanes such as CF 4 and CHF 4 and alkenes may be used.

本実施例では、第1実施形態の受動素子に対して信頼性試験を行った結果について述べる。用いた受動素子は受動素子140であり(図5参照)、シード層102aは無電解めっき法を用い、厚さが0.1μmとなるように形成した。第1の絶縁膜104の厚さは0.1μmであった。第1の絶縁膜104の上には、チタンを含むバリア層(厚さ0.1μm)、および銅を含むシード層106a(厚さ0.2μm)をスパッタリング法を用いて形成した。同様に、第2の配線106上にもチタンを含むバリア層(厚さ0.1μm)、および銅を含むシード層124a(厚さ0.2μm)を形成した。保護膜110の第1の無機膜110a、第2の無機膜110b、および第3の無機膜110cはいずれもプラズマCVD法によって形成し、これらの厚さはそれぞれ0.2μm、1.0μm、0.4μmであった。 In this example, the results of a reliability test performed on the passive element of the first embodiment will be described. The passive element used was the passive element 140 (see FIG. 5), and the seed layer 102a was formed to a thickness of 0.1 μm using an electroless plating method. The thickness of the first insulating film 104 was 0.1 μm. A barrier layer containing titanium (thickness: 0.1 μm) and a seed layer 106a containing copper (thickness: 0.2 μm) were formed on the first insulating film 104 by sputtering. Similarly, a barrier layer containing titanium (0.1 μm thick) and a seed layer 124a containing copper (0.2 μm thick) were formed on the second wiring 106 as well. The first inorganic film 110a, the second inorganic film 110b, and the third inorganic film 110c of the protective film 110 are all formed by plasma CVD, and have thicknesses of 0.2 μm, 1.0 μm, and 0.2 μm, respectively. 0.4 μm.

作製した受動素子を温度130℃、湿度85%の条件下で96時間静置し、その後走査型電子顕微鏡を用いて断面観察を行った。その結果、第1の配線102と第1の絶縁膜104の間、および第2の配線106と第1の絶縁膜104の間での剥離は観察されなかった。第1の配線102、第1の絶縁膜104、および第2の配線106によって形成される容量素子108の容量を測定した結果、設計値とほぼ同一の容量値が得られることが確認された。 The fabricated passive device was allowed to stand for 96 hours under conditions of a temperature of 130° C. and a humidity of 85%, and then cross-sectionally observed using a scanning electron microscope. As a result, no peeling was observed between the first wiring 102 and the first insulating film 104 and between the second wiring 106 and the first insulating film 104 . As a result of measuring the capacitance of the capacitive element 108 formed by the first wiring 102, the first insulating film 104, and the second wiring 106, it was confirmed that substantially the same capacitance value as the design value was obtained.

これに対し、比較例として、受動素子140と同様の構造を有するものの保護膜110を持たない受動素子を用いた場合、第1の配線102と第1の絶縁膜104の間、および第2の配線106と第1の絶縁膜104の間で剥離が生じていることが分かった。また、第1の配線102や第2の配線106が酸化されていることが確認された。容量素子108の容量を測定した結果、リーク電流が非常に大きく、容量値を得ることができなかった。 On the other hand, as a comparative example, when a passive element having a structure similar to that of the passive element 140 but not having the protective film 110 is used, a It was found that peeling occurred between the wiring 106 and the first insulating film 104 . It was also confirmed that the first wiring 102 and the second wiring 106 were oxidized. As a result of measuring the capacitance of the capacitor 108, the leak current was very large, and the capacitance value could not be obtained.

以上の実施例で示したように、三層構造を有する保護膜110を適用することにより、信頼性の高い受動素子を提供することが可能になることが確認された。 As shown in the above examples, it was confirmed that it is possible to provide a highly reliable passive device by applying the protective film 110 having a three-layer structure.

本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。 Each of the embodiments described above as embodiments of the present disclosure can be implemented in combination as appropriate as long as they do not contradict each other. In addition, based on each embodiment, addition, deletion, or design change of constituent elements as appropriate by those skilled in the art is also included in the scope of the present disclosure as long as it includes the gist of the present disclosure.

また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。 In addition, even if there are other effects that are different from the effects brought about by each of the above-described embodiments, those that are obvious from the description of this specification or those that can be easily predicted by those skilled in the art are of course It is understood that provided by the present disclosure.

100:受動素子、101:基板、102:第1の配線、102a:シード層、102b:第2の層、104:第1の絶縁膜、106:第2の配線、106a:シード層、106b:第2の層、108:容量素子、110:保護膜、110a:第1の無機膜、110b:第2の無機膜、110c:第3の無機膜、120:受動素子、122:第2の絶縁膜、124:第3の配線、124a:シード層、124b:第2の層、126:第3の絶縁膜、128:受動素子、130:受動素子、140:受動素子、142:貫通孔、144:貫通電極、144a:シード層、144b:第2の層、146:充填材、148:第2の保護膜、150:レジストマスク、152:レジストマスク、
100: passive element, 101: substrate, 102: first wiring, 102a: seed layer, 102b: second layer, 104: first insulating film, 106: second wiring, 106a: seed layer, 106b: Second layer, 108: capacitive element, 110: protective film, 110a: first inorganic film, 110b: second inorganic film, 110c: third inorganic film, 120: passive element, 122: second insulation Film 124: Third wiring 124a: Seed layer 124b: Second layer 126: Third insulating film 128: Passive element 130: Passive element 140: Passive element 142: Through hole 144 : through electrode, 144a: seed layer, 144b: second layer, 146: filling material, 148: second protective film, 150: resist mask, 152: resist mask,

Claims (1)

基板、
前記基板上の第1の配線、
前記第1の配線上の第2の配線、
前記第1の配線と前記第2の配線の間に位置し、前記第1の配線と前記第2の配線と接する第1の絶縁膜、および
前記第2の配線上の保護膜を有し、
前記保護膜は、
窒化ケイ素を含む第1の無機膜、
前記第1の無機膜の上に位置し、前記第1の無機膜と接し、酸化ケイ素を含む第2の無機膜、および
前記第2の無機膜の上に位置し、前記第2の無機膜と接し、窒化ケイ素を含む第3の無機膜を含む受動素子。

substrate,
a first wiring on the substrate;
a second wire on the first wire;
a first insulating film located between the first wiring and the second wiring and in contact with the first wiring and the second wiring; and a protective film on the second wiring,
The protective film is
a first inorganic film comprising silicon nitride;
a second inorganic film positioned on the first inorganic film and in contact with the first inorganic film and containing silicon oxide; and a second inorganic film positioned on the second inorganic film and in contact with the first inorganic film. and including a third inorganic film comprising silicon nitride.

JP2022093148A 2018-04-17 2022-06-08 wiring structure Active JP7367804B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022093148A JP7367804B2 (en) 2018-04-17 2022-06-08 wiring structure
JP2023176474A JP2023179675A (en) 2018-04-17 2023-10-12 wiring structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018078951A JP7087618B2 (en) 2018-04-17 2018-04-17 Passive element
JP2022093148A JP7367804B2 (en) 2018-04-17 2022-06-08 wiring structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018078951A Division JP7087618B2 (en) 2018-04-17 2018-04-17 Passive element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023176474A Division JP2023179675A (en) 2018-04-17 2023-10-12 wiring structure

Publications (2)

Publication Number Publication Date
JP2022120066A true JP2022120066A (en) 2022-08-17
JP7367804B2 JP7367804B2 (en) 2023-10-24

Family

ID=68337627

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018078951A Active JP7087618B2 (en) 2018-04-17 2018-04-17 Passive element
JP2022093148A Active JP7367804B2 (en) 2018-04-17 2022-06-08 wiring structure
JP2023176474A Pending JP2023179675A (en) 2018-04-17 2023-10-12 wiring structure

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018078951A Active JP7087618B2 (en) 2018-04-17 2018-04-17 Passive element

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023176474A Pending JP2023179675A (en) 2018-04-17 2023-10-12 wiring structure

Country Status (1)

Country Link
JP (3) JP7087618B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283434B2 (en) 2020-04-20 2023-05-30 株式会社村田製作所 integrated passive components

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269434A (en) * 1999-03-18 2000-09-29 Sony Corp Semiconductor device and manufacture thereof
JP2001110675A (en) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd Thin-film capacitor device and printed circuit board
JP2002008942A (en) * 2000-06-16 2002-01-11 Fujitsu Ltd Capacitor device, method of manufacturing the same, and module mounted with the device
JP2003100757A (en) * 2001-09-27 2003-04-04 Toshiba Corp Semiconductor device and method for manufacturing the same
JP2003324157A (en) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2007005702A (en) * 2005-06-27 2007-01-11 Fujikura Ltd Semiconductor device and its manufacturing method
WO2009057225A1 (en) * 2007-11-02 2009-05-07 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
WO2011010638A1 (en) * 2009-07-22 2011-01-27 株式会社村田製作所 Dielectric thin film element and process for production thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184951A (en) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp Semiconductor device having capacity element and its manufacturing method
DE10219116A1 (en) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrated circuit arrangement with connection layers and associated manufacturing processes
JP3966208B2 (en) * 2002-11-14 2007-08-29 富士通株式会社 Thin film capacitor and manufacturing method thereof
JP2007073611A (en) * 2005-09-05 2007-03-22 Renesas Technology Corp Electronic device and manufacturing method thereof
JP2012009717A (en) * 2010-06-26 2012-01-12 Zycube:Kk Semiconductor chip and semiconductor module mounting it

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269434A (en) * 1999-03-18 2000-09-29 Sony Corp Semiconductor device and manufacture thereof
JP2001110675A (en) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd Thin-film capacitor device and printed circuit board
JP2002008942A (en) * 2000-06-16 2002-01-11 Fujitsu Ltd Capacitor device, method of manufacturing the same, and module mounted with the device
JP2003100757A (en) * 2001-09-27 2003-04-04 Toshiba Corp Semiconductor device and method for manufacturing the same
JP2003324157A (en) * 2002-05-01 2003-11-14 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP2007005702A (en) * 2005-06-27 2007-01-11 Fujikura Ltd Semiconductor device and its manufacturing method
WO2009057225A1 (en) * 2007-11-02 2009-05-07 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
WO2011010638A1 (en) * 2009-07-22 2011-01-27 株式会社村田製作所 Dielectric thin film element and process for production thereof

Also Published As

Publication number Publication date
JP2019186495A (en) 2019-10-24
JP2023179675A (en) 2023-12-19
JP7087618B2 (en) 2022-06-21
JP7367804B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
JP6996976B2 (en) High speed interconnect for printed circuit boards
JP7091801B2 (en) Through Silicon Via and its manufacturing method, and mounting board
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2010171377A (en) Through-hole electrode substrate and method of manufacturing the same
TW201021102A (en) Coreless substrate package with symmetric external dielectric layers
EP3723120A1 (en) Wiring board, semiconductor device, and wiring board production method
TW200929475A (en) Interposer and method for manufacturing interposer
JP2022159478A (en) Capacitor built-in glass circuit board and method for manufacturing capacitor built-in glass circuit board
JP2018195620A (en) Through electrode substrate, mounting board with through electrode substrate, and through electrode substrate manufacturing method
TWI651741B (en) Semiconductor device with capacitor
JP7367804B2 (en) wiring structure
JP2018160607A (en) Through-electrode substrate, mounting board with through-electrode substrate, and method for manufacturing through-electrode substrate
KR20010088866A (en) Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP7069711B2 (en) A wiring board and a semiconductor device having a wiring board
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2002252436A (en) Double-sided laminate and its manufacturing method
JP7334819B2 (en) Wiring board and semiconductor device having wiring board
JP2018170440A (en) Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate
TW201814801A (en) Vias and gaps in semiconductor interconnects
JP7172105B2 (en) Wiring substrate, semiconductor device having wiring substrate, and method for manufacturing semiconductor device
CN112447533A (en) Glass substrate structure and packaging method
US11882656B2 (en) Wiring substrate and method for manufacturing wiring substrate
JPH0832244A (en) Multilayer wiring board
US12014881B2 (en) High frequency capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150