JP7069885B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、３レベルインバータ回路に用いられる半導体装置に関する。

特許文献１に、インバータ回路といった電力変換回路に用いられる半導体モジュールが開示されている。この半導体モジュールは、二つの半導体素子を有しており、例えばインバータ回路において上下のアームを構成する。

特開２０１６－１００４７９号公報

一般に、例えばインバータ回路に代表される電力変換回路では、比較的に大きな電力が制御されることから、個々の半導体素子（例えば、スイッチング素子）にかかる電圧も比較的に高い。従って、各半導体素子には、比較的に高い耐圧性が必要とされる。個々の半導体素子に印加される電圧を低減させる手法の一つとして、３レベルインバータ回路を採用することが挙げられる。しかしながら、３レベルインバータ回路は、通常のインバータ回路よりも複雑な構造を有している。例えば、上記した半導体モジュールを用いて、３レベルインバータ回路を構成することを考える。この場合、その一相分の回路を形成するだけでも、上記した半導体モジュールが二つ必要になるとともに、二つのダイオード素子を備える第３の半導体モジュールがさらに必要となる。これにより、３レベルインバータ回路全体で必要となる半導体モジュールの個数は増加し、それに伴って、半導体モジュール間を電気的に繋ぐ配線（例えばバスバー）の数も増加し、複雑化する。本明細書は、３レベルインバータ回路を簡素に実現し得る半導体モジュールを提供する。

本明細書は、３レベルインバータ回路に用いられる半導体装置を開示する。この半導体装置は、第１半導体モジュールと、第２半導体モジュールとを備える。第１半導体モジュールは、直列接続された二つのスイッチング素子と、二つの第１スイッチング素子の間にカソード電極が接続された第１ダイオード素子とを有する。第２半導体モジュールは、直列接続された二つの第２スイッチング素子と、二つの第２スイッチング素子の間にアノード電極が接続された第２ダイオード素子とを有する。第１半導体モジュールは、二つの第１スイッチング素子の一方に接続された高電位端子と、第１ダイオード素子のアノード電極に接続された中点端子と、二つの第１スイッチング素子の他方に接続された出力端子とを有する。第２半導体モジュールは、二つの第２スイッチング素子の一方に接続された低電位端子と、第２ダイオード素子のカソード電極に接続された中点端子と、二つの第２スイッチング素子の他方に接続された出力端子とを有する。

第１半導体モジュールでは、高電位端子、中点端子及び出力端子が、この順序で配列されており、第２半導体モジュールでは、低電位端子、中点端子及び出力端子が、この順序で配列されている。第１半導体モジュールの中点端子及び第２半導体モジュールの中点端子は互いに接続されており、第１半導体モジュールの出力端子及び第２半導体モジュールの出力端子は互いに接続されている。

上記した半導体装置では、各々の半導体モジュールが、二つのスイッチング素子に加えて、ダイオード素子をさらに内蔵する。これにより、ダイオード素子のみを有する半導体モジュールが必要とされず、３レベルインバータ回路における一相分の回路を、二つの半導体モジュールによって構成することができる。必要とされる半導体モジュールの数が削減されることから、半導体モジュール間を接続する配線（例えばバスバー）の数を削減し、簡素にすることができる。

第１半導体モジュールでは、高電位端子、中点端子及び出力端子が、この順序で配列されており、第２半導体モジュールでは、低電位端子、中点端子及び出力端子が、この順序で配列されている。このような配列によると、第１半導体モジュールと第２半導体モジュールとを隣接配置したときに、二つの半導体モジュールの中点端子が互いに隣接し、かつ、出力端子も互いに隣接する。これにより、各々の半導体モジュールの中点端子の間、及び、各々の半導体モジュールの出力端子の間を互いに接続し易い。特に、半導体モジュール間を接続する配線（バスバー等）を短くすることができるので、配線（バスバー等）のインダクタンスが低減することによって、スイッチング時に生じるサージ電圧を抑制することができる。これにより、半導体素子のスイッチング損失が低減されるとともに、半導体素子に必要とされる耐圧性を緩和することができる。

実施例の半導体装置１０の構造を示す模式図である。 半導体装置１０の電子回路図。 半導体装置１０における第１半導体モジュール２０の内部構造を示す。 半導体装置１０における上側放熱板３６、５６を除いた第１半導体モジュール２０の内部構造を示す。 半導体装置１０における第２半導体モジュール６０の内部構造を示す。 半導体装置１０における上側放熱板７６、８６、９６を除いた第２半導体モジュール６０の内部構造を示す。

図１－図６を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車における３レベルインバータ回路に採用することができる。図１、２に示すように、半導体装置１０は、３レベルインバータ回路の三相のうちの一相の回路を構成することができる。半導体装置１０は、互いに並列に接続された第１半導体モジュール２０及び第２半導体モジュール６０を備える。二つの半導体モジュール等を接続する配線は、例えば銅といった導体によって構成されることができる。一例ではあるが、この配線部材にはバスバーを採用することができる。半導体装置１０は、互いに直列に接続された二つの平滑コンデンサＣ１、Ｃ２を備える（図２参照）。二つの平滑コンデンサＣ１、Ｃ２の直列回路は、直流電源（図示省略）に接続される。ここでいう直流電源は、バッテリに限定されず、例えばバッテリと昇圧回路との組み合わせや、発電機とインバータとの組み合わせといった、各種の直流電源を意味する。なお、図１では、半導体モジュール２０、６０の構成を明示するために、二つの平滑コンデンサＣ１、Ｃ２の図示は省略する。

第１半導体モジュール２０は、直列接続された二つのスイッチング素子３０、５０、第１ダイオード素子４０、モールド樹脂２２及び複数の外部接続端子２４、２５、２６、２８、２９を備える。二つのスイッチング素子３０、５０は、第１スイッチング素子３０と第２スイッチング素子５０とを含む。第１スイッチング素子３０、第２スイッチング素子５０及び第１ダイオード素子４０は、モールド樹脂２２の内部に封止されている。モールド樹脂２２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子２４、２５、２６、２８、２９は、モールド樹脂２２の内部から外部に亘って延びており、モールド樹脂２２の内部で第１スイッチング素子３０、第２スイッチング素子５０及び第１ダイオード素子４０のうちの一つに電気的に接続されている。複数の外部接続端子２４、２５、２６、２８、２９には、電力用の高電位端子（Ｐ端子）２４、中点端子（Ｃ端子）２５及び出力端子（Ｏ端子）２６と、信号用の二つの第１信号端子群２８、２９とが含まれる。

第２半導体モジュール６０は、直列接続された二つのスイッチング素子７０、９０、第２ダイオード素子８０、モールド樹脂６２及び複数の外部接続端子６４、６５、６６、６８、６９を備える。二つのスイッチング素子７０、９０は、第３スイッチング素子７０と第４スイッチング素子９０とを含む。第３スイッチング素子７０、第４スイッチング素子９０及び第２ダイオード素子８０は、モールド樹脂６２の内部に封止されている。モールド樹脂６２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子６４、６５、６６、６８、６９は、モールド樹脂６２の内部から外部に亘って延びており、モールド樹脂６２の内部で第３スイッチング素子７０、第４スイッチング素子９０及び第２ダイオード素子８０のうちの一つに電気的に接続されている。複数の外部接続端子６４、６５、６６、６８、６９は、電力用の低電位端子（Ｎ端子）６４、中点端子（Ｃ端子）６５及び出力端子（Ｏ端子）６６と、信号用の二つの第２信号端子群６８、６９とが含まれる。

本実施例の半導体装置１０では、第１半導体モジュール２０の高電位端子２４が、直流電源の高電位側に接続され、第２半導体モジュール６０の低電位端子６４が、直流電源の低電位側に接続される。第１半導体モジュール２０の中点端子２５及び第２半導体モジュール６０の中点端子６５は互いに接続されており、二つの平滑コンデンサＣ１、Ｃ２の間の中点に接続されている。即ち、これらの中点端子２５、６５には、直流電源の中間電圧が印加される。そして、第１半導体モジュール２０の出力端子２６及び第２半導体モジュール６０の出力端子６６は互いに接続されている（図１、図２参照）。これらの出力端子２６、６６は、負荷（ここでは、電動自動車のモータ）へ接続される。

第１半導体モジュール２０において、第１スイッチング素子３０及び第２スイッチング素子５０は、互いに直列に接続されている。本実施例における第１スイッチング素子３０及び第２スイッチング素子５０は、互いに同種のスイッチング素子である。詳しくは、第１スイッチング素子３０及び第２スイッチング素子５０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオード素子とを内蔵するＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）素子である。但し、第１スイッチング素子３０及び第２スイッチング素子５０は、ＲＣ－ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のスイッチング素子であってもよい。あるいは、第１スイッチング素子３０及び第２スイッチング素子５０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。また、第１スイッチング素子３０と、第２スイッチング素子５０と、第１ダイオード素子４０とに用いられる半導体材料については、特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は、窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。

図２、図３に示すように、第１スイッチング素子３０及び第２スイッチング素子５０は、それぞれ、不図示のエミッタ電極（あるいはソース電極）及びコレクタ電極（あるいはドレイン電極）と、複数の信号パッド３０ａ、５０ａとを備える。各々のエミッタ電極及び信号パッド３０ａ、５０ａは、第１スイッチング素子３０の上面、及び、第２スイッチング素子５０の上面において、個々に位置している。各々のコレクタ電極は、第１スイッチング素子３０の下面及び第２スイッチング素子５０の下面において、個々に位置している。第１ダイオード素子４０は、不図示のカソード電極と、アノード電極とを備える。カソード電極は、第１ダイオード素子４０の上面に位置しており、アノード電極は、第１ダイオード素子４０の下面に位置している。各々の半導体素子３０、４０、５０の各電極を構成する材料には、特に限定されないが、アルミニウム系又はその他の金属を採用することができる。

図３、図４に示すように、第１半導体モジュール２０は、複数の導体スペーサ３４、４４、５４と、上記した各半導体素子３０、４０、５０を挟んで対向する複数の上側放熱板３６、５６及び複数の下側放熱板３２、４２、５２とを備える。各々の半導体素子３０、４０、５０と各々の上側放熱板３６、５６との間には、複数の導体スペーサ３４、５４、６４がそれぞれ介挿されている。複数の導体スペーサ３４、４４、５４は、第１導体スペーサ３４と第２導体スペーサ４４と第３導体スペーサ５４とを含む。各々の導体スペーサ３４、４４、５４は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第１導体スペーサ３４は、概して板形状あるいはブロック形状の部材であり、上面３４ａと、上面３４ａとは反対側に位置する下面（不図示）とを有する。第２導体スペーサ４４は、概して板形状あるいはブロック形状の部材であり、上面４４ａと、上面４４ａとは反対側に位置する下面（不図示）とを有する。第３導体スペーサ５４は、概して板形状あるいはブロック形状の部材であり、上面５４ａと、上面５４ａとは反対側に位置する下面（不図示）とを有する。各々の導体スペーサ３４、４４、５４は、モールド樹脂２２内に位置している。第１導体スペーサ３４の上面３４ａ及び第２導体スペーサ４４の上面４４ａは、後述する第１上側放熱板３６の下面にそれぞれはんだ付けされる。第３導体スペーサ５４の上面５４ａは、後述する第２上側放熱板５６の下面にはんだ付けされる。第１導体スペーサ３４の下面は、第１スイッチング素子３０のエミッタ電極にはんだ付けされる。第２導体スペーサ４４の下面は、第１ダイオード素子４０のカソード電極にはんだ付けされる。第３導体スペーサ５４の下面は、第２スイッチング素子５０のエミッタ電極にはんだ付けされる。即ち、各々の導体スペーサ３４、４４、５４は、各々の半導体素子３０、４０、５０にそれぞれ電気的に接続されている。複数の導体スペーサ３４、４４、５４は必ずしも必要ではなく、二つの第１信号端子群２８、２９を第１スイッチング素子３０及び第２スイッチング素子５０に接続するためのスペースを確保する。

複数の下側放熱板３２、４２、５２及び複数の上側放熱板３６、５６は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。複数の下側放熱板３２、４２、５２は、第１下側放熱板３２と第２下側放熱板４２と第３下側放熱板５２とを含む。第１下側放熱板３２は、概して直方体形状又は板形状の部材であり、上面３２ａと、上面３２ａとは反対側に位置する下面３２ｂとを有している。第２下側放熱板４２は、概して直方体形状又は板形状の部材であり、上面４２ａと、上面４２ａとは反対側に位置する下面４２ｂとを有している。第３下側放熱板５２は、概して直方体形状又は板形状の部材であり、上面５２ａと、上面５２ａとは反対側に位置する下面５２ｂとを有している。各々の下側放熱板３２、４２、５２の下面３２ｂ、４２ｂ、５２ｂは、モールド樹脂２２の下面２２ｂにおいて、外部にそれぞれ露出されている。第１下側放熱板３２の上面３２ａは、第１スイッチング素子３０のコレクタ電極にはんだ付けされる。第２下側放熱板４２の上面４２ａは、第１ダイオード素子４０のアノード電極にはんだ付けされる。第３下側放熱板５２の上面５２ａは、第２スイッチング素子５０のコレクタ電極にはんだ付けされる。即ち、各々の下側放熱板３２、４２、５２は、各々の半導体素子３０、４０、５０とそれぞれ電気的及び熱的に接続されている。これにより、各々の下側放熱板３２、４２、５２は、第１半導体モジュール２０の電気回路の一部を構成するだけでなく、各々の半導体素子３０、４０、５０の熱を外部に放出する放熱板としても機能する。

加えて、第３下側放熱板５２は、継手部５２ｃを有する。第３下側放熱板５２の継手部５２ｃの上面は、後述する第１上側放熱板３６の下面にはんだ付けされる。第３下側放熱板５２の構成は、特に限定されず、別体で形成された継手を有していてもよい。

複数の上側放熱板３６、５６は、第１上側放熱板３６と第２上側放熱板５６とを含む。第１上側放熱板３６は、概してＬ字形状を有する板形状又は角柱形状の部材であり、上面３６ａと、上面３６ａとは反対側に位置する下面（不図示）とを有している。第２上側放熱板５６は、概して直方体形状又は板形状の部材であり、上面５６ａと、上面５６ａとは反対側に位置する下面（不図示）とを有している。但し、第１上側放熱板３６及び第２上側放熱板５６の形状は、平面視したときに表面形状が上記の形状に限定されず、他の形状を有していてもよい。一例ではあるが、上側放熱板３６、５６を構成する部材には、バスバーが採用されていてもよい。

第１上側放熱板３６の上面３６ａ及び第２上側放熱板５６の上面５６ａは、モールド樹脂２２の上面２２ａにおいて、外部に露出されている。前述したが第１上側放熱板３６の下面は、第１導体スペーサ３４の上面３４ａ及び第２導体スペーサ４４の上面４４ａにはんだ付けされる。即ち、第１上側放熱板３６は、第１導体スペーサ３４及び第２導体スペーサ４４を介して、第１スイッチング素子３０及び第１ダイオード素子４０と、熱的及び電気的に接続される。前述したが、第２上側放熱板５６の下面は、第３導体スペーサ５４の上面５４ａにはんだ付けされる。即ち、第２上側放熱板５６は、第３導体スペーサ５４を介して、第２スイッチング素子５０と熱的及び電気的に接続される。これにより、各々の上側放熱板３６、５６は、第１半導体モジュール２０の電気回路の一部を構成するだけでなく、各々の半導体素子３０、４０、５０の熱を外部に放出する放熱板としても機能する。このように、本実施例の第１半導体モジュール２０は、モールド樹脂２２の両面２２ａ、２２ｂに下側放熱板３２、４２、５２及び上側放熱板３６、５６が露出される両面冷却構造を有する。

加えて、一例ではあるが、第１上側放熱板３６の下面は、そのＬ字形状の一端において第１導体スペーサ３４の上面３４ａに接続されており、他端において第３下側放熱板５２の上面５２ａに接続されている。そして、第１上側放熱板３６の一端及び他端の間において、第２導体スペーサ４４の上面４４ａに接続されている。従って、第１上側放熱板３６は、第１導体スペーサ３４及び第２導体スペーサ４４に加えて、第３下側放熱板５２とも電気的に接続される。また、第２上側放熱板５６の下面は、その長手方向の一端において第３導体スペーサ５４に接続されており、他端において第１半導体モジュール２０の出力端子２６に接続されている。従って、第２上側放熱板５６は、第３導体スペーサ５４に加えて、出力端子２６とも電気的に接続される。このように、第１上側放熱板３６及び第２上側放熱板５６は、第１半導体モジュール２０内において電気回路を繋ぐ中継部材としても機能する。第１半導体モジュール２０において、第１上側放熱板３６と第３下側放熱板５２との間及び第２上側放熱板５６と出力端子２６との間は、例えば、はんだ付けによって接合されていてもよい。

第２半導体モジュール６０において、第３スイッチング素子７０及び第４スイッチング素子９０は、互いに直列に接続されている。本実施例における第３スイッチング素子７０及び第４スイッチング素子９０は、互いに同種のスイッチング素子である。詳しくは、第３スイッチング素子７０及び第４スイッチング素子９０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオード素子とを内蔵するＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）素子である。但し、第３スイッチング素子７０及び第４スイッチング素子９０は、ＲＣ－ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のスイッチング素子であってもよい。あるいは、第３スイッチング素子７０及び第４スイッチング素子９０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。また、第３スイッチング素子７０と、第４スイッチング素子９０と、第２ダイオード素子８０とに用いられる半導体材料については、特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は、窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。

図２、図５に示すように、第３スイッチング素子７０及び第４スイッチング素子９０は、それぞれ不図示のエミッタ電極（あるいはソース電極）及びコレクタ電極（あるいはドレイン電極）とそれぞれ複数の信号パッド７０ａ、９０ａとを備える。各々のエミッタ電極及び信号パッド７０ａ、９０ａは、第３スイッチング素子７０の上面、及び、第４スイッチング素子９０の上面において、個々に位置している。各々のコレクタ電極は、第３スイッチング素子７０及び第４スイッチング素子９０の下面において、個々に位置している。第２ダイオード素子８０は、不図示のカソード電極と、アノード電極とを備える。カソード電極は、第２ダイオード素子８０の上面に位置しており、アノード電極は、第２ダイオード素子８０の下面に位置している。各々の半導体素子７０、８０、９０の各電極を構成する材料には、特に限定されないが、アルミニウム系又はその他の金属を採用することができる。

図５、図６に示すように、第２半導体モジュール６０は、複数の導体スペーサ７４、８４、９４と、上記した各半導体素子７０、８０、９０を挟んで対向する複数の上側放熱板７６、８６、９６及び複数の下側放熱板７２、９２とを備える。各々の半導体素子７０、８０、９０と各々の上側放熱板７６、８６、９６との間には、複数の導体スペーサ７４、８４、９４がそれぞれ介挿されている。複数の導体スペーサ７４、８４、９４は、第４導体スペーサ７４と第５導体スペーサ８４と第６導体スペーサ９４とを含む。各々の導体スペーサ７４、８４、９４は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。第４導体スペーサ７４は、概して板形状あるいはブロック形状の部材であり、上面７４ａと、上面７４ａとは反対側に位置する下面（不図示）とを有する。第５導体スペーサ８４は、概して板形状あるいはブロック形状の部材であり、上面８４ａと、上面８４ａとは反対側に位置する下面（不図示）とを有する。第６導体スペーサ９４は、概して板形状あるいはブロック形状の部材であり、上面９４ａと、上面９４ａとは反対側に位置する下面（不図示）とを有する。各々の導体スペーサ７４、８４、９４は、モールド樹脂６２内に位置している。第４導体スペーサ７４の上面７４ａは、後述する第３上側放熱板７６の下面にそれぞれはんだ付けされる。第５導体スペーサ８４の上面８４ａは、後述する第４上側放熱板８６の下面にそれぞれはんだ付けされる。第６導体スペーサ９４の上面９４ａは、後述する第５上側放熱板９６の下面にはんだ付けされる。第４導体スペーサ７４の下面は、第３スイッチング素子７０のエミッタ電極にはんだ付けされる。第５導体スペーサ８４の下面は、第２ダイオード素子８０のカソード電極にはんだ付けされる。第６導体スペーサ９４の下面は、第４スイッチング素子９０のエミッタ電極にはんだ付けされる。即ち、各々の導体スペーサ７４、８４、９４は、各々の半導体素子７０、８０、９０にそれぞれ電気的に接続されている。複数の導体スペーサ７４、８４、９４は必ずしも必要ではなく、二つの第２信号端子群６８、６９を第３スイッチング素子７０及び第４スイッチング素子９０に接続するためのスペースを確保する。

複数の下側放熱板７２、９２及び複数の上側放熱板７６、８６、９６は、例えば銅、アルミニウム又はその他の金属といった熱伝導性に優れた材料で構成されている。複数の下側放熱板７２、９２は、第４下側放熱板７２と第５下側放熱板９２とを含む。第４下側放熱板７２は、概して直方体形状又は板形状の部材であり、上面７２ａと、上面７２ａとは反対側に位置する下面７２ｂとを有している。第５下側放熱板９２は、概して直方体形状又は板形状の部材であり、上面９２ａと、上面９２ａとは反対側に位置する下面９２ｂとを有している。各々の下側放熱板７２、９２の下面７２ｂ、９２ｂは、モールド樹脂６２の下面６２ｂにおいて、外部にそれぞれ露出されている。第４下側放熱板７２の上面７２ａは、第３スイッチング素子７０のコレクタ電極及び第２ダイオード素子８０のアノード電極とはんだ付けされる。第５下側放熱板９２の上面９２ａは、第４スイッチング素子９０のコレクタ電極とはんだ付けされる。即ち、各々の下側放熱板７２、９２は、各々の半導体素子７０、８０、９０とそれぞれ電気的及び熱的に接続されている。これにより、各々の下側放熱板７２、９２は、第２半導体モジュール６０の電気回路の一部を構成するだけでなく、各々の半導体素子７０、８０、９０の熱を外部に放出する放熱板としても機能する。

複数の上側放熱板７６、８６、９６は、第３上側放熱板７６と第４上側放熱板８６と第５上側放熱板９６とを含む。第３上側放熱板７６は、概して直方体形状又は板形状の部材であり、上面７６ａと、上面７６ａとは反対側に位置する下面（不図示）とを有している。第４上側放熱板８６は、概して直方体形状又は板形状の部材であり、上面８６ａと、上面８６ａとは反対側に位置する下面（不図示）とを有している。第５上側放熱板９６は、概して直方体形状又は板形状の部材であり、上面９６ａと、上面９６ａとは反対側に位置する下面（不図示）とを有している。但し、第３上側放熱板７６、第４上側放熱板８６、及び第５上側放熱板９６の形状は、平面視したときに表面形状が矩形状に限定されず、他の形状を有していてもよい。一例ではあるが、上側放熱板７６、８６、９６を構成する部材には、バスバーが採用されていてもよい。

第３上側放熱板７６の上面７６ａ、第４上側放熱板８６の上面８６ａ及び第５上側放熱板９６の上面９６ａは、モールド樹脂６２の上面６２ａにおいて、外部に露出されている。前述したが、第３上側放熱板７６の下面は、第４導体スペーサ７４の上面７４ａにはんだ付けされる。前述したが、第４上側放熱板８６の下面は、第５導体スペーサ８４の上面８４ａにはんだ付けされる。前述したが、第５上側放熱板９６の下面は、第６導体スペーサ９４の上面９４ａにはんだ付けされる.即ち、各々の上側放熱板７６、８６、９６は、各々の導体スペーサ７４、８４、９４を介して、各々の半導体素子７０、８０、９０と熱的及び電気的に接続される。これにより、各々の上側放熱板７６、８６、９６は、第２半導体モジュール６０の電気回路の一部を構成するだけでなく、各々の半導体素子７０、８０、９０の熱を外部に放出する放熱板としても機能する。このように、本実施例の第２半導体モジュール６０は、モールド樹脂６２の両面６２ａ、６２ｂに下側放熱板７２、９２及び上側放熱板７６、８６、９６が露出される両面冷却構造を有する。

加えて、一例ではあるが、第３上側放熱板７６の下面は、その長手方向の一端において第４導体スペーサ７４に接続されており、他端において低電位端子６４に接続されている。従って、第３上側放熱板７６は、第４導体スペーサ７４に加えて、低電位端子６４とも電気的に接続される。第４上側放熱板８６の下面は、その長手方向の一端において第５導体スペーサ８４に接続されており、他端において第２半導体モジュール６０の中点端子６５に接続されている。従って、第４上側放熱板８６は、第５導体スペーサ８４に加えて、中点端子６５とも電気的に接続される。第５上側放熱板９６の下面は、その長手方向の一端において第６導体スペーサ９４の上面９４ａに接続されており、他端において第４下側放熱板７２の上面７２ａに接続されている。従って、第５上側放熱板９６は、第６導体スペーサ９４に加えて、第４下側放熱板７２とも電気的に接続される。このように、第３上側放熱板７６、第４上側放熱板８６及び第５上側放熱板９６は、第２半導体モジュール６０内において電気回路を繋ぐ中継部材としても機能する。第２半導体モジュール６０において、第３上側放熱板７６と低電位端子６４との間、第４上側放熱板８６と中点端子６５との間、及び、第５上側放熱板９６と第４下側放熱板７２との間は、例えば、はんだ付けによって接合されていてもよい。

本実施例において各半導体モジュール２０、６０内部における各部材間の接合ははんだ付けを採用したが、はんだ付けに限定されず、他の接合方法によって接合されてもよい。ここで、一例ではあるが、第１下側放熱板３２、第２下側放熱板４２及び第３下側放熱板５２は、半導体装置１０の製造段階において、複数の外部接続端子２４、２５、２６、２８、２９と一体となったリードフレームの形で用意されてもよい。同様に、一例ではあるが、第４下側放熱板７２及び第５下側放熱板９２は、半導体装置１０の製造段階において、複数の外部接続端子６４、６５、６６、６８、６９と一体となったリードフレームの形で用意されてもよい。

上述したように、本実施例において、第１半導体モジュール２０は、高電位端子２４、中点端子２５及び出力端子２６を有する。第１半導体モジュール２０では、高電位端子２４、中点端子２５及び出力端子２６が、この順序で配列されている。本実施例における高電位端子２４、中点端子２５及び出力端子２６は、例えば銅で構成されている。但し、高電位端子２４、中点端子２５及び出力端子２６は銅に限定されず、他の導体で構成されていてもよい。高電位端子２４は、モールド樹脂２２内部において、第１下側放熱板３２に接続されている。中点端子２５は、モールド樹脂２２内部において、第２下側放熱板４２に接続されている。出力端子２６は、モールド樹脂２２内部において、第２上側放熱板５６に接続されている。一例ではあるが、高電位端子２４及び中点端子２５は、それぞれ第１下側放熱板３２及び第２下側放熱板４２に一体に形成されている。但し、高電位端子２４及び中点端子２５の一方又は両方が、それぞれ第１下側放熱板３２及び第２下側放熱板４２に例えば溶接によって接合されていてもよい。

上述したように、本実施例において、第２半導体モジュール６０は、低電位端子６４、中点端子６５及び出力端子６６を有する。第２半導体モジュール６０では、低電位端子６４、中点端子６５及び出力端子６６が、この順序で配列されている。本実施例における低電位端子６４、中点端子６５及び出力端子６６は、例えば銅で構成されている。但し、低電位端子６４、中点端子６５及び出力端子６６は銅に限定されず、他の導体で構成されていてもよい。低電位端子６４は、モールド樹脂６２内部において、第３上側放熱板７６に接続されている。中点端子６５は、モールド樹脂６２内部において、第４上側放熱板８６に接続されている。出力端子６６は、モールド樹脂６２内部において、第５下側放熱板９２に接続されている。一例ではあるが、出力端子６６は、第５下側放熱板９２に一体に形成されている。但し、出力端子６６は、第５下側放熱板９２とは一体に形成されず、第５下側放熱板９２に例えば溶接によって接合されていてもよい。

なお、第１半導体モジュール２０は、外部接続端子として、複数の第１信号端子群２８、２９もまた備える。本実施例における複数の第１信号端子群２８、２９は、第１スイッチング素子３０の複数の信号パッド３０ａ及び第２スイッチング素子５０の複数の信号パッド５０ａにそれぞれボンディングワイヤ２８ａ、２９ａによって接続されている。第２半導体モジュール６０は、外部接続端子として、複数の第２信号端子群６８、６９もまた備える。本実施例における複数の第２信号端子群６８、６９は、第３スイッチング素子７０の複数の信号パッド７０ａ及び第４スイッチング素子９０の複数の信号パッド９０ａにそれぞれボンディングワイヤ６８ａ、６９ａによって接続されている。

上述したが、本実施例の半導体装置１０は、３レベルインバータ回路に用いられる。この半導体装置１０において、第１半導体モジュール２０は第１スイッチング素子３０及び第２スイッチング素子５０に加えて、第１ダイオード素子４０をさらに内蔵する。第２半導体モジュール６０は、第３スイッチング素子７０及び第４スイッチング素子９０に加えて、第２ダイオード素子８０をさらに内蔵する。これにより、ダイオード素子のみを有する半導体モジュールが必要とされず、３レベルインバータ回路における一相分の回路を、二つの半導体モジュール２０、６０によって構成することができる。必要とされる半導体モジュールの数が削減されることから、半導体モジュール間を接続する配線（例えばバスバー）の数を削減し、簡素にすることができる。

ここで、仮にモータ駆動用回路を全て３レベルインバータ回路にした場合において、従来技術における半導体装置で構成した場合と本実施例の半導体装置１０で構成した場合とでそれぞれ必要となる半導体モジュールの総数を比較する。但し、ここで説明する従来技術の半導体装置は、二つの半導体モジュールに加え、ダイオード素子のみを有する第３の半導体モジュールが必要とする場合をいう。まず、従来の半導体装置は、一相あたり３個の半導体モジュールを有する。また、３レベルインバータ回路を三相有し、３個の駆動モータを必要とするため、従来技術における必要な半導体モジュールの総数は、３（個／相）×３（相）×３（駆動モータ数）＝２７（個）となる。一方、実施例の半導体装置１０における必要な半導体モジュールの総数は、一相あたり、二つの半導体モジュール２０、６０を必要とするため、２（個／相）×３（相）×３（駆動モータ数）＝１８（個）となる。即ち、従来技術における半導体装置で構成した場合に対して本実施例の半導体装置で構成した場合では、９個の半導体モジュールを低減することができる。それに伴って、半導体モジュール間を接続する配線（例えばバスバー）の数も削減される。

第１半導体モジュール２０では、高電位端子２４、中点端子２５及び出力端子２６が、この順序で配列されており、第２半導体モジュール６０では、低電位端子６４、中点端子６５及び出力端子６６が、この順序で配列されている。このような配列によると、第１半導体モジュール２０と第２半導体モジュール６０とを隣接配置したときに、二つの半導体モジュール２０、６０の中点端子２５、６５が互いに隣接する。且つ、二つの半導体モジュール２０、６０の出力端子２６、６６も互いに隣接する。これにより、各々の半導体モジュール２０、６０の中点端子２５、６５の間、及び、各々の半導体モジュール２０、６０の出力端子２６、６６の間を互いに接続し易い。特に、半導体モジュール間を接続する配線（バスバー等）を短くすることができるので、配線（バスバー等）のインダクタンスが低減することによって、スイッチング時に生じるサージ電圧を抑制することができる。これにより、半導体素子３０、５０、７０、９０のスイッチング損失が低減されるとともに、半導体素子３０、５０、７０、９０に必要とされる耐圧性を緩和することができる。

本実施例の半導体装置１０は、従来の半導体装置の製造方法と比較して、組み立て工程においてダイオード素子４０、８０を実装する工程が追加されるが、公知である技術を適宜用いて製造することができる。

本明細書に開示する技術を適用した半導体装置１０は、従来技術における半導体装置と組み合わせて、ＤＣ－ＤＣコンバータや駆動モータ用インバータ等から成るパワーコントロールユニットを自由に構成することができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０：半導体装置
２０：第１半導体モジュール
２２、６２：モールド樹脂
２４：第１半導体モジュールの高電位端子
２５：第１半導体モジュールの中点端子
２６：第１半導体モジュールの出力端子
２８、２９：第１信号端子群
３０：第１スイッチング素子
３２、４２、５２：第１半導体モジュールの下側放熱板
３４、４４、５４：第１半導体モジュールの導体スペーサ
３６、５６：第１半導体モジュールの上側放熱板
４０：第１ダイオード素子
５０：第２スイッチング素子
６０：第２半導体モジュール
６４：第２半導体モジュールの低電位端子
６５：第２半導体モジュールの中点端子
６６：第２半導体モジュールの出力端子
６８、６９：第２信号端子群
７０：第３スイッチング素子
７２、９２：第２半導体モジュールの下側放熱板
７４、８４、９４：第２半導体モジュールの導体スペーサ
７６、８６、９６：第２半導体モジュールの上側放熱板
８０：第２ダイオード素子
９０：第４スイッチング素子
Ｃ１、Ｃ２：平滑コンデンサ

Claims (1)

1. ３レベルインバータ回路に用いられる半導体装置であって、
   第１半導体モジュールと、第２半導体モジュールと、を備え、
   前記第１半導体モジュールは、
   直列接続された二つの第１スイッチング素子と、
   前記二つの第１スイッチング素子の間にカソード電極が接続された第１ダイオード素子と、
   前記二つの第１スイッチング素子の一方に接続された高電位端子と、
   前記第１ダイオード素子のアノード電極に接続された中点端子と、
   前記二つの第１スイッチング素子の他方に接続された出力端子と、を有し、
   前記第２半導体モジュールは、
   直列接続された二つの第２スイッチング素子と、
   前記二つの第２スイッチング素子の間にアノード電極が接続された第２ダイオード素子と、
   前記二つの第２スイッチング素子の一方に接続された低電位端子と、
   前記第２ダイオード素子のカソード電極に接続された中点端子と、
   前記二つの第２スイッチング素子の他方に接続された出力端子と、を有し、
   前記第１半導体モジュールでは、前記高電位端子、前記中点端子及び前記出力端子が、この順序で配列されており、
   前記第２半導体モジュールでは、前記低電位端子、前記中点端子及び前記出力端子が、この順序で配列されており、
   前記第１半導体モジュールの前記中点端子及び前記第２半導体モジュールの前記中点端子は互いに接続されており、
   前記第１半導体モジュールの前記出力端子及び前記第２半導体モジュールの前記出力端子は互いに接続されている、
   半導体装置。

Images