Nothing Special   »   [go: up one dir, main page]

JP7066929B2 - インターコネクトのためのルテニウムメタルによるフィーチャ充填 - Google Patents

インターコネクトのためのルテニウムメタルによるフィーチャ充填 Download PDF

Info

Publication number
JP7066929B2
JP7066929B2 JP2017562997A JP2017562997A JP7066929B2 JP 7066929 B2 JP7066929 B2 JP 7066929B2 JP 2017562997 A JP2017562997 A JP 2017562997A JP 2017562997 A JP2017562997 A JP 2017562997A JP 7066929 B2 JP7066929 B2 JP 7066929B2
Authority
JP
Japan
Prior art keywords
metal layer
feature
metal
substrate
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017562997A
Other languages
English (en)
Other versions
JP2018516465A (ja
JP2018516465A5 (ja
Inventor
ユ，カイ－フン
ジェイ． ルーシンク，ゲリット
ワイダ，コーリー
忠大 石坂
隆宏 袴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018516465A publication Critical patent/JP2018516465A/ja
Publication of JP2018516465A5 publication Critical patent/JP2018516465A5/ja
Application granted granted Critical
Publication of JP7066929B2 publication Critical patent/JP7066929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この出願は、２０１５年６月５日に出願された米国仮出願第６２／１７１７３９号に関連するとともに、それへの優先権を主張するものであり、その内容全体をここに援用する。
本発明は、マイクロエレクトロニクスデバイスのための、低抵抗ルテニウム（Ｒｕ）メタルを用いた、例えばビア及びトレンチなどのフィーチャ（造形部）のボイドレス充填方法に関する。
集積回路は、様々な半導体デバイスと、半導体デバイスに電力を供給して、それらの半導体デバイスが情報の共有及び交換を行うことを可能にする複数の導電金属経路とを含んでいる。集積回路内で、メタル層が、それらメタル層を互いに絶縁するメタル間及び層間誘電体層を用いて、互いに上下に積み重ねられる。
通常、各メタル層は、少なくとも１つの更なるメタル層への電気的接触を形成しなければならない。そのような電気的接触は、メタル層同士を隔てる層間誘電体内にフィーチャ（すなわち、ビア）をエッチングし、得られたビアをメタルで充填して、インターコネクトを作り出すことによって達成される。メタル層は典型的に、層間誘電体内にエッチングされた経路を占有する。“ビア”は通常、誘電体層内に形成された、該誘電体層を貫いて該誘電体層の下に位置する導電層への電気接続を提供する、例えば孔、ライン、又は他の同様のフィーチャなどの、如何なるフィーチャをも指す。同様に、２つ以上のビアを接続するメタル層は、通常、トレンチとして参照される。
集積回路を製造するための多層メタライゼーションスキームにおける銅（Ｃｕ）メタルの使用は、例えばＳｉＯ２などの誘電体内でのＣｕ原子の高い可動性に起因する問題を生み出し、Ｃｕ原子は、Ｓｉ内に電気的欠陥を生み出し得る。故に、Ｃｕメタル層、Ｃｕ充填トレンチ、及びＣｕ充填ビアは、通常、Ｃｕ原子が誘電体及びＳｉの中に拡散するのを防止するためにバリア材料で封入される。通常、Ｃｕシード堆積に先立って、トレンチ及びビアの側壁及び底にバリア層が堆積され、バリア層は、好ましくはＣｕに対して非反応性であり且つＣｕに混合しない材料を含み、誘電体に対する良好な密着性を提供し、そして、低い電気抵抗率を示し得る。
デバイス性能の上昇は、通常、デバイス面積の縮小又はデバイス密度の増加によって成し遂げられる。デバイス密度の増加は、より大きいアスペクト比（すなわち、幅に対する深さの比）を含め、インターコネクトを形成するのに使用されるビア寸法の縮小を必要とする。ビア寸法が縮小し、アスペクト比が増大するにつれて、ビア内のメタル層に十分な体積を提供することも行いながら、ビアの側壁に適正厚さの拡散バリア層を形成することがますます難題になる。さらに、ビア及びトレンチの寸法が縮小し、ビア及びトレンチの中の層の厚さが小さくなるにつれて、層及び層界面の材料特性がますます重要になる。特に、それらの層を形成するプロセスは、プロセスシーケンスの全ての工程に対して良好な制御が維持される製造可能なプロセスシーケンスへと注意深くインテグレートされる必要がある。
基板内のますます小さくなるフィーチャ内でのＣｕメタルの使用に伴う問題は、Ｃｕメタルを他の低抵抗メタルで置き換えることを必要とすることになる。
マイクロエレクトロニクスデバイスにおけるインターコネクトのための、Ｒｕメタルによるボイドレスでのフィーチャ充填方法が提供される。
本発明の一実施形態によれば、フィーチャを含んだ基板を用意することと、ルテニウム（Ｒｕ）メタル層を堆積させて、上記フィーチャを少なくとも部分的に充填することと、上記基板を熱処理して、上記フィーチャ内の上記Ｒｕメタル層をリフローさせることと、によって基板内のフィーチャを少なくとも部分的に充填する方法が提供される。
他の一実施形態によれば、フィーチャを含んだ基板を用意することと、上記フィーチャを充填するコンフォーマルルテニウム（Ｒｕ）メタル層を堆積させることと、上記基板を熱処理して、上記フィーチャ内の上記コンフォーマルＲｕメタル層をリフローさせることであり、上記コンフォーマルＲｕメタル層は、上記フィーチャ内にシームボイドを有し、当該熱処理が、上記シームボイドを封じて、上記フィーチャ内の上記コンフォーマルＲｕメタル層の粒径を増大させる、リフローさせることと、によって基板内のフィーチャを充填する方法が提供される。
本発明の更なる他の一実施形態によれば、フィーチャを含んだ基板を用意することであり、該フィーチャは、該基板上の誘電体層内に形成されている、用意することと、上記フィーチャ内に核形成層を形成することと、上記核形成層上にコンフォーマルルテニウム（Ｒｕ）メタル層を堆積させて、上記フィーチャを少なくとも部分的に充填することと、上記基板を熱処理して、上記フィーチャ内の上記コンフォーマルＲｕメタル層をリフローさせることであり、当該熱処理が、上記フィーチャの充填物内のボイドを減少させて、上記フィーチャ内の上記コンフォーマルＲｕメタル層の粒径を増大させる、リフローさせることと、によって基板内のフィーチャを少なくとも部分的に充填する方法が提供される。
本発明及びそれに付随する利益の多くのいっそう完全なる理解は、添付の図面に関連付けて検討して以下の詳細な説明を参照することによって、いっそう十分に理解されることになり、容易に得られるであろう。
本発明の一実施形態に従ったＲｕメタル充填に使用される基板内の狭いフィーチャの寸法を例示している。 本発明の一実施形態に従ったＲｕメタル膜充填に使用される基板内のフィーチャの断面及び上面の走査型電子顕微鏡（ＳＥＭ）像を示している。 本発明の一実施形態に従ったＲｕメタル膜充填に使用される基板内のフィーチャの断面及び上面の走査型電子顕微鏡（ＳＥＭ）像を示している。 本発明の一実施形態に従った基板内の狭いフィーチャの中のＲｕメタル堆積物の断面ＳＥＭ像を示している。 本発明の一実施形態に従った基板内の狭いフィーチャの中のＲｕメタル堆積物の断面ＳＥＭ像を示している。 本発明の一実施形態に従った基板内のフィーチャの中の堆積されたままのＲｕメタル層の断面ＳＥＭ像を示している。 本発明の一実施形態に従った基板内のフィーチャの中の堆積されたままのＲｕメタル層の断面ＳＥＭ像を示している。 本発明の一実施形態に従った基板内のフィーチャの中の熱処理されたＲｕメタル層の断面ＳＥＭ像を示している。 本発明の一実施形態に従った基板内のフィーチャの中の熱処理されたＲｕメタル層の断面ＳＥＭ像を示している。
マイクロエレクトロニクスデバイスのための、低抵抗Ｒｕメタルを用いた、フィーチャのボイドレス充填方法を、幾つかの実施形態にて説明する。
一実施形態によれば、基板内のフィーチャを少なくとも部分的に充填する方法が提供される。この方法は、フィーチャを含んだ基板を用意することと、Ｒｕメタル層を堆積させて、フィーチャを少なくとも部分的に充填することと、基板を熱処理して、フィーチャ内のＲｕメタル層をリフローさせることとを含む。この少なくとも部分的な充填は、熱軟化されたＲｕメタルを非常に狭いフィーチャ内へと下方に引き込む毛細管作用と、より大きいＲｕメタルグレインを形成するＲｕメタルの再結晶化とを利用する。本発明者が見出したことには、この低温Ｒｕメタル再結晶化及びリフローの予期せぬ特有の結果は、Ｃｕメタル充填をＲｕメタル充填で置き換えるために使用されることができる。大きい粒径のリフローされたＲｕメタルは、狭いフィーチャにおけるＣｕメタル充填を置き換えるのに必要とされる低い電気抵抗を有する。示されていることには、実効的な電子平均自由行程が短いＲｕメタルは、約１０ｎｍ（５ｎｍノード）の最小フィーチャサイズにおけるＣｕメタル置換として国際半導体技術ロードマップ（International Technology Roadmap for Semiconductors；ＩＴＲＳ）抵抗要求を満たす優れた候補であること。Ｒｕメタルは、その数多くの材料及び電気特性のために、Ｃｕメタルよりも、フィーチャサイズの下方スケーリングの影響を受けにくい。
フィーチャは、例えば、トレンチ又はビアを含むことができる。フィーチャの直径は、３０ｎｍ未満、２０ｎｍ未満、１０ｎｍ未満、又は５ｎｍ未満とすることができる。フィーチャの直径は、２０ｎｍと３０ｎｍとの間、１０ｎｍと２０ｎｍとの間、５ｎｍと１０ｎｍとの間、又は３ｎｍと５ｎｍとの間とし得る。フィーチャの深さは、例えば、２０ｎｍより大きい、５０ｎｍより大きい、１００ｎｍより大きい、又は２００ｎｍより大きいとすることができる。フィーチャは、例えば、２：１と２０：１との間、２：１と１０：１との間、又は２：１と５：１との間のアスペクト比（ＡＲ、深さ：幅）を有し得る。一例において、基板（例えば、Ｓｉ）は誘電体層を含み、フィーチャはその誘電体層内に形成される。
図１は、本発明の一実施形態に従ったＲｕメタル充填に使用される基板内の狭いフィーチャの寸法を例示している。これらの幅狭フィーチャを、Ｓｉ基板内にフィーチャをエッチングし、その後、エッチングされたフィーチャの直径を狭めるように、エッチングされたフィーチャ内に酸化物層（ＳｉＯ２）を堆積（埋め戻し（バックフィル））することによって準備した。エッチングされたフィーチャは、５０ｎｍ、５６ｎｍ、６４ｎｍ、及び８０ｎｍの直径を有していた。埋め戻されたフィーチャは、フィーチャの中間深さ付近で、約１１．５ｎｍ、約１４ｎｍ、約１７．４ｎｍ、及び約２８．５ｎｍの直径（幅）を有していた。
図２Ａ及び２Ｂは、本発明の一実施形態に従ったＲｕメタル膜充填に使用される基板内のフィーチャの断面及び上面のＳＥＭ像を示している。基板内のフィーチャの準備については図１に記載した。図２Ａのフィーチャは、約１４ｎｍの直径と、約１２０ｎｍの深さと、約８．５のアスペクト比と、約１１２ｎｍのピッチとを有していた。図２Ｂのフィーチャは、約１１．５ｎｍの直径と、約１１０ｎｍの深さと、約９．５のアスペクト比と、１００ｎｍのピッチとを有していた。
図３Ａは、本発明の一実施形態に従った基板内の狭いフィーチャの中のＲｕメタル堆積物の断面ＳＥＭ像を示している。基板内のフィーチャの準備については図１に記載した。これらのフィーチャは、約１１．５ｎｍ、約１７．４ｎｍ、及び約２８．５ｎｍの直径を有していた。Ｒｕメタル堆積に先立ち、約３５０℃の基板温度で、ｔｅｒｔ－ブチルイミド－トリス－エチルメチルアミド－タンタル（ＴＢＴＥＭＴ、Ｔａ（ＮＣＭｅ３）（ＮＥｔＭｅ）３）及びアンモニア（ＮＨ３）の交互曝露を伴う原子層成長（ＡＬＤ）を用いて、１５Å厚のＴａＮ核形成層を堆積させた。このＴａＮ核形成層上に、約２００℃の基板温度で、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いる化学気相成長（ＣＶＤ）により、７０Åの厚さを持つコンフォーマルＲｕメタル層を堆積させた。図３Ａは、１１．５ｎｍ及び１４．５ｎｍの直径を持つフィーチャはＲｕメタルで実効的に充填されたのに対して、直径２８．５ｎｍの幅狭フィーチャは、完全には充填されずに、幅狭フィーチャの上部にボイドを有していたことを示している。
図３Ｂは、本発明の一実施形態に従った基板内の狭いフィーチャの中のＲｕメタル堆積物の断面ＳＥＭ像を示している。１５０ÅのコンフォーマルＲｕメタル堆積は、全てのフィーチャがＲｕメタルで実効的に充填されたことを示している。
図４Ａ及び４Ｂは、本発明の一実施形態に従った基板内のフィーチャの中の堆積されたままのＲｕメタル層の断面ＳＥＭ像を示している。このＲｕメタル層は、約２００℃の基板温度で、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いるＣＶＤによって堆積されており、これらのフィーチャはまた、図３Ａを参照して説明したようなＴａＮ核形成層を含んでいる。図４Ａ及び４ＢにおけるＳＥＭ倍率は、それぞれ、２００，０００及び３５０，０００である。中間深さで～２８ｎｍ幅のフィーチャは、完全には充填されておらず、Ｒｕメタル内に、フィーチャの頂部付近で約９ｎｍ幅であるボイドを有している。
図５Ａ及び５Ｂは、発明の一実施形態に従った基板内のフィーチャの中の熱処理されたＲｕメタル層の断面ＳＥＭ像を示している。図５Ａ及び５ＢにおけるＳＥＭ倍率は、それぞれ、２００，０００及び３５０，０００である。堆積されたままのＲｕメタル層を、５分間、フォーミングガスの存在下で、４５０℃の基板温度で熱処理した。図５Ａ及び５Ｂは、この熱処理が、大きい粒径を持つＲｕメタルで幅狭フィーチャを実効的に充填するようにフィーチャ内のＲｕメタルをリフローさせたこと、及びＲｕメタルフィーチャ充填物内のボイドを低減又は排除したことを示している。この充填は、熱軟化されたＲｕメタルを非常に狭いフィーチャ内へと下方に引き込む毛細管作用を利用している。また、フィーチャ内のＲｕメタルのシームボイドが、熱処理によって封じられている。
図５Ａ及び５Ｂの構造は、例えば、フィーチャの上から余分なＲｕメタルを除去する平坦化プロセス（例えば、化学機械研磨（ＣＭＰ））を行うことによって、更に処理され得る。
一部の実施形態によれば、核形成層は、Ｒｕメタル充填に先立って、ＡＬＤ又はＣＶＤによってフィーチャ内に堆積され得る。核形成層は、例えば、窒化物材料を含むことができる。一実施形態によれば、核形成層は、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、及びＴｉＮからなる群から選択され得る。核形成層の役割は、Ｒｕメタルにとって良好な核形成表面及び密着表面をフィーチャ内に提供して、短いインキュベーション時間でのＲｕメタル層のコンフォーマル堆積を確実にすることである。Ｃｕメタル充填を用いるときとは異なり、誘電体材料とフィーチャ内のＲｕとの間には、良好なバリア層は必要とされない。故に、Ｒｕメタル充填の場合、核形成層は、非常に薄くされることができ、また、フィーチャ内に誘電体材料を露出させる隙間を有して不連続又は不完全であってもよい。これは、Ｃｕメタルによるフィーチャ充填と比較して、フィーチャ充填物中のＲｕメタル量を増加させることを可能にする。一部の例において、核形成層の厚さは、２０Å以下、１５Å以下、１０Å以下、又は５Å以下とすることができる。
一部の実施形態によれば、Ｒｕメタル層は、ＡＬＤ、ＣＶＤ、めっき、又はスパッタリングによって堆積され得る。一例において、Ｒｕメタル層は、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いるＣＶＤによって堆積され得る。しかしながら、Ｒｕメタル層を堆積させるために、他のＲｕメタル前駆体が用いられてもよい。一部の例において、Ｒｕメタル層は、Ｒｕ含有合金を含み得る。
本発明の実施形態によれば、Ｒｕメタル層は、第１の基板温度で堆積されることができ、その後の、堆積されたままのＲｕメタル層の熱処理は、第１の基板温度よりも高い第２の基板温度で実行されることができる。例えば、熱処理は、２００℃と６００℃との間、３００℃と４００℃との間、５００℃と６００℃との間、４００℃と４５０℃との間、又は４５０℃と５００℃との間の基板温度で実行され得る。また、熱処理は、Ａｒガス、Ｈ２ガス、又はＡｒガスとＨ２ガスとの双方の存在下で、大気圧未満で行われ得る。一例において、熱処理は、フォーミングガスの存在下で、大気圧未満で行われ得る。フォーミングガスは、Ｈ２とＮ２の混合物である。他の一例において、熱処理は、当該熱処理に使用される処理チャンバにガスを流入させることなく、高真空条件下で行われてもよい。
一実施形態によれば、熱処理は、気体プラズマの存在下で行われてもよい。これは、気体プラズマが使用されないときと比較して、熱処理温度を下げることを可能にする。これは、ｌｏｗ－ｋ材料及び超ｌｏｗ－ｋ材料に適合する熱処理温度の使用を可能にする。一部の実施形態によれば、フィーチャは、２．５≦ｋ≦３．９のｌｏｗ－ｋ材料又はｋ＜２．５の超ｌｏｗ－ｋ材料の中に形成され得る。一例において、気体プラズマはＡｒガスを含むことができる。プラズマ条件は、低エネルギーＡｒイオンを含むように選択され得る。
他の一実施形態によれば、Ｒｕメタル層を堆積させることに先立って、フィーチャ内の表面を改質してフィーチャ内でのＲｕメタル層の核形成速度を高める処理ガスに、基板を曝してもよい。一例において、この処理ガスは、窒素プラズマ、ＮＨ３プラズマ、ＮＨ３アニール、又はこれらの組み合わせを含むことができる。処理ガスへの曝露は、フィーチャ内の表面を窒化することができる。一例において、処理ガスは、フィーチャ内の表面の親水性を高め、それにより、フィーチャ内でのＲｕメタルの核形成速度を上昇させる。
一例において、フィーチャがＲｕメタル層で完全に充填される前に、フィーチャの開口部がピンチオフされて（閉じられて）、フィーチャの内部にボイドが形成してもよい。一実施形態によれば、このボイドは、例えば平坦化プロセスなどによって、フィーチャの上から余分なＲｕメタルを除去することによって取り除かれることができ、それにより、ピンチを生じさせた余分なＲｕメタルが除去される。その後、フィーチャ内のＲｕメタル層をリフローさせるために、熱処理プロセスが実行され得る。一実施形態によれば、これは、フィーチャのボイドフリー充填を達成するために、リフローされたＲｕメタル層上に更なるＲｕメタル層を堆積させて、熱処理プロセスを繰り返すことに続かれ得る。
マイクロエレクトロニクスデバイスのための、低抵抗Ｒｕメタルを用いた、例えばビア及びトレンチなどのフィーチャのボイドレス充填方法を、様々な実施形態にて開示した。以上の本発明の実施形態の説明は、例示及び説明の目的で提示されている。網羅的であること、又は開示されたそのものの形態に本発明を限定することは意図されていない。この説明及び以下の請求項は、単に説明目的で使用される用語を含んでおり、限定するものとして解釈されるべきではない。当業者は、以上の教示に照らして数多くの変更及び変形が可能であることを理解することができる。当業者は、図面に示された様々な構成要素についての様々な等価な組み合わせ及び代用を認識することになる。故に、本発明の範囲は、この詳細な説明によってではなく、ここに添付される請求項によって限定されることが意図される。

Claims (12)

  1. 基板内のフィーチャを少なくとも部分的に充填する方法であって、
    フィーチャを含んだ基板を用意することと、
    ルテニウム（Ｒｕ）メタル層を堆積させて、前記フィーチャを少なくとも部分的に充填することと、
    前記基板を熱処理して、前記フィーチャ内の前記Ｒｕメタル層をリフローさせ、それにより前記Ｒｕメタル層の粒径を増大させて前記Ｒｕメタル層の電気抵抗を低減させることと、
    前記フィーチャ内の前記熱処理されたＲｕメタル層上に、更なるＲｕメタル層を堆積させることと、
    前記更なるＲｕメタル層を熱処理して、前記フィーチャ内の前記更なるＲｕメタル層をリフローさせ、それにより前記更なるＲｕメタル層の粒径を増大させて前記更なるＲｕメタル層の電気抵抗を低減させることと、
    を有する方法。
  2. 前記Ｒｕメタル層を堆積させることに先立って、前記フィーチャ内に核形成層を形成すること、を更に有する請求項１に記載の方法。
  3. 前記核形成層は、前記フィーチャ内で前記基板を露出させる隙間を有して不完全である、請求項２に記載の方法。
  4. 前記核形成層は、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、及びＴｉＮからなる群から選択される、請求項２に記載の方法。
  5. 前記Ｒｕメタル層を堆積させるのに先立って、前記基板を、前記フィーチャ内での前記Ｒｕメタル層の核形成速度を上昇させる処理ガスに曝すこと、を更に有する請求項１に記載の方法。
  6. 前記処理ガスは窒素を含む、請求項５に記載の方法。
  7. 前記Ｒｕメタル層は、原子層成長（ＡＬＤ）、化学気相成長（ＣＶＤ）、めっき、又はスパッタリングによって堆積される、請求項１に記載の方法。
  8. 前記Ｒｕメタル層は、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いてＣＶＤによって堆積される、請求項７に記載の方法。
  9. 前記基板は誘電体層を含み、前記フィーチャは前記誘電体層内に形成されている、請求項１に記載の方法。
  10. 前記熱処理は、Ａｒガス、Ｈ２ガス、ＡｒガスとＨ２ガス、又は、Ｈ２ガスとＮ２ガス、の存在下で実行される、請求項１に記載の方法。
  11. 前記Ｒｕメタル層は、第１の基板温度で堆積され、前記熱処理は、前記第１の基板温度よりも高い第２の基板温度で実行される、請求項１に記載の方法。
  12. 前記第２の基板温度は、２００℃と６００℃との間である、請求項１１に記載の方法。
JP2017562997A 2015-06-05 2016-06-03 インターコネクトのためのルテニウムメタルによるフィーチャ充填 Active JP7066929B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562171739P 2015-06-05 2015-06-05
US62/171,739 2015-06-05
PCT/US2016/035724 WO2016196937A1 (en) 2015-06-05 2016-06-03 Ruthenium metal feature fill for interconnects

Publications (3)

Publication Number Publication Date
JP2018516465A JP2018516465A (ja) 2018-06-21
JP2018516465A5 JP2018516465A5 (ja) 2019-07-04
JP7066929B2 true JP7066929B2 (ja) 2022-05-16

Family

ID=57441803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017562997A Active JP7066929B2 (ja) 2015-06-05 2016-06-03 インターコネクトのためのルテニウムメタルによるフィーチャ充填

Country Status (6)

Country Link
US (2) US9711449B2 (ja)
JP (1) JP7066929B2 (ja)
KR (1) KR102542758B1 (ja)
CN (1) CN107836034B (ja)
TW (1) TWI621161B (ja)
WO (1) WO2016196937A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049927B2 (en) * 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
US10541174B2 (en) 2017-01-20 2020-01-21 Tokyo Electron Limited Interconnect structure and method of forming the same
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
WO2019070545A1 (en) * 2017-10-04 2019-04-11 Tokyo Electron Limited METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS
US10790188B2 (en) 2017-10-14 2020-09-29 Applied Materials, Inc. Seamless ruthenium gap fill
US10672649B2 (en) 2017-11-08 2020-06-02 International Business Machines Corporation Advanced BEOL interconnect architecture
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
US10269698B1 (en) 2017-12-20 2019-04-23 International Business Machines Corporation Binary metallization structure for nanoscale dual damascene interconnects
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
JP7547037B2 (ja) 2018-08-20 2024-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
WO2020176814A1 (en) * 2019-02-28 2020-09-03 Tokyo Electron Limited Dual silicide wrap-around contacts for semiconductor devices
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
JP7206355B2 (ja) * 2020-11-12 2023-01-17 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
US20220223472A1 (en) * 2021-01-11 2022-07-14 Applied Materials, Inc. Ruthenium Reflow For Via Fill
KR102659491B1 (ko) * 2021-08-12 2024-04-23 한국과학기술연구원 배선 재료용 저저항 필름의 제조 방법
US20240282709A1 (en) * 2023-02-22 2024-08-22 Applied Materials, Inc. Layered Substrate with Ruthenium Layer and Method for Producing
US20240355673A1 (en) * 2023-04-20 2024-10-24 Applied Materials, Inc. Hybrid molybdenum fill scheme for low resistivity semiconductor applications
US20240363410A1 (en) * 2023-04-25 2024-10-31 Tokyo Electron Limited Methods for making semiconductor devices that include metal cap layers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091269A (ja) 1998-09-10 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US20030032238A1 (en) 2001-08-08 2003-02-13 Wan-Don Kim Methods for manufacturing storage nodes of stacked capacitors
JP2010067638A (ja) 2008-09-08 2010-03-25 Tokyo Electron Ltd ルテニウム膜の成膜方法
JP2013055317A (ja) 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法
JP2014033139A (ja) 2012-08-06 2014-02-20 Ulvac Japan Ltd デバイスの製造方法
JP2014204014A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
JP3393436B2 (ja) * 1996-12-03 2003-04-07 ソニー株式会社 配線の形成方法
JPH10209157A (ja) * 1997-01-21 1998-08-07 Hitachi Ltd 半導体装置の製造方法
KR100227843B1 (ko) * 1997-01-22 1999-11-01 윤종용 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
US7273814B2 (en) 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US7968455B2 (en) * 2006-10-17 2011-06-28 Enthone Inc. Copper deposition for filling features in manufacture of microelectronic devices
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
US7704879B2 (en) 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7776740B2 (en) * 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
JP2010199349A (ja) 2009-02-26 2010-09-09 Toshiba Corp 半導体装置の製造方法
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
US8637390B2 (en) * 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US9048296B2 (en) 2011-02-11 2015-06-02 International Business Machines Corporation Method to fabricate copper wiring structures and structures formed thereby
KR101444527B1 (ko) * 2011-08-05 2014-09-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR20130096949A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 소자의 형성 방법
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
TWI576961B (zh) * 2012-04-26 2017-04-01 應用材料股份有限公司 用於高深寬比塡充的半導體重流處理
EP2779224A3 (en) * 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091269A (ja) 1998-09-10 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US20030032238A1 (en) 2001-08-08 2003-02-13 Wan-Don Kim Methods for manufacturing storage nodes of stacked capacitors
JP2010067638A (ja) 2008-09-08 2010-03-25 Tokyo Electron Ltd ルテニウム膜の成膜方法
JP2013055317A (ja) 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法
JP2014033139A (ja) 2012-08-06 2014-02-20 Ulvac Japan Ltd デバイスの製造方法
JP2014204014A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI621161B (zh) 2018-04-11
TW201709293A (zh) 2017-03-01
JP2018516465A (ja) 2018-06-21
KR20180005743A (ko) 2018-01-16
US20160358815A1 (en) 2016-12-08
US9711449B2 (en) 2017-07-18
WO2016196937A1 (en) 2016-12-08
CN107836034B (zh) 2022-07-19
US10056328B2 (en) 2018-08-21
US20170317022A1 (en) 2017-11-02
KR102542758B1 (ko) 2023-06-12
CN107836034A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
JP7066929B2 (ja) インターコネクトのためのルテニウムメタルによるフィーチャ充填
JP7277871B2 (ja) 相互接続のためのルテニウム金属機能フィリング
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US11404311B2 (en) Metallic interconnect structures with wrap around capping layers
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
KR102694691B1 (ko) 이중 금속 전력 레일을 갖는 집적 회로 제조 방법
US9318383B2 (en) Integrated cluster to enable next generation interconnect
JP2023182638A (ja) 銅配線のためのシード層
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
JP4492919B2 (ja) 半導体装置の製造方法
JP2002356775A (ja) ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JP2004031497A (ja) 半導体装置およびその製造方法
JP2009117673A (ja) 半導体装置およびその製造方法
US20180053688A1 (en) Method of metal filling recessed features in a substrate
TW202431541A (zh) 阻障層與襯墊層的電漿處置
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
JP2006060011A (ja) 半導体装置の製造方法
US20170194192A1 (en) Metal filling and planarization of recessed features
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210630

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210706

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210910

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210914

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211012

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220111

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220208

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220308

R150 Certificate of patent or registration of utility model

Ref document number: 7066929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150