Nothing Special   »   [go: up one dir, main page]

JP6988268B2 - 半導体レーザ装置 - Google Patents

半導体レーザ装置 Download PDF

Info

Publication number
JP6988268B2
JP6988268B2 JP2017164095A JP2017164095A JP6988268B2 JP 6988268 B2 JP6988268 B2 JP 6988268B2 JP 2017164095 A JP2017164095 A JP 2017164095A JP 2017164095 A JP2017164095 A JP 2017164095A JP 6988268 B2 JP6988268 B2 JP 6988268B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
sic substrate
insulating film
chip
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017164095A
Other languages
English (en)
Other versions
JP2018164068A (ja
Inventor
将人 萩元
進 反町
朋信 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to US15/936,113 priority Critical patent/US10840671B2/en
Publication of JP2018164068A publication Critical patent/JP2018164068A/ja
Application granted granted Critical
Publication of JP6988268B2 publication Critical patent/JP6988268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、単結晶SiCをサブマウント基板として用いる半導体レーザ装置に関する。
半導体レーザ装置のサブマウントには、放熱性に優れた部材を用いることが好ましい。従来、放熱性に優れた部材として単結晶SiCをサブマウントに用いた半導体レーザ装置が知られている。
例えば特許文献1は、熱引きのよい単結晶SiCのウェハから切り出された個片であって、マイクロパイプと呼ばれる中空パイプ状の欠陥を有するものをサブマウントとして活用した半導体レーザ装置を開示する。この半導体レーザ装置では、マイクロパイプ内に半田材料などの導電性部材が入り込むと、単結晶SiCの絶縁性が破壊されて半導体レーザ装置自体の不良に繋がることに鑑み、マイクロパイプ内を絶縁材料で充填して絶縁性の低下を抑制している。
特開2014−225660号公報
上記特許文献1に記載の技術では、サブマウントとして、一方の面に導電性の部品(例えば基部)を設け、他方の面に導電性の他の部品(例えば半導体レーザ素子)を設けた場合に、これらの部品がリークしない程度の抵抗を有した絶縁性の単結晶SiCを用いている。具体的には、比抵抗が1×107Ω・cm以上の単結晶SiCを用いている。
しかしながら、絶縁性の単結晶SiC基板は、基板中にマイクロパイプを多数含むため、マイクロパイプ内を絶縁性部材で充填する工程が煩雑である。また、多数のマイクロパイプの存在は、基板の熱伝導が阻害される要因にもなり得る。
そこで、本発明は、良好な放熱性を確保した単結晶SiC基板を活用した半導体レーザ装置を提供することを課題としている。
上記課題を解決するために、本発明に係る半導体レーザ装置の一態様は、第一面と第二面とを有する導電性の単結晶のSiC基板と、前記第一面上に配置された半導体レーザチップと、前記SiC基板の前記第一面側に設けられ、前記半導体レーザチップが配置された第一導電層と、前記SiC基板の前記第二面側に設けられた第二導電層と、前記第二導電層と導電性部材であるヒートシンクとを接合する接合層と、前記第一導電層と前記ヒートシンクとの間を絶縁する絶縁膜と、を備え、前記絶縁膜は、少なくとも前記SiC基板の前記第二面上の全面に設けられており、前記第二導電層は、前記第二面上に設けられた前記絶縁膜上の一部の領域に設けられ、前記第二面上に設けられた前記絶縁膜の一部が露出している。
このように、半導体レーザチップを接合するサブマウントを構成するサブマウント基板として導電性の単結晶のSiC基板を用いる。ここで、単結晶のSiC基板のうち、不純物含有量が1×1014/cm3以上のものを、導電性の単結晶SiC基板と定義することができる。本発明者は、導電性の単結晶SiC基板は、絶縁性の単結晶SiC基板よりもマイクロパイプの含有量が少ないことに着目した。そのため、導電性の単結晶SiC基板は、絶縁性の単結晶SiC基板よりも熱伝導率すなわち放熱性の観点で優れている。
また、SiC基板の第一面側に設けられた第一導電層と、SiC基板の第二面側に接合されるべき導電性部材との間を絶縁する絶縁膜を設けることで、SiC基板の第一面側に設けられる導電性部材(半導体レーザチップ)と、SiC基板の第二面側に設けられる導電性部材(例えば、ヒートシンク等の基部)とがリークしないようにすることができる。また、従来装置のようにマイクロパイプを絶縁材料で塞ぐという工程を実施する必要もないため、サブマウント基板の製造工程を簡略化することができる。
また、前記絶縁膜は、前記第一導電層と前記第二導電層との間を絶縁するので、例えばSiC基板の第一面と第二面とにそれぞれ導電層としての電極が設けられている場合には、電極間の短絡を防止することができる。
さらに、SiC基板と導電性部材とが接合層により接合される場合に、接合層を構成する半田材等がSiC基板の側面に回り込むことにより発生し得る短絡を、絶縁膜によって防止することができる。
また、前記絶縁膜は、前記第二面上に設けられている。このように、絶縁膜は、半導体レーザチップ側の面とは異なる面上に設けることができる。絶縁膜は、SiC基板と比べて熱伝導率が低いため、発熱部となる半導体レーザチップから遠い位置、例えばヒートシンク部が接合されるべき第二面上に設けることで、放熱性をより向上させることができる。
さらに、上記半導体レーザ装置において、前記絶縁膜は、前記第一面上に設けられていてもよい。このように、絶縁膜は、半導体レーザチップ側の面上に設けることができる。この場合、例えばSiC基板と導電性部材とが半田材により接合される場合に、半田材がSiC基板の側面に回り込んだとしても、第一導電層と導電性部材との間の絶縁を確保することができる
さらにまた、上記半導体レーザ装置において、前記絶縁膜は、前記SiC基板と前記半導体レーザチップを構成する半導体層との間の線膨張係数を有していてもよい。この場合、絶縁膜の膜剥がれ等を適切に抑制することができる。
さらに、上記半導体レーザ装置において、前記絶縁膜は、膜厚が0.2μm以上10μm以下であってもよい。この場合、絶縁性の確保と絶縁膜の成膜限界とを考慮した適切な範囲の膜厚とすることができる。
また、上記半導体レーザ装置において、前記絶縁膜は、膜厚が4μm以下であってもよい。この場合、絶縁膜を形成するために要する時間が短縮されるとともに、絶縁膜15aを形成することに伴う放熱性の減少を最小限に抑えることができる。
また、上記半導体レーザ装置において、前記半導体レーザチップを構成する半導体層は、GaAs系材料、InP系材料およびGaN系材料のいずれかにより構成された基板を含み、前記絶縁膜は、窒化アルミニウム、窒化ケイ素、酸化ケイ素、酸化アルミニウム、酸窒化アルミニウム、酸化チタンおよび酸窒化ケイ素のうちから選択される一以上の物質により構成されていてもよい。この場合、絶縁膜は、SiC基板と半導体レーザチップを構成する半導体層との間の線膨張係数を有するようにすることができる。
また、上記半導体レーザ装置において、前記絶縁膜は、単結晶の窒化アルミニウム膜および多結晶の窒化アルミニウム膜のいずれか一方であってもよい。このように、窒化アルミニウム膜がアモルファス状態ではなく結晶状態とすることで、より高い熱伝達性が得られる。
また、上記半導体レーザ装置において、前記SiC基板は、第一結晶軸を法線方向とする第一結晶面と、前記第一結晶軸よりも熱伝導率が高い第二結晶軸を法線方向とする第二結晶面とを含む結晶構造を有し、前記第一結晶面が前記SiC基板の前記第一面に対して傾斜していてもよい。このように、SiC基板の厚み方向が結晶軸に対して一様に揃って傾斜した構成とすることで、SiC基板の厚み方向の熱伝導性を高めることができる。したがって、例えばSiC基板の厚み方向に発熱部となる半導体レーザチップと排熱部となるヒートシンク部とが対向配置されている場合などにおいては、効率的に発熱部の熱を放熱することができる。
さらに、上記半導体レーザ装置において、前記半導体レーザチップの定格出力が1W以上であってもよい。このように出力が大きい半導体レーザチップにおいては、放熱性の必要性が一層高い。そのため、サブマウント基板に上記SiC基板を用いることによるメリットが大きい。
また、上記半導体レーザ装置において、前記導電性の単結晶のSiC基板のウェハ単位でのマイクロパイプの数は、30個/cm2以下であってもよい。この場合、半導体レーザチップ用に分割された後のサブマウント基板は、マイクロパイプが無い、若しくは殆ど無いものとすることができる。
本発明によれば、良好な放熱性を確保した単結晶SiC基板を活用した半導体レーザ装置とすることができる。
本実施形態における半導体レーザ装置の構成例を示す図である。 第一の実施形態におけるサブマウントの構成を示す図である。 第二の実施形態におけるサブマウントの構成を示す図である。 第二の実施形態におけるサブマウントの変形例を示す図である。 第三の実施形態におけるサブマウントの構成を示す図である。 第四の実施形態におけるサブマウントの構成を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
(第一の実施形態)
図1は、本実施形態における半導体レーザ装置100の構成例を示す図である。半導体レーザ装置100は、SiC基板10と、半導体レーザチップ(以下、「LDチップ」という。)20と、ヒートシンク部(基部)30と、を備える。
SiC基板10は、導電性の単結晶SiCからなるサブマウント基板であり、LDチップ20が載置されるサブマウントを構成する。本実施形態では、不純物含有量が1×1014/cm3以上であるSiC基板を「導電性」のSiC基板と定義し、不純物含有量が1×1014/cm3未満であるSiC基板を「絶縁性」のSiC基板と定義する。また、本実施形態では、SiC基板10は、N型不純物を上記の範囲で含むものとして説明する。
LDチップ20は、特に図示しないが、半導体層を備える。当該半導体層は、基板上に、少なくとも第1導電型半導体層、活性層および第2導電型半導体層が、この順に積層された構成を有することができる。例えば、上記基板は、GaAs系材料、InP系材料およびGaN系材料のいずれかにより構成された基板とすることができる。LDチップ20は、所定の注入電流が供給されて所定の発振波長を有するレーザ光を出射する。ここで、LDチップ20の定格出力は、1W以上とすることができる。なお、LDチップ20が発するレーザ光の発振波長は特に限定されない。
ヒートシンク部30には、LDチップ20が載置されたサブマウントが接合される。ヒートシンク部30は、円盤状のステム41の円形状の表面の中央部近傍に設けられている。例えば、サブマウントは、LDチップ20から出射されるレーザ光の出射方向が、ステム41の円形状の表面に対して垂直な方向に一致するよう、ヒートシンク部30に接合される。また、このときサブマウントは、LDチップ20の発光点がステム41の円形状の表面の中央に位置するよう、ヒートシンク部30に接合されてもよい。
また、SiC基板10を含んで構成されるサブマウント、LDチップ20およびヒートシンク部30は、周辺のリードピンやワイヤと共に円筒状のキャップ42によって覆われている。このキャップ42は、LDチップ20やワイヤ等を保護することを目的として装着される。キャップ42上面の中央部に形成された開口部には、光取出し窓43が設けられており、LDチップ20から出射されたレーザ光は、光取出し窓43を透過してステム41の外部に出射される。
ヒートシンク部30は、高放熱金属材料(例えはCuなど)により構成されており、発光時にLDチップ20が発する熱は、SiC基板10を含んで構成されるサブマウントを介してヒートシンク部30に伝達され、放熱される。
図2は、第一の実施形態におけるサブマウントの構成を示す図である。この図2では、SiC基板10と、LDチップ20と、ヒートシンク部30との接合部分について示している。
SiC基板10は、第一面11と、当該第一面11に対向する第二面12とを有する。第一面11は、例えばc面と平行な面とすることができる。本実施形態では、第一面11と第二面12とが、LDチップ20からのレーザ光の出射方向に対して垂直な方向において対向配置されている場合について説明する。SiC基板10の第一面11側には第一導電層13が設けられ、SiC基板10の第二面12側には第二導電層14が設けられている。ここで、第一導電層13と第二導電層14とは、それぞれTi、Ni、Pt、Mo、Auのうちの何れか一以上の物質から構成することができる。
第一導電層13上には、接合層51を介してLDチップ20が接合されている。また、第二導電層14は、接合層52を介してヒートシンク部30に接合されている。ここで、接合層51と接合層52とは、それぞれAuSnはんだとすることができる。
そして、本実施形態では、SiC基板10の第一面11上に、第一導電層13と第二導電層14との間での短絡を防止する絶縁膜15aが設けられている。例えば、絶縁膜15aは、窒化アルミニウム、窒化ケイ素、酸化ケイ素、酸化アルミニウム、酸窒化アルミニウム、酸化チタンおよび酸窒化ケイ素のうちから選択される、一以上の物質から構成することができる。なお、絶縁膜15aは、SiC基板10とLDチップ20の半導体層との間の線膨張係数を有することが好ましく、例えばLDチップ20の半導体層がガリウム砒素(GaAs)である場合には、窒化アルミニウム(AlN)を選択することが好ましい。線膨張係数は、SiCが3.1×10-6/℃、ガリウム砒素が5.9×10-6/℃、窒化アルミニウムが4.6×10-6/℃である。
例えば、絶縁膜15aを窒化アルミニウム(AlN)により構成した場合、その窒化アルミニウム膜は、単結晶または多結晶であることが好ましい。また、絶縁膜15aをAlNにより構成した場合、絶縁膜15aの厚みは、0.2μm以上10μm以下とすることが好ましく、特に4μm以下とすることが好ましい。ここで、絶縁膜15aの膜厚の下限値を0.2μmとしているのは、AlNの絶縁耐圧によるものである。AlNの絶縁耐圧は15V/μmであり、一般に赤色レーザにおける動作電圧は2.5Vである。したがって、動作電圧3Vに対応できる膜厚0.2μmを、絶縁膜15aの膜厚の下限値としている。また、絶縁膜15aの膜厚の上限値を10μmとしているのは、膜応力による剥がれやクラックの発生を考慮したものである。
以上のように、本実施形態における半導体レーザ装置100は、導電性の単結晶SiCからなるSiC基板10をサブマウント基板に用いる。本発明者は、導電性の単結晶SiC基板は、絶縁性の単結晶SiC基板に比べ、マイクロパイプの含有量が少ないことに着目した。このようにマイクロパイプの含有量が少ない導電性の単結晶SiC基板は、熱伝導率すなわち放熱性の観点において、絶縁性の単結晶SiC基板よりも優れている。したがって、より放熱性に優れたサブマウントを備える半導体レーザ装置100とすることができる。
本実施形態において、導電性の単結晶のSiC基板のウェハ単位でのマイクロパイプの数は、30個/cm2以下、10個/cm2以下、好ましくは5個/cm2以下、さらに好ましくは1個/cm2以下であり、半導体レーザチップ用に分割された後の半導体レーザ素子用サブマウントにおいては、マイクロパイプが実質的にゼロ(零または略零)であることが好ましい。
また、本実施形態では、SiC基板10の第一面11上に絶縁膜15aを設けるので、SiC基板10の表面(第一面11側の面)と裏面(第二面12側の面)とにそれぞれ設けられた第一導電層13および第二導電層14の間での短絡を防止することができる。つまり、SiC基板10は導電性の基板であるが、SiC基板10の第一面11側に接合させるべき導電性部材(第一導電層13、LDチップ20)と、SiC基板10の第二面12側に接合されるべき導電性部材(第二導電層14、ヒートシンク部30)とを適切に絶縁することができる。
また、SiC基板10には、マイクロパイプが無い、若しくは殆ど無いので、絶縁膜15aがマイクロパイプに埋め込まれることもない。そのため、絶縁膜15aの表面がマイクロパイプによって起伏することもなく、表面を平坦にするための研磨工程も不要である。したがって、サブマウント基板の製造工程を簡略化することができる。
このように、本実施形態では、導電性の単結晶SiC基板において、放熱性に優れ且つ安価であるという長所を活かしつつ、絶縁性を確保することができる。したがって、良好な放熱性と絶縁性とを確保した単結晶SiC基板を活用した半導体レーザ装置100とすることができる。
また、導電性のSiC基板は、上述したように、絶縁性のSiC基板と比べてマイクロパイプの含有量が少ない。マイクロパイプの含有量が多いと、例えばウェット処理工程において処理液がマイクロパイプ内に浸入し、その後の熱処理で噴出する等の不具合が想定される。これに対して、本実施形態では、マイクロパイプの含有量が少ない導電性のSiC基板を用いるため、このような不具合の発生が無く、作業性が安定する。
さらに、本実施形態では、SiC基板10のLDチップ20側の面である第一面11上に絶縁膜15aを設ける。SiC基板10をヒートシンク部30に接合層52によって接合する際に、接合層52を構成する半田材がSiC基板10の側面に回り込んだとしても、第一導電層13と第二導電層14との間で短絡することがない。
また、LDチップ20を構成する半導体層が、GaAs系、InP系およびGaN系のいずれかである場合に、絶縁膜15aを、窒化アルミニウム、窒化ケイ素、酸化ケイ素、酸化アルミニウム、酸窒化アルミニウム、酸化チタン、酸窒化ケイ素のうちから選択される一以上の物質から構成することができる。このように、絶縁膜15aを上記物質で構成することにより、SiC基板10とLDチップ20の半導体層との間の線膨張係数を有するとともに、短絡を防止するために必要な絶縁性を確保する絶縁膜15aとすることができる。これにより、適切にLDチップ20をヒートシンク部30に対して接合することができるとともに、半導体レーザ装置100自体の不具合を回避することができる。
さらに、絶縁膜15aがAlNである場合、当該絶縁膜15aの膜厚を0.2μm以上10μm以下とすることができる。これにより、絶縁性の確保と成膜限界とを考慮した適切な範囲に膜厚が設定された絶縁膜15aとすることができる。また、絶縁膜15aは、単結晶のAlN膜または多結晶のAlN膜とすることができる。このように、AlN膜がアモルファス状態ではなく結晶であることにより、高い熱伝導性が得られる。
また、LDチップ20の定格出力は、1W以上とすることができる。このように出力が大きいLDチップ20においては、放熱性の必要性が一層高いため、サブマウント基板に本実施形態のようなSiC基板を用いることによるメリットが大きい。
さらに、単結晶SiCは、結晶方位毎に熱伝導率が異なる(熱伝導率が異方性を有する)ため、このことを利用し、SiC基板10の放熱性の更なる向上を目的として、SiC基板10の厚み方向(図2における上下方向)を、SiC基板10の結晶軸に対して一様に傾斜させてもよい。単結晶SiCにおいて、a軸の熱伝導率はc軸の熱伝導率よりも大きい。つまり、SiC基板10は、第一結晶軸(c軸)を法線方向とする第一結晶面(c面)と、第一結晶軸(c軸)よりも熱伝導率が高い第二結晶軸(a軸)を法線方向とする第二結晶面(a面)とを含む結晶構造を有する。そこで、本実施形態では、第一結晶面(c面)を、SiC基板10の第一面11に対して傾斜させてもよい。
単結晶SiCおいては、上述したようにa軸の熱伝導率はc軸の熱伝導率よりも大きく、c軸方向よりもa軸方向への排熱性に優れる。そのため、SiC基板10のc面を第一面11に対して一様に傾斜させることで、熱伝導率の高いa軸方向成分をSiC基板10の厚み方向に付与することができる。したがって、SiC基板10の厚み方向がc軸方向に一致する場合に比べ、SiC基板10の厚み方向への放熱性を向上させることができる。その結果、LDチップ20が発光時に発する熱を、LDチップ20に対してSiC基板10の厚み方向に対向配置されるヒートシンク部30へ効果的に逃がすことができる。
(第二の実施形態)
次に、本発明の第二の実施形態について説明する。
上述した第一の実施形態では、第一面11上に絶縁膜15aを配置する場合について説明した。第二の実施形態では、第二面12上に絶縁膜を配置する場合について説明する。
図3は、第二の実施形態におけるサブマウントの構成を示す図である。この図3において、上述した図2に示す第一の実施形態と同一構成を有する部分には図2と同一符号を付し、以下、構成の異なる部分を中心に説明する。
本実施形態では、SiC基板10の第一面11上に第一導電層13が設けられ、SiC基板10の第二面12上に絶縁膜15bが設けられている。絶縁膜15bは、SiC基板10の第二面12の全面に設けられる。そして、絶縁膜15b上に第二導電層14が設けられている。このとき、第二導電層14は、図3に示すように、絶縁膜15bの一部の領域に設けるようにしてもよい。
本実施形態では、第二面12上に設けられた絶縁膜15bが、第一導電層13と第二導電層14との間での短絡を防止する。ここで、絶縁膜15bの構成については、上述した絶縁膜15aと同様である。
このように、本実施形態では、SiC基板10の第二面12上に設けられた絶縁膜15bによって、ヒートシンク部30とLDチップ20とのリークが防止される。したがって、上述した第一の実施形態と同様に、良好な放熱性と絶縁性とを確保した単結晶SiC基板を活用した半導体レーザ装置100とすることができる。
さらに、本実施形態では、絶縁膜15bを、ヒートシンク部30付近であるSiC基板10の第二面12上に設けるので、より放熱性を改善することができる。絶縁膜(AlN)15bは、SiC基板10よりも熱伝導率が低い。したがって、発熱部となるLDチップ20から遠い第二面12上に絶縁膜15bを設けることで、サブマウント全体としての放熱性をより改善することができる。つまり、本実施形態では、熱伝導性が悪い絶縁膜15bの配置を工夫することで、放熱性を改善する目的で単結晶SiC基板をサブマウント基板に選んだ本来の目的を損なわないようにする。
また、絶縁膜15bの面積は、SiC基板10の第二面12の面積と同じであり、第二導電層14の面積よりも大きい。つまり、接合層52は、絶縁膜15bの端部よりも内側に入り込んだ配置とされている。こうすることで、接合層52の端部からSiC基板10の側面までの距離を長くすることができる。したがって、ヒートシンク部30に対してLDチップ20が載置されたサブマウントを接合する際に、溶融した接合材(特に、はんだ)がSiC基板10の側面に付着することを防止することができ、絶縁破壊を防止することができる。
(第二の実施形態の変形例)
上記第二の実施形態においては、ヒートシンク部30に対してLDチップ20が載置されたサブマウントを接合する際に、溶融した接合材がSiC基板10の側面に付着することをより確実に防止するため、SiC基板10および絶縁膜15bを図4に示す形状としてもよい。つまり、SiC基板10の第二面12側のエッジ部をスロープ状に削り、絶縁膜15bの端部に屈曲部15cを形成するようにしてもよい。
SiC基板10および絶縁膜15bをかかる形状とすることにより、接合材からSiC基板10の側面までの距離をより長くすることができ、SiC基板10の側面への接合材の付着を確実に防止することができる。
(第三の実施形態)
次に、本発明の第三の実施形態について説明する。
上述した第一の実施形態および第二の実施形態では、第一面11上または第二面12上に絶縁膜を配置する場合について説明した。第三の実施形態では、第一面11上および第二面12上にそれぞれ絶縁膜を配置する場合について説明する。
図5は、第三の実施形態におけるサブマウントの構成を示す図である。この図5において、上述した図2に示す第一の実施形態や図3に示す第二の実施形態と同一構成を有する部分には図2や図3と同一符号を付し、以下、構成の異なる部分を中心に説明する。
本実施形態では、SiC基板10の第一面11上に絶縁膜15aが設けられ、SiC基板10の第二面12上に絶縁膜15bが設けられている。そして、これら絶縁膜15aおよび15bによって、第一導電層13と第二導電層14との間での短絡を防止する。
このように、絶縁膜をSiC基板10の上下面の両方に形成することで、絶縁膜のトータル膜厚を十分に確保することができ、SiC基板10の絶縁性をより確かなものとすることができる。
なお、この場合にも、SiC基板10の側面への接合材の付着を確実に防止するために、SiC基板10の第二面12側のエッジ部を図4に示すようにスロープ状に削り、絶縁膜15bの端部に屈曲部15cを形成するようにしてもよい。
(第四の実施形態)
次に、本発明の第四の実施形態について説明する。
上述した第一の実施形態から第三の実施形態では、第一面11と第二面12とが対向配置している場合について説明した。第四の実施形態では、第一面11と第二面12とが対向配置していない場合について説明する。
図6は、第四の実施形態におけるサブマウントの構成を示す図である。この図6において、上述した図2に示す第一の実施形態と同一構成を有する部分には図2と同一符号を付し、以下、構成の異なる部分を中心に説明する。
この図6に示すように、SiC基板10の第二面12´は、第一面11に対して垂直な面に設定されている。本実施形態では、SiC基板10は、その第二面12が接合層53を介してヒートシンク部30に接合されている。ここで、接合層53は、例えばAgペーストにより構成することができる。そして、本実施形態では、上述した第一の実施形態と同様に、SiC基板10の第一面11上に絶縁膜15aが設けられている。
この場合、絶縁膜15aは、第一の導電層13とヒートシンク部30との間での短絡を防止する。つまり、絶縁膜15aは、第一の導電層13とSiC基板10の第二面12に接合される導電性部材とを絶縁する。したがって、上述した各実施形態と同様に、良好な放熱性と絶縁性とを確保した単結晶SiC基板を活用した半導体レーザ装置100とすることができる。
なお、図6では、SiC基板10の第一面11上に絶縁膜15aを設ける場合について説明したが、SiC基板10の第二面12´上に絶縁膜15aと同様の絶縁膜を設けてもよいし、第一面11上と第二面12´上の両方にそれぞれ絶縁膜を設けてもよい。
(変形例)
上記各実施形態においては、キャンタイプの半導体レーザ装置100について説明したが、本発明が適用可能な半導体レーザ装置はキャンタイプに限定されない。
また、上記各実施形態においては、LDチップ20が、基板の一方の面にn側電極、他方の面にp側電極を配置した縦型のLDチップである場合について説明したが、n側電極とp側電極とを基板の同一面側に配置した横型のLDチップであってもよい。この場合、SiC基板10の第一面11上に第一導電層13が形成されている必要はなく、また、絶縁膜15a、15bも必要ない。つまり、導電性の単結晶のSiC基板10と、SiC基板10の第一面11上に配置された横型のLDチップと、を備える半導体レーザ装置とすることができる。
100…半導体レーザ装置、10…SiC基板、11…第一面、12…第二面、12´…第二面、13…第一導電層、14…第二導電層、15a,15b…絶縁膜、15c…屈曲部、20…半導体レーザチップ(LDチップ)、30…ヒートシンク部、51,52,53…接合層

Claims (10)

  1. 第一面と第二面とを有する導電性の単結晶のSiC基板と、
    前記第一面上に配置された半導体レーザチップと、
    前記SiC基板の前記第一面側に設けられ、前記半導体レーザチップが配置された第一導電層と、
    前記SiC基板の前記第二面側に設けられた第二導電層と、
    前記第二導電層と導電性部材であるヒートシンクとを接合する接合層と、
    前記第一導電層と前記ヒートシンクとの間を絶縁する絶縁膜と、を備え、
    前記絶縁膜は、少なくとも前記SiC基板の前記第二面上の全面に設けられており、
    前記第二導電層は、前記第二面上に設けられた前記絶縁膜上の一部の領域に設けられ、前記第二面上に設けられた前記絶縁膜の一部が露出していることを特徴とする半導体レーザ装置。
  2. 前記絶縁膜は、前記第一面上に設けられていることを特徴とする請求項1に記載の半導体レーザ装置。
  3. 前記絶縁膜は、前記SiC基板と前記半導体レーザチップを構成する半導体層との間の線膨張係数を有することを特徴とする請求項1または2に記載の半導体レーザ装置。
  4. 前記絶縁膜は、膜厚が0.2μm以上10μm以下であることを特徴とする請求項1から3のいずれか1項に記載の半導体レーザ装置。
  5. 前記絶縁膜は、膜厚が4μm以下であることを特徴とする請求項4に記載の半導体レーザ装置。
  6. 前記半導体レーザチップを構成する半導体層は、GaAs系材料、InP系材料およびGaN系材料のいずれかにより構成された基板を含み、
    前記絶縁膜は、窒化アルミニウム、窒化ケイ素、酸化ケイ素、酸化アルミニウム、酸窒化アルミニウム、酸化チタンおよび酸窒化ケイ素のうちから選択される一以上の物質により構成されていることを特徴とする請求項1から5のいずれか1項に記載の半導体レーザ装置。
  7. 前記絶縁膜は、単結晶の窒化アルミニウム膜および多結晶の窒化アルミニウム膜のいずれか一方であることを特徴とする請求項1から6のいずれか1項に記載の半導体レーザ装置。
  8. 前記SiC基板は、第一結晶軸を法線方向とする第一結晶面と、前記第一結晶軸よりも熱伝導率が高い第二結晶軸を法線方向とする第二結晶面とを含む結晶構造を有し、
    前記第一結晶面が前記SiC基板の前記第一面に対して傾斜していることを特徴とする請求項1から7のいずれか1項に記載の半導体レーザ装置。
  9. 前記半導体レーザチップの定格出力が1W以上であることを特徴とする請求項1から8のいずれか1項に記載の半導体レーザ装置。
  10. 前記導電性の単結晶のSiC基板のウェハ単位でのマイクロパイプの数が、30個/cm2以下であることを特徴とする請求項1から9のいずれか1項に記載の半導体レーザ装置。
JP2017164095A 2017-03-27 2017-08-29 半導体レーザ装置 Active JP6988268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/936,113 US10840671B2 (en) 2017-03-27 2018-03-26 Semiconductor laser device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017061058 2017-03-27
JP2017061058 2017-03-27

Publications (2)

Publication Number Publication Date
JP2018164068A JP2018164068A (ja) 2018-10-18
JP6988268B2 true JP6988268B2 (ja) 2022-01-05

Family

ID=63861116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164095A Active JP6988268B2 (ja) 2017-03-27 2017-08-29 半導体レーザ装置

Country Status (1)

Country Link
JP (1) JP6988268B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7220156B2 (ja) * 2017-12-15 2023-02-09 ローム株式会社 サブマウントおよび半導体レーザ装置
JPWO2021261253A1 (ja) * 2020-06-22 2021-12-30

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121591B2 (ja) * 1997-11-07 2008-07-23 シャープ株式会社 半導体レーザ装置の製造方法
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP4015075B2 (ja) * 2003-06-25 2007-11-28 株式会社シクスオン ヒートシンク、その製造方法および半導体装置
JP2005101149A (ja) * 2003-09-24 2005-04-14 Sharp Corp 半導体発光装置及びその製造方法
JP2005129710A (ja) * 2003-10-23 2005-05-19 Shikusuon:Kk ヒートシンク、その製造方法および半導体装置
JP5113446B2 (ja) * 2006-08-11 2013-01-09 三洋電機株式会社 半導体素子およびその製造方法
JP2012231067A (ja) * 2011-04-27 2012-11-22 Sumitomo Electric Ind Ltd 窒化物半導体レーザ装置、及び窒化物半導体レーザ装置を作製する方法
JP6500342B2 (ja) * 2013-04-27 2019-04-17 日亜化学工業株式会社 半導体レーザ装置の製造方法並びにサブマウントの製造方法
JP5854013B2 (ja) * 2013-09-13 2016-02-09 トヨタ自動車株式会社 SiC単結晶の製造方法
US9728935B2 (en) * 2015-06-05 2017-08-08 Lumentum Operations Llc Chip-scale package and semiconductor device assembly

Also Published As

Publication number Publication date
JP2018164068A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
JP4571371B2 (ja) 高い熱伝導率を有する半導体ストラクチャ用の基板
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
US9001856B1 (en) Diode laser bar mounted on a copper heat-sink
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
JP2003110148A (ja) 半導体発光装置
JP2018078177A (ja) ショットキーバリアダイオード及びこれを備える電子回路
JP2006128622A (ja) 半導体装置
JP2007335877A (ja) 発光ダイオードおよびその製造方法
WO2014171439A1 (ja) はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法
JP6988268B2 (ja) 半導体レーザ装置
JP2006344743A (ja) 半導体レーザ装置
JP2728190B2 (ja) 半導体レーザ素子
JP2001230498A (ja) Iii族窒化物系化合物半導体レーザ
JP2017059620A (ja) 半導体レーザ素子、および半導体レーザ装置の製造方法
JP5479667B2 (ja) 半導体パワーモジュール
US10840671B2 (en) Semiconductor laser device
US11114817B2 (en) Semiconductor laser device
JP7035377B2 (ja) 半導体レーザ装置
JP2005101149A (ja) 半導体発光装置及びその製造方法
JP2010161160A (ja) 半導体発光素子
JP2017055045A (ja) 半導体発光装置
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2006310657A (ja) 窒化物系半導体素子及び窒化物系半導体素子の製造方法
JP2003092431A (ja) フェースダウンで支持体に固定する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R151 Written notification of patent or utility model registration

Ref document number: 6988268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151