Nothing Special   »   [go: up one dir, main page]

JP6833848B2 - 面積効率の良いフローティングフィールドリング終端 - Google Patents

面積効率の良いフローティングフィールドリング終端 Download PDF

Info

Publication number
JP6833848B2
JP6833848B2 JP2018527092A JP2018527092A JP6833848B2 JP 6833848 B2 JP6833848 B2 JP 6833848B2 JP 2018527092 A JP2018527092 A JP 2018527092A JP 2018527092 A JP2018527092 A JP 2018527092A JP 6833848 B2 JP6833848 B2 JP 6833848B2
Authority
JP
Japan
Prior art keywords
region
layer
floating field
concentration
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018527092A
Other languages
English (en)
Other versions
JP2019500746A (ja
Inventor
バウアー，フリートヘルム
ベムラパティ，ウママヘスワラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2019500746A publication Critical patent/JP2019500746A/ja
Application granted granted Critical
Publication of JP6833848B2 publication Critical patent/JP6833848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の分野
本発明は、高電圧平面エッジ終端構造を含む高出力半導体装置に関し、特に、ウエハの活性領域を横方向に取り囲む終端領域においてフローティングフィールドリング（ＦＦＲ：floating field ring）終端（ガードリング終端とも呼ばれる）を含む高出力半導体装置に関する。
発明の背景
半導体装置、特に高出力半導体装置は、電界が主接点のエッジに重畳することによって、比較的低い破壊電圧ＶＢＲで装置の破壊を引き起こすことを回避するために、効率的なエッジ終端を必要とする。通常のパワー半導体装置、例えば、ＰＩＮダイオードまたは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、理想的な一次元ダイオードの耐圧の８０〜９０％の範囲にある耐圧を達成するために、平面エッジ終端という手段を必要とする。
シリコン系装置にとって、公知の平面エッジ終端技術は、接合終端拡張（ＪＴＥ：junction termination extension）、横方向ドーピング変動（ＶＬＤ：variation of lateral doping）およびフィールド終端拡張を有する／有しないフローティングフィールドリング終端（ＦＦＲ）を含む。エッチングして再充填したトレンチも使用されている。炭化ケイ素（ＳｉＣ）、特に４Ｈ−ＳｉＣは、シリコンよりも１０倍高い臨界電界を有するため、高出力半導体装置において魅力的な材料である。ＳｉＣ処理技術に関する既知の制限が存在するため、ＳｉＣ系高出力半導体装置に平面エッジ終端を形成することは、著しく制約されている。例えば、注入法によってＳｉＣにおいて平面接合を形成する場合、接合の深さは、約２μｍに制限される。
フローティングフィールドリングおよび接合終端拡張は、４Ｈ−ＳｉＣ系高出力装置に最も一般的に使用されているエッジ終端技術である。フローティングフィールドリングを主接合と同時に形成することができるため、フローティングフィールドリング終端構造は、フローティングフィールドリングの生成を製造プロセスに容易に統合することができるという利点を有する。したがって、マスクの必要数を増やすことなく、フローティングフィールドリングを形成することができる。一方、多くの要因が耐圧とウエハ占有面積との間の最も重要なトレードオフに影響するため、高性能のフローティングフィールドリング終端の設計は非常に困難である。このトレードオフは、界面捕獲電荷（技術インパクト）および設計パラメータ、例えば、フローティングフィールドリングの横幅および深さまたは２つの隣接するフローティングフィールドリング間の距離によって大きく影響される。
フローティングフィールドリング終端構造の目的は、より低くバイアスされた連続の浮動接合を通って空乏領域を拡張することによって、装置の主接合の外縁部における電界の重畳効果を緩和することである。電場の均一分布を効果的に達成するために、横方向の幅と同様にフローティングフィールドリング間の距離を完全に最適化しなければならない。また、フローティングフィールドリング終端構造の効果は、高出力半導体装置の製造工程中に処理条件から本質的に生じる寄生表面電荷の影響を非常に受け易い。
フローティングフィールドリング終端システムは、低電圧素子および中電圧素子（例えば、６００Ｖ〜３．３ｋＶのＩＧＢＴ）に使用される。このよう電圧階級の場合、３〜１５個のフローティングフィールドリングを用いて、適切な耐圧電圧を達成することができる。さらに高い電圧の場合、６〜１０ｋＶのブロッキング能力に達するために必要とされるフローティングフィールドリングの数が３０〜５０個になるため、活性領域に利用可能なウエハ面積が減少してしまう。高電流処理能力を達成するために、できるだけ活性領域を大きくする必要がある。したがって、平面エッジ終端構造の面積効率は、平面エッジ終端構造を備える高出力半導体装置の電流処理能力にとって最も重要である。フローティングフィールドリング構造を採用する高電圧装置にとって特に必要とされるフローティングリングの数が多いため、これは、特定の重要な側面である。
先行技術文献ＵＳ５０７５７３９Ａは、複数のガードリングを含む高電圧平面エッジ終端構造を開示している。ガードリング間のパンチスルー耐圧を高めるために、２つの隣接するガードリングの間の分離領域において２つの隣接するガードリングを各々互いに接続するための高濃度領域が設けられている。この高濃度領域は、ガードリングとは異なる導電型を有し、ガードリングが形成された半導体基板よりも高いドーピング濃度を有する。高濃度領域によって、２つの隣接するガードリングをより近接して設けることができ、これによって、面積効率を向上させることができる。
先行技術文献ＵＳ６４４５０５４Ｂ１は、ｎ−ドリフト層内に形成されたｐ＋フローティングリングを含む平面エッジ終端構造を備えた高出力半導体装置を開示している。このｐ＋フローティングリングは、高出力半導体装置の活性領域を取り囲む。フローティングフィールドリングは、表面フィールド酸化物層の形として、パッシベーション層の直下に形成される。表面フィールド酸化物層に負電荷または正電荷が存在する場合、装置の耐圧特性の過酷な劣化の問題を克服するために、各々の主ｐ＋フローティングリングの両側に追加のｎ型およびｐ型の浅いリングが各々形成される。追加のｎ型およびｐ型の浅いリングは、ｐ＋フローティングリングのドーピング濃度よりも低く、ｎ−ドリフト層のドーピング濃度よりも高いドーピング濃度を有する。
先行技術文献ＵＳ２０１４／２５２５５３Ａ１は、ｐ型基底層と、フィールド酸化物層
に覆われたフローティングフィールドリングと、ｎ型ドリフト層とを備えたＭＯＳＦＥＴ
を開示している。フローティングフィールドリングは、低ドーピング層または非ドーピン
グ層に埋設されている。
「６．５ｋＶのＩＧＢＴに適したエッジ終端の設計と最適化」（Microelectronics Journal（２００２）、７６５−７６９）は、エッジ終端を備えたＩＧＢＴを示している。このＩＧＢＴにおいて、浅いｎドープ領域は、活性領域に面する側面上のより深いｐドープフィールドリングを接続する。各ガードリングは、フィールドプレートに接続されている。
本発明の目的は、高耐圧を示す面積効率の良いフローティングフィールドリング終端構造を備える高出力半導体装置を提供することである。
本発明の目的は、請求項１に記載の高出力半導体装置によって達成される。低いドーピング濃度を有する比較的低濃度にドープされた表面層は、フローティングフィールドリング間の電界結合を大きく高める。高められた電界結合によって、隣接するフローティングフィールドリング間の離間距離を減少することができるため、特定の耐圧に応じて面積を大きく減少したフィールドフローティングリング終端構造を設計することができる。利用可能なＳｉＣウエハまたはダイが比較的小さいサイズを有するため、このことは、ＳｉＣ系装置にとって特に有利である。高濃度ドーピング領域は、フローティングフィールドリング間の電界結合をさらに増加するという効果を有する。また、高濃度ドーピング領域は、電界阻止領域として機能し、阻止ｐｎ接合の近傍により高い電界を可能にすることによって、小型で省面積のフィールドリング終端を達成することができる。
本発明のさらなる展開は、従属請求項に記載されている。
例示的な実施形態において、表面層の平均ドーピング濃度は、バルク層の最小ドーピング濃度の３０％未満、より典型的にはバルク層の最小ドーピング濃度の２０％未満である。このような低い平均ドーピング濃度は、フローティングフィールドリング間の電界結合をさらに高めることができ、したがって、特定の耐圧に応じてフローティングフィールドリング終端構造の面積をさらに減少することができる。
例示的な実施形態において、表面層とバルク層との間の界面に位置する遷移領域のドーピングプロファイルは、遷移領域において表面層からバルク層まで少なくとも１００％増加するドーピング濃度の急勾配の階段状であり、遷移領域は、０．１μｍ未満の厚さを有する。
例示的な実施形態において、表面層は、第１の主面から、フローティングフィールドリングの深さの少なくとも８０％の深さまで延在する。このような表面層の深さは、フローティングフィールドリング間の高電界結合を保証し、その結果、特に面積効率の良いフローティングフィールドリング終端構造を可能にする。典型的には、フローティングフィールドリングを表面層に埋設するように、表面層は、第１の主面から、フローティングフィールドリングと少なくとも同様の深さまで延在するまたはフローティングフィールドリングの深さよりも深い深さまで延在する。フローティングフィールドリングが表面層に埋め込まれている場合、電界結合は、フローティングフィールドリングの周りに効率的に届くことができる。
例示的な実施形態において、バルク層の最小ドーピング濃度は、５×１０１５ｃｍ−３未満である。本明細書において、ドーピング濃度という用語は、正味のドーピング濃度を指す。
例示的な実施形態において、各々の高濃度ドーピング領域の最大ドーピング濃度は、１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲にある。
例示的な実施形態において、各々のフローティングフィールドリングは、対応する１つの高濃度ドーピング領域と直接接触している。
例示的な実施形態において、各々の高濃度ドーピング領域は、第１の主面から、少なくとも対応するフローティングフィールドリングの深さまで延在する。高濃度ドーピング領域のこのような深さは、フローティングフィールドリング間の電界結合を高めることに特に有効である。また、深い高濃度ドーピング領域は、有効な電界阻止領域領域として機能することによって、パンチスルー破壊を効率的に回避し、フローティングフィールドリング間の離間距離をさらに減少することができ、その結果、特に面積効率の良いフローティングフィールドリング終端構造を可能にする。
例示的な実施形態において、各々の高濃度ドーピング領域は、対応するフローティングフィールドリングの底面の少なくとも一部を覆う。このような構成は、フローティングフィールドリング間の電界結合をさらに高めることができ、その結果、より良い面積効率のフローティングフィールドリング終端構造を可能にする。
例示的な実施形態において、各々の高濃度ドーピング領域は、第１の主面に平行で且つ隣接する平面において横幅を有し、この横幅は、第１の主面に平行で且つ隣接する平面において隣接するフローティングフィールドリングの横幅よりも小さい。「横幅」とは、活性領域の包絡面に垂直な方向、すなわち、後続のフローティングリング１０が最小の離間間隔を有する方向に沿って、第１の主面２に平行な平面における領域の幅を意味する。活性領域に隣接する高濃度ドーピング領域を除き、各々の高濃度ドーピング領域の横幅は、当該高濃度ドーピング領域と、表面層によって活性領域に向かう方向に沿って当該高濃度ドーピング領域から離間された次のフローティングフィールド領域との間の距離よりも小さい。活性領域に隣接する高濃度ドーピング領域の横幅は、当該高濃度ドーピング領域と、表面層によって活性領域に向かう方向に沿って当該高濃度ドーピング領域から離間された第１の半導体層との間の距離よりも小さい。高濃度ドーピング領域の幅を小さくすることによって、フローティングフィールドリング間の離間距離をさらに減少することができ、より良い面積効率のフローティングフィールドリング終端構造を可能にする。
例示的な実施形態において、高出力半導体装置は、複数の拡張領域を含み、各々の拡張領域は、第１の導電型を有する第３のリング状半導体領域として形成され、フローティングフィールドリングよりも低い最大ドーピング濃度を有し、各々の拡張領域は、対応するフローティングフィールドリングを囲み且つ対応するフローティングフィールドリングと直接接触するように、対応するフローティングリングの側面に形成され、各々の拡張領域は、第１の主面から、対応するフローティングフィールドリングの前記深さよりも深い深さまで延在する。拡張領域は、活性領域から離れるフローティングフィールドリングの側面上のｐｎ接合で観測される電界ピークを低減することができる。
典型的な実施形態において、第１〜第３の半導体層およびフローティングフィールドリングは、ＳｉＣから形成される。ＳｉＣ系装置において、エッジ終端構造の面積効率が特に重要である。
例示的な実施形態において、表面層は、少なくとも最内側のフローティングフィールドリングと活性領域との間および対となる隣接するフローティングフィールドリングの間の領域において、バルク層を第１の主面から離間させる。
本発明の詳細な実施形態は、添付図面を参照して以下に説明される。
第１の実施形態に係る高出力半導体装置の部分断面図である。 図１の部分断面図の拡大部分であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。 第２の実施形態に係る高出力半導体装置を示す部分断面図であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。 第３の実施形態に係る高出力半導体装置を示す部分断面図であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。 第４の実施形態に係る高出力半導体装置を示す部分断面図であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。 第５の実施形態に係る高出力半導体装置を示す部分断面図であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。 第６の実施形態に係る高出力半導体装置を示す部分断面図であり、複数のフローティングフィールドリングのうち１つが断面図に示されている。
好ましい実施形態の詳細な説明
図面に使用されている参照符号およびその意味は、符号の説明に要約されている。通常、本明細書において、同様の要素は、同様の参照符号を有する。なお、記載された実施形態は、例示であり、本発明の範囲を限定しない。
図１は、第１の実施形態に係る高出力半導体装置１の部分断面図である。高出力半導体装置１は、シリコンカーバイド（ＳｉＣ）系ＰＩＮダイオードである。それは、第１の主面２と、第２の主面３とを有する４Ｈ−ＳｉＣウエハＷを含む。第２の主面３は、第１の主面２に平行で且つ横方向に延在する。ウエハＷは、活性領域ＡＲと、活性領域ＡＲを横方向に取り囲む終端領域ＴＲとを含む。ウエハＷは、第１の主面２から第２の主面３まで、ｐドープアノード層４（請求項における第１の半導体層）と、ｎドープドリフト層５（請求項における第２の半導体層）と、ｎドープドリフト層５のドーピング濃度よりも高いドーピング濃度を有するｎ＋ドープ基板層６（請求項における第３の半導体層）とを順番に含む。基板層のドーピング濃度は、典型的に５×１０１８ｃｍ−３以上である。アノード層４のドーピング濃度は、典型的に５×１０１６ｃｍ−３以上である。ドリフト層５は、アノード層４と直接接触することによって、主ｐｎ接合（請求項における第１のｐｎ接合）を形成する。第１の主面２には、アノード電極７（請求項における第１の電極）が形成され、アノード層４とオーミック接触を形成する。ウエハＷの第２の主面３には、カソード電極８（請求項における第２の電極）が形成され、基板層６とオーミック接触を形成する。電力半導体装置の電圧階級によって、ドリフト層５の厚さは、例えば３０〜４００μｍの範囲内で変動することができる。
複数の（第１の導電型の）ｐ＋ドープフローティングフィールドリング１０は、ウエハＷの第１の主面２に隣接する終端領域ＴＲにおいて形成されている。各々のフローティングフィールドリング１０は、リング状であり、活性領域ＡＲおよびアノード層４を横方向に取り囲む。これらのフローティングフィールドリング１０は、第１の主面２に平行な平面において、活性領域ＡＲおよび活性領域の近くに配置されたフローティングリングを取り囲む自己完結型リングである。また、各フローティングフィールドリング１０は、ドリフト層５と直接接触することによって、ｐｎ接合（請求項における第２のｐｎ接合）を形成する。フローティングフィールドリング１０は、典型的には１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲、典型的には１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲の最大ドーピング濃度を有する。
図１から分かるように、ドリフト層５は、終端領域ＴＲにおいて、表面層５ａとバルク層５ｂとを含む。表面層５ａは、第１の主面２からバルク層５ｂを離間するように、ウエハＷの第１の主面２に隣接して形成される。例えば、表面層５ａは、少なくとも最内側のフローティングフィールドリングとアノード層４、すなわち活性領域ＡＲとの間の領域および隣接する各対のフローティングフィールドリング１０の間の領域で、第１の主面２からバルク層５ｂを離間する。表面層５ａは、バルク層５ｂよりも低いドーピング濃度を有する点で、バルク層５ｂと異なる。具体的には、表面層５ａの平均ドーピング濃度は、バルク層５ｂの最小ドーピング濃度の５０％未満である。表面層５ａの平均ドーピング濃度は、典型的にはバルク層５ｂの最小ドーピング濃度の３０％未満であり、より典型的にはバルク層５ｂの最小ドーピング濃度の２０％未満である。表面層５ａの平均ドーピング濃度は、典型的にはバルク層５ｂの最小ドーピング濃度の１０％〜５０％の範囲、より典型的には２０％〜４０％の範囲にあってもよい。バルク層５ｂは、１×１０１６ｃｍ−３以下、典型的には５×１０１５ｃｍ−３以下、より典型的には１×１０１４ｃｍ−３〜１×１０１６ｃｍ−３の範囲、より典型的には５×１０１４ｃｍ−３〜５×１０１５ｃｍ−３の範囲の最小ドーピング濃度を有することができる。表面層５ｂは、エピタキシ法により形成されてもよい。この場合、表面層５ａとバルク層５ｂとの間の界面に位置する遷移領域のドーピングプロファイルは、ドーピング濃度の急峻な勾配を有する階段状とすることができる。遷移領域において、ドーピング濃度は、表面層５ａからバルク層５ｂまで少なくとも１００％増加する。遷移領域は、０．１μｍ未満の厚さを有する。第１の実施形態に係る高出力半導体装置１において、表面層５ａの深さｄＳＬは、フローティングフィールドリング１０の深さｄＦＦＲよりも大きい。したがって、第１の実施形態において、全て同様の深さｄＦＦＲを有するフローティングフィールドリング１０は、表面層５ａに埋め込まれる。
図１に示す第１の実施形態において、第１の（すなわち、最内側の）フローティングフィールドリング１０は、横方向に沿って距離ｄ０でアノード層７から離間される。この場合、距離ｄ０は、第１の主面２に平行で且つ隣接する平面において、アノード層４と第１のフローティングフィールドリング１０との間の最小距離である。距離ｄ０は、第１のフローティングフィールドリング１０の全体に亘って一定である。図１において、第２のフローティングフィールドリング１０と第１のフローティングフィールドリング１０の横方向の距離は、ｄ１であり、第３のフローティングリング１０と第２のフローティングフィールドリング１０との間の距離は、ｄ２であり、第４のフローティングリング１０と第３のフローティングフィールドリング１０との間の距離は、ｄ３である。距離ｄ０は、隣接するフローティングフィールドリング１０間の距離ｄ１、ｄ２、ｄ３のいずれよりも小さく、隣接するフローティングフィールドリング１０間の距離ｄ１、ｄ２、ｄ３は、内側から外側に向かって増加する（すなわち、活性領域ＡＲから離れる距離の増加に従って増加する）。距離ｄ０は、最外側の一対の隣接するフローティングフィールドリング１０の間の最大距離の２０％〜６０％であってもよい。距離ｄ０は、典型的には少なくとも２μｍ、より典型的には少なくとも３μｍである。隣接するフローティングフィールドリング１０は、表面層５ａおよび対応する高濃度ドーピング領域１５によって互いに離間される。同様に、第１のフローティングフィールドリング１０は、表面層５ａおよび対応する高濃度ドーピング領域１５によってアノード層４から離間される。第１の主面２に平行で且つ隣接する平面におけるフローティングフィールドリング１０の横幅ｗＦＦＲは、全てのフローティングフィールドリング１０に対して同様であってもよく、リング毎に変化してもよい。
第１の実施形態において、ドリフト層５は、複数のｎドープ高濃度ドーピング領域１５をさらに含む。各々の高濃度ドーピング領域は、ウエハＷの第１の主面２に隣接する終端領域ＴＲにおいて、活性領域ＡＲおよびアノード層７を横方向に取り囲むリング状半導体領域として形成される。各々の高濃度ドーピング領域は、活性領域ＡＲに面するフローティングフィールドリング１０の側面（すなわち、図１および２のフローティングフィールドリング１０の左側）で対応するフローティングフィールドリング１０と直接接触することによって、対応するフローティングフィールドリング１０とｐｎ接合を形成する。他の側面において、フローティングフィールドリング１０の各々は、対応する高濃度ドーピング領域１５と直接接触している。
各々の高濃度ドーピング領域１５は、バルク層５ｂの最小ドーピング濃度よりも高い最大ドーピング濃度を有する。典型的には、各々の高濃度ドーピング領域１５は、全ての箇所において、バルク層５ｂの最小ドーピング濃度よりも高い局所ドーピング濃度を有する。典型的には、バルク層５ｂのドーピング濃度は一定であり、高濃度ドーピング領域１５の全ての箇所の局所ドーピング濃度は、バルク層５ｂの一定のドーピング濃度よりも高い。典型的には、各々の高濃度ドーピング領域１５の最大ドーピング濃度は、１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲内である。活性領域ＡＲに隣接する高濃度ドーピング領域１５は、表面層５ａによって、活性領域ＡＲに向かう方向に沿ってアノード層４から離間される。残りの高濃度ドーピング領域１５（すなわち、活性領域ＡＲに隣接する高濃度ドーピング領域１５を除く全ての高濃度ドーピング領域１５）は、表面層５ａによって、活性領域ＡＲに向かう方向に沿って次のフローティングフィールド領域１０から離間される。
各々の高濃度ドーピング領域１５は、対応するフローティングフィールドリング１０の底面の一部を覆う。したがって、各々の高濃度ドーピング領域１５は、第１の主面２に平行な面に投影された直交投影において、対応するフローティングフィールドリング１０と重なっている。
各々の高濃度ドーピング領域１５は、第１の主面２に平行で且つ隣接する平面において横幅ｗＥＤＲを有する。この横幅ｗＥＤＲは、第１の主面２に平行で且つ隣接する平面において隣接するフローティングフィールドリング１０の横幅ｗＦＦＲよりも小さく、当該高濃度ドーピング領域１５、１５′、１５′′、１５′′′と、次のフローティングフィールド領域１０と、または表面層５ａによって活性領域ＡＲに向かう方向に沿って当該高濃度ドーピング領域１５、１５′、１５′′、１５′′′から離間されたアノード層４との間の離間距離よりも小さい。この場合、第１のフローティングフィールドリング１０の高濃度領域１５とアノード層４との離間距離は、ｄ０−ｗＥＤＲにより算出される。同様に、第２のフローティングリング１０の高濃度領域１５′と第１のフローティングリング１０との離間距離は、ｄ１−ｗＥＤＲにより算出され、第３のフローティングリング１０の高濃度領域１５′′と第２のフローティングリング１０との離間距離は、ｄ２−ｗＥＤＲにより計算され、以下同様である。典型的には、高濃度ドーピング領域１５、１５′、１５′′、１５′′′の横幅ｗＥＤＲは、０．３μｍ〜３μｍの範囲、より典型的には０．５〜２μｍの範囲にある。典型的には、隣接する２つのフローティングフィールドリング１０の各対の間の高濃度ドーピング領域１５、１５′、１５′′、１５′′′の横幅ｗＥＤＲは、２つの隣接するフローティングフィールドリング１０の間の距離の半分未満であり、より典型的には２つの隣接するフローティングフィールドリング１０の間の距離の３分の１未満である。
終端領域ＴＲにおいて、パッシベーション層２０がウエハＷの第１の主面２の上面に形成されている。
エッジ終端構造内のフローティングフィールドリング１０の数は、高出力半導体装置１の電圧階級およびフローティングフィールドリング１０の深さｄＦＦＲによって変化してもよい。フローティングフィールドリング１０の総数は、最大２００であってもよい。
以下、図３を参照して、高出力半導体装置の第２の実施形態を説明する。第２の実施形態は、第１の実施形態と多くの類似点を有するため、第１の実施形態との相違点のみを説明する。残りの特徴は、第１の実施形態と同様であり、図１および２を参照して上述した第１の実施形態を参考する。第２の実施形態に係る高出力半導体装置の高濃度ドーピング領域１５′は、フローティングフィールドリング１０の深さｄＦＦＲと同様の深さｄＥＤＲ′を有する点で、第１の実施形態の高濃度ドーピング領域１５と異なる。したがって、第１の実施形態の高濃度ドーピング領域１５と対照的に、高濃度ドーピング領域１５′は、フローティングフィールドリング１０の底面を覆わない。
以下、図４を参照して、高出力半導体装置の第３の実施形態を説明する。第３の実施形態は、第１の実施形態と多くの類似点を有するため、第１の実施形態との相違点のみを説明する。残りの特徴は、第１の実施形態と同様であり、図１および２を参照して上述した第１の実施形態を参考する。第３の実施形態に係る高出力半導体装置は、高濃度ドーピング領域１５′′から表面層５ａへの遷移領域および高濃度ドーピング領域１５′′からフローティングフィールドリング１０への遷移領域におけるドーピングプロファイルが階段状である点で、第１の実施形態に係る高出力半導体装置と異なる。これは、ｎ型ドーパントの注入または拡散によって高濃度ドーピング領域１５を形成するのではなく、トレンチを充填することによって高濃度ドーピング領域１５′′を形成する製造方法によって達成される。また、第３の実施形態において、高濃度ドーピング領域１５′′の横幅は、第１の主面から底部まで実質的に一定である。典型的には、幅は、第１の主面２から、第１の主面２と反対側の高濃度ドーピング領域１５′′の底面まで１０％未満で変動する。急激なドーピングプロファイルまたは階段状のドーピングプロファイルによって、高濃度ドーピング領域１５′′の比較的小さい横幅ｗＥＤＲ′′を使用することができるため、第３の実施形態の高濃度ドーピング領域１５′′は、第１の実施形態の注入／拡散高濃度ドーピング領域１５に比べてより少ない面積を必要とする。また、高濃度ドーピング領域１５′′からｐ型フローティングフィールドリング１０への急激な階段状の遷移は、フローティングフィールドリング１０間の電界結合をさらに改善することができる。
以下、図５を参照して、高出力半導体装置の第４の実施形態を説明する。第４の実施形態は、第１の実施形態と多くの類似点を有するため、第１の実施形態との相違点のみを説明する。残りの特徴は、第１の実施形態と同様であり、図１および２を参照して上述した第１の実施形態を参考する。第４の実施形態に係る高出力半導体装置は、高濃度ドーピング領域１５′′′がフローティングフィールドリング１０の底面の（比較的小さい）一部ではなく、フローティングフィールドリング１０の底面の大部分または全体を覆う点で、第１の実施形態に係る高出力半導体装置と異なる。これによって、フローティングフィールドリング１０間の電界結合をさらに改善することができる。
以下、図６を参照して、高出力半導体装置の第５の実施形態について説明する。第５の実施形態は、第１の実施形態と多くの類似点を有するため、第１の実施形態との相違点のみを説明する。残りの特徴は、第１の実施形態と同様であり、図１および２を参照して上述した第１の実施形態を参考する。第５の実施形態に係る高出力半導体装置は、活性領域から離れるフローティングフィールドリング１０の側面に、すなわち、高濃度ドーピング領域１５が設けられたフローティングフィールドリング１０の側面と反対側の面にｐ型拡張領域３０を設けた点で、第４の実施形態に係る高出力半導体装置と異なる。拡張領域３０は、フローティングリング１０と直接接触しており、フローティングフィールドリング１０のドーピング濃度よりも低いドーピング濃度を有している。それは、第１の主面２から、フローティングフィールドリング１０の深さよりも深い深さｄＥＲで延在する。拡張領域３０は、最大の電界ピークを低減することができるという有利な効果を有する。
図７は、第６の実施形態の高出力半導体装置を示している。第６の実施形態の高出力半導体装置は、図５に示す第４の実施形態の高濃度ドーピング領域１５′′′を使用する点のみで、前述した第５の実施形態と異なる。
なお、添付の特許請求の範囲によって規定された本発明の思想から逸脱することなく、上述した実施形態の変更が可能であることは、当業者には明らかであろう。
上述した実施形態において、表面層５ａは、第１の主側面２から、フローティングフィールドリング１０の深さｄＦＦＲよりも深い深さｄＳＬまで延在する。本発明の一部ではない例において、表面層５ａの深さｄＳＬがフローティングフィールドリング１０の深さｄＦＦＲの少なくとも８０％である場合、フローティングフィールドリング１０間の電界結合を著しく改善することができる。典型的には、表面層５ａは、第１の主側面２から、フローティングフィールドリング１０の深さｄＦＦＲと少なくとも同様の深さｄＳＬまで延在することができる。
上述した実施形態において、半導体ウエハＷの材料、特にアノード層４の材料、ドリフト層５の材料および基板層６の材料は、４Ｈ−ＳｉＣであると記載されている。しかしながら、シリコンまたはＩＩＩ族窒化物などの他の半導体材料、例えば、窒化ガリウムまたは窒化アルミニウムを使用することも可能である。半導体材料がシリコンである場合、高濃度ドーピング領域の最大ドーピング濃度は、典型的には１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３の範囲にある。
上述した実施形態において、高出力半導体装置は、高出力ダイオード（ＰＩＮダイオード）であると記載されている。しかしながら、上述したエッジ終端構造は、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、またはサイリスタに利用されてもよい。一部の高出力半導体装置の場合、例えばＩＧＢＴの場合、第１の半導体層は、上述した実施形態のようにアノード層ではなくカソード層であり、第１の電極は、上述した実施形態のようにアノード電極ではなくカソード電極であり、第２の電極は、上述した実施形態のようにカソード電極ではなくアノード電極である。また、一部の高出力半導体装置は、ｎ＋ドープバッファ層（請求項の第３の半導体層に対応する）とアノード電極（請求項の第２の電極に対応する）との間にｐ＋ドープ基板層が挿入されているＩＧＢＴなどの追加の半導体層を含むことができる。
上述した全ての実施形態は、フローティングフィールドリング１０の深さｄＦＦＲと少なくとも同様である深さｄＥＤＲ、ｄＥＤＲ′を有する高濃度ドーピング領域１５、１５′、１５′′、１５′′′を含む。本発明の一部ではない例において、より浅い高濃度ドーピング領域を用いて、面積効率の改善を達成することもできる。
上記の実施形態は、特定の導電型を用いて説明した。ｐ型層として記載された全ての層がｎ型層になり、ｎ型層として記載された全ての層がｐ型層になるように、上述した実施形態における半導体層の導電型を変更することができる。
なお、「含む（comprising）」という用語は、他の要素またはステップを除外するものではなく、不定冠詞「a」または「an」は、複数形を除外するものではない。また、異なる実施形態に関連して説明した要素は、組み合わせられてもよい。
１ 高出力半導体装置、２ 第１の主面、３ 第２の主面、４ （ｐドープ）アノード層、５ （ｎドープ）ドリフト層、５ａ 表面層、５ｂ バルク層、６ （ｎ＋ドープ）基板層、７ アノード電極、８ カソード電極、１０ （ｐ＋ドープ）フローティングフィールドリング、１５，１５′，１５′′，１５′′′ 高濃度ドーピング領域、２０ パッシベーション層、ＡＲ 活性領域、ｄ０，ｄ１，ｄ２，ｄ３ 距離、ｄＥＤＲ，ｄＥＤＲ′ 高濃度ドーピング領域の深さ、ｄＥＲ 拡張領域の深さ、ｄＦＦＲ フローティングフィールドリングの深さ、ｄＳＬ 表面層の深さ、ＴＲ 終端領域、ｗＥＤＲ，ｗＥＤＲ′′ 高濃度ドーピング領域の横幅、ｗＦＦＲ フローティングリングの横幅、Ｗ ウエハ。

Claims (12)

  1. 高出力半導体装置（１）であって、
    ウエハ（Ｗ）を含み、
    前記ウエハ（Ｗ）は、第１の主面（２）と、前記第１の主面（２）に平行で且つ横方向に延在する第２の主面（３）と、活性領域（ＡＲ）と、前記活性領域（ＡＲ）を横方向に取り囲む終端領域（ＴＲ）とを有し、
    前記ウエハ（Ｗ）は、第１の主面（２）から第２の主面（３）まで順番に、
    （ａ）ｎ導電型またはｐ導電型である第１の導電型の第１の半導体層（４）と、
    （ｂ）前記第１の導電型とは異なる第２の導電型であって、前記第１の半導体層（４）と直接接触することによって第１のｐｎ接合を形成する第２の半導体層（５）と、
    （ｃ）前記第２の半導体層（５）よりも高いドーピング濃度を有する前記第２の導電型の第３の半導体層（６）とを含み、
    前記第１の主面（２）には、前記第１の半導体層（４）と第１の接続を形成するように第１の電極（７）が形成され、
    第２の主面（３）には、第２の接続を形成するように第２の電極（８）が形成され、
    前記ウエハ（Ｗ）の前記第１の主面（２）に隣接する前記終端領域（ＴＲ）には、複数のフローティングフィールドリング（１０）が形成され、各々の前記フローティングフィールドリング（１０）は、前記第１の導電型の第１のリング状半導体領域であり、前記第１のリング状半導体領域は、前記活性領域（ＡＲ）および前記第１の半導体層（４）を横方向に取り囲み且つ前記第２の半導体層（５）と第２のｐｎ接合を形成し、前記フローティングフィールドリング（１０）は、横方向に互いに離間され、前記第２の半導体層（５）によって互いに離間され、
    前記終端領域（ＴＲ）において、前記第２の半導体層（５）は、表面層（５ａ）と、バルク層（５ｂ）とを含み、前記表面層（５ａ）は、前記第１の主面（２）に隣接して形成され、前記バルク層（５ｂ）の最小ドーピング濃度の５０％未満の平均ドーピング濃度を有し、
    前記第２の半導体層（５）は、複数の高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）を含み、
    各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、前記ウエハ（Ｗ）の前記第１の主面（２）に隣接する前記終端領域（ＴＲ）に形成され、
    各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、第２の導電型の第２のリング状半導体領域であり、前記第２のリング状半導体領域は、前記活性領域（ＡＲ）および前記第１の半導体層（４）を横方向に取り囲み、各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、少なくとも前記活性領域（ＡＲ）に面する当該フローティングフィールドリング（１０）の側面において、対応する１つの前記フローティングフィールドリング（１０）と直接接触し、
    各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、前記バルク層（５ｂ）の最小ドーピング濃度よりも高い最大ドーピング濃度を有し、
    各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、前記活性領域（ＡＲ）に隣接する高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）を除き、前記表面層（５ａ）によって、前記活性領域（ＡＲ）に向かう方向に沿って次のフローティングフィールド領域（１０）から離間され、
    前記活性領域（ＡＲ）に隣接する前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′′）は、前記表面層（５ａ）によって、前記活性領域（ＡＲ）に向かう方向に沿って前記第１の半導体層（４）から離間され、
    各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、前記第１の主面（２）から、少なくとも前記フローティングフィールドリング（１０）の深さ（ｄＦＦＲ）である深さ（ｄＥＤＲ，ｄＥＤＲ′）まで延在する、高出力半導体装置（１）。
  2. 前記表面層（５ａ）の前記平均ドーピング濃度が、前記バルク層（５ｂ）の前記最小ドーピング濃度の１０％〜５０％の範囲または前記バルク層（５ｂ）の前記最小ドーピング濃度の２０％〜４０％の範囲にある、請求項１に記載の高出力半導体装置（１）。
  3. 前記表面層（５ａ）と前記バルク層（５ｂ）との間の界面に位置する遷移領域のドーピングプロファイルは、前記遷移領域において前記表面層（５ａ）から前記バルク層（５ｂ）まで少なくとも１００％増加する前記ドーピング濃度の急峻な勾配を有する階段状であり、
    前記遷移領域は、０．１μｍ未満の厚さを有する、請求項１または２に記載の高出力半導体装置（１）。
  4. 前記表面層（５ａ）は、前記第１の主面（２）から、前記フローティングフィールドリング（１０）の前記深さ（ｄＦＦＲ）と少なくとも同様の深さ（ｄＳＬ）まで延在する、請求項１〜３のいずれか１項に記載の高出力半導体装置（１）。
  5. 前記表面層（５ａ）は、前記フローティングフィールドリング（１０）が前記表面層（５ａ）に埋め込まれるように、前記第１の主面（２）から、前記フローティングフィールドリング（１０）の前記深さ（ｄＦＦＲ）よりも深い深さ（ｄＳＬ）まで延在する、請求項１〜４のいずれか１項に記載の高出力半導体装置（１）。
  6. 前記バルク層（５ｂ）の前記最小ドーピング濃度は、５×１０１５ｃｍ−３未満である、請求項１〜５のいずれか１項に記載の高出力半導体装置（１）。
  7. 各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）の前記最大ドーピング濃度は、１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲にある、請求項１〜６のいずれか１項に記載の高出力半導体装置（１）。
  8. 各々の前記高濃度ドーピング領域（１５，１５′′′）は、前記対応するフローティングフィールドリング（１０）の底面の少なくとも一部を覆う、請求項１〜７のいずれか１項に記載の高出力半導体装置（１）。
  9. 各々の前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）は、前記第１の主面（２）に隣接する横幅（ｗＥＤＲ，ｗＥＤＲ′′）を有し、
    前記横幅は、
    前記第１の主面（２）に隣接する近くのフローティングフィールドリング（１０）の横幅（ｗＦＦＲ）よりも小さく、
    前記活性領域（ＡＲ）に隣接する高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）を除き前記高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）の各々において、当該高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）と、前記表面層（５ａ）によって前記活性領域（ＡＲ）に向かう方向に沿って当該高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）から離間された次のフローティングフィールド領域（１０）との間の距離よりも小さく、
    前記活性領域（ＡＲ）に隣接する高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）において、当該高濃度ドーピング領域（１５，１５′，１５′′，１５′′′）と、前記表面層（５ａ）によって、前記活性領域（ＡＲ）に向かう方向に沿って当該高濃度ドーピング領域から離間された前記第１の半導体層（４）との間の距離よりも小さい、請求項１〜８のいずれか１項に記載の高出力半導体装置（１）。
  10. 複数の拡張領域（３０）を含み、
    前記拡張領域（３０）の各々は、前記第１の導電型の第３のリング状半導体領域として形成され、前記フローティングフィールドリング（１０）よりも低い最大ドーピング濃度を有し、
    各々の前記拡張領域（３０）は、前記対応するフローティングフィールドリング（１０）を囲み且つ前記対応するフローティングフィールドリング（１０）と直接接触するように、前記対応するフローティングリング（１０）の側面に形成され、
    各々の前記拡張領域（３０）は、前記第１の主面（２）から、前記対応するフローティングフィールドリング（１０）の前記深さ（ｄＦＦＲ）よりも深い深さ（ｄＥＲ）まで延在する、請求項１〜９のいずれか１項に記載の高出力半導体装置（１）。
  11. 前記第１〜第３の半導体層（４，５，６）および前記フローティングフィールドリング（１０）は、炭化ケイ素から形成される、請求項１〜１０のいずれか１項に記載の高出力半導体装置（１）。
  12. 前記表面層（５ａ）は、少なくとも最内側のフローティングフィールドリング（１０）と前記活性領域（ＡＲ）との間および対となる隣接するフローティングフィールドリング（１０）の各々の間の領域において、前記バルク層（５ｂ）を前記第１の主面（２）から離間させる、請求項１〜１１のいずれか１項に記載の高出力半導体装置（１０）。
JP2018527092A 2015-11-27 2016-09-21 面積効率の良いフローティングフィールドリング終端 Active JP6833848B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15196659.5 2015-11-27
EP15196659 2015-11-27
PCT/EP2016/072401 WO2017089003A1 (en) 2015-11-27 2016-09-21 Area efficient floating field ring termination

Publications (2)

Publication Number Publication Date
JP2019500746A JP2019500746A (ja) 2019-01-10
JP6833848B2 true JP6833848B2 (ja) 2021-02-24

Family

ID=54705470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018527092A Active JP6833848B2 (ja) 2015-11-27 2016-09-21 面積効率の良いフローティングフィールドリング終端

Country Status (5)

Country Link
US (1) US10629677B2 (ja)
EP (1) EP3353814B1 (ja)
JP (1) JP6833848B2 (ja)
CN (1) CN108475701B (ja)
WO (1) WO2017089003A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP7077648B2 (ja) * 2017-02-16 2022-05-31 富士電機株式会社 半導体装置
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
EP3975266A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. Semiconductor device with improved junction termination extension region
KR102521909B1 (ko) * 2020-12-11 2023-04-17 현대모비스 주식회사 전력 반도체 소자의 제조 방법
TWI782390B (zh) * 2021-01-08 2022-11-01 力晶積成電子製造股份有限公司 半導體結構
CN113707711B (zh) * 2021-08-20 2024-03-29 南瑞联研半导体有限责任公司 一种包含融合电阻的结终端结构及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
US5075739A (en) 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
US5345101A (en) * 1993-06-28 1994-09-06 Motorola, Inc. High voltage semiconductor structure and method
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
GB2355110A (en) * 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
US8110888B2 (en) * 2007-09-18 2012-02-07 Microsemi Corporation Edge termination for high voltage semiconductor device
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP6005903B2 (ja) * 2010-04-13 2016-10-12 新電元工業株式会社 半導体装置の製造方法
CN102222619B (zh) * 2010-04-13 2015-04-15 新电元工业株式会社 半导体装置的制造方法
US9530672B2 (en) * 2012-03-19 2016-12-27 Fuji Electric Co., Ltd. Production method for a semiconductor device
US9406762B2 (en) 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
CN103839805B (zh) * 2012-11-23 2018-09-11 中国科学院微电子研究所 一种功率器件的制备方法
CN103199104B (zh) * 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
US9293524B2 (en) * 2014-05-02 2016-03-22 Infineon Technologies Ag Semiconductor device with a field ring edge termination structure and a separation trench arranged between different field rings

Also Published As

Publication number Publication date
EP3353814A1 (en) 2018-08-01
EP3353814B1 (en) 2019-07-10
US10629677B2 (en) 2020-04-21
US20190035884A1 (en) 2019-01-31
CN108475701A (zh) 2018-08-31
WO2017089003A1 (en) 2017-06-01
CN108475701B (zh) 2021-03-30
JP2019500746A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
US9059284B2 (en) Semiconductor device
US8896084B2 (en) Semiconductor device
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP4621708B2 (ja) 半導体装置及びその製造方法
JP5787853B2 (ja) 電力用半導体装置
JP5188037B2 (ja) 半導体装置
US9659927B2 (en) Junction barrier Schottky rectifier
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
US10090417B2 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
KR20140023942A (ko) 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
JP7030665B2 (ja) 半導体装置
EP3012870A1 (en) Edge termination for high voltage semiconductor devices
US9455148B2 (en) Method for manufacturing semiconductor device
US9613951B2 (en) Semiconductor device with diode
TW202335308A (zh) 寬能隙半導體元件與其製造方法
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
CN116569341A (zh) 带有具有不同局部区域的侧表面的半导体器件
JP2014060301A (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210203

R150 Certificate of patent or registration of utility model

Ref document number: 6833848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350