Nothing Special   »   [go: up one dir, main page]

JP6873147B2 - ３ｄ電子モジュールの小型化チップオンチップ相互接続の方法 - Google Patents

３ｄ電子モジュールの小型化チップオンチップ相互接続の方法 Download PDF

Info

Publication number
JP6873147B2
JP6873147B2 JP2018543640A JP2018543640A JP6873147B2 JP 6873147 B2 JP6873147 B2 JP 6873147B2 JP 2018543640 A JP2018543640 A JP 2018543640A JP 2018543640 A JP2018543640 A JP 2018543640A JP 6873147 B2 JP6873147 B2 JP 6873147B2
Authority
JP
Japan
Prior art keywords
bonding wire
vertical
laminate
electronic module
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018543640A
Other languages
English (en)
Other versions
JP2019506005A (ja
Inventor
バル，クリスチャン
Original Assignee
スリーディー プラス
スリーディー プラス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スリーディー プラス, スリーディー プラス filed Critical スリーディー プラス
Publication of JP2019506005A publication Critical patent/JP2019506005A/ja
Application granted granted Critical
Publication of JP6873147B2 publication Critical patent/JP6873147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明の分野は、３Ｄ電子モジュールの分野であり、より具体的には、積層チップの相互接続の分野である。
重なり合って積層されるチップを相互接続するための１つの解決策は、メタライズされている、積層体の垂直面を使用して、チップ間に電気的接続を形成するものである。これらのチップは、接続バンプに接続されている接続パッドを含むが、これらのパッドからつながる電気的ボンディングワイヤを含まない。ＷＤｏＤ技術とも呼ばれる、このような解決策は、仏国特許第２ ８５７ １５７号明細書（発明者：Ｖａｌ ＣｈｒｉｓｔｉａｎおよびＬｉｇｎｉｅｒ Ｏｌｉｖｉｅｒ）および仏国特許第２ ９０５ １９８号明細書（発明者：Ｖａｌ Ｃｈｒｉｓｔｉａｎ）で説明される。しかしながら、それは実施するのに費用がかかる。
より安価な１つの解決策は、積層し配線したチップを使用する、チップオンチップ（ＣｏＣ）技術を使用するものである。この技術を使用して得られる３Ｄ電子モジュールの１つの実施例が図１に示されており、２つのチップ１がＰＣＢ（プリント回路基板）などの相互接続基板２に積層されている。規則的に配線されたワイヤリボン１５が各チップ１のパッド１０を基板２のはんだバンプ３０に連結し、第１のチップは基板２に接着され、第２のチップは第１のチップに接着されていることがわかる。
チップオンチップ（ＣｏＣ）技術を使用してチップを積層することは、今日に至るまで、（例えば電話などで）世界中で最も密度が高く最もよく使用される技法の１つである。積層チップ１は、接続パッド１０と、これらのパッドからつながる電気的ボンディングワイヤ１５とを含む。
しかしながら、このＣｏＣ技術を使用して得られる積層体がとる「フットプリント」または水平面積（すなわち、積層の方向ｚに垂直な平面ｘ、ｙにおける面積）は、一般に、ＷＤｏＤ技術を使用して得られるその大きさの２倍である。小さいチップの場合の６×６ｍｍ２から大きいチップの場合の９×９ｍｍ２の間に通常含まれる水平面積を有する、可変サイズのチップは、一般に、接続バンプを用いて積層体を別の外部回路と相互接続するために相互接続回路２に積層される。可変面積を有するチップの積層体の場合、チップは、面積が減少する順序で積層される（最も大きいチップがＰＣＢ上の積層体の最下部にあり、最も小さいチップが積層体の最上部にある）。
キャリア基板上のはんだバンプ３０は、相当量の空間を要する。これらのはんだバンプで、各ワイヤリボン間の距離は、４００μｍから８００μｍまで、すなわち平均５００μｍで変化すると推定される。４つの積層チップについて、積層体の周りの４×５００μｍ＝２０００μｍ＝２ｍｍの距離が得られ、すなわち、これらの電気的ボンディングワイヤを備えた積層体について、
− ４つの小さいチップの積層体については（６ｍｍ＋（２×２ｍｍ））×（６ｍｍ＋（２×２ｍｍ））＝１００ｍｍ２の水平面積が得られ、一方、ＷＤｏｄを使用すると、チップの周りに１００μｍ存在し、それは６．２×６．２＝３８．５ｍｍ２の、すなわちＣｏＣ技術を使用する面積よりも２．５倍小さい面積を与え、
− 少なくとも１つの大きいチップを有する４つのチップの積層体については（９ｍｍ＋（２×２ｍｍ））×（９ｍｍ＋（２×２ｍｍ））＝１６９ｍｍ２の水平面積が得られ、一方ＷＤｏＤは、９．２×９．２＝８４．６ｍｍ２の、すなわちＣｏＣ技術を使用する面積よりも２倍小さい面積を与える。
さらに、ボンディングワイヤの長さは、チップに最も近いリボンとチップから最も遠くにあるリボンとの間で１から３まで変化する。
｛ワイヤが基板に接着された−ＰＣＢを有する積層体｝アセンブリは、次に樹脂でオーバーモールドされ、それからダイシングされて、製造業者にすぐに供給できる３Ｄ電子モジュールが得られる。
加えて、積層体が、特に２ＧＨｚを超える、マイクロ波周波数領域で動作するチップを含むとき、シグナルインテグリティの問題が生じる。
仏国特許第２ ８５７ １５７号明細書 仏国特許第２ ９０５ １９８号明細書
したがって、製造コスト、「フットプリント」、およびマイクロ波周波数におけるシグナルインテグリティに関して、前述の要求のすべてを同時に満たす、積層チップを相互接続する方法の必要性がまだ残っている。
より具体的には、本発明の１つの主題は、相互接続パッドを備えた少なくとも１つのチップを各ダイが含む、電子ダイの積層体を垂直方向と呼ばれる方向に含む、３Ｄ電子モジュールである。この積層体は、接続バンプを備えた、モジュールのための相互接続回路に取り付けられる。各チップのパッドは、モジュールのための相互接続回路にそれ自体が電気的に連結される垂直バスに、電気的ボンディングワイヤによって接続され、ボンディングワイヤおよびそれが接続される垂直バスは、チップのパッドと相互接続回路との間に導電体を形成する。それは主として、各電気的ボンディングワイヤが、垂直平面において斜角を形成することによってその垂直バスに連結されることと、１つのダイのチップのパッドと、対応する垂直バスとの間のボンディングワイヤの長さは、別のダイのチップのまったく同じパッドと、対応する垂直バスとの間のボンディングワイヤの長さと異なり、この相違は、１つのダイのチップのパッドと相互接続回路との間の導電体、および他方のダイのチップの前記同じパッドと相互接続回路との間の導電体が同じ長さであるように、１つのダイから他方のダイへの垂直バスの垂直方向の長さの差を補償するために非直線的な方式でボンディングワイヤを配線することによって得られることとを特徴とする。
１つの実施形態によれば、相互接続回路は斜めのボンディングワイヤを含み、垂直バスは相互接続回路の外側に位置する平面内にある。
別の実施形態によれば、相互接続回路はボンディングワイヤを何も含まず、垂直バスは相互接続回路を通過する。
チップは１ＧＨｚを超えて動作することが可能であってもよい。
メタライゼーションおよびエッチングによって通常得られる、垂直バスの厚さは一般に１０μｍ未満である。
１つの代替方法によれば、垂直バスはメタライズビアの形をとる。
受動部品を有しボンディングワイヤを含む電子回路を積層体に挿入することができる。
本発明の別の主題は、上述のような３Ｄ電子モジュールを製造する方法であって、それが、一括して実行される以下のステップ：
Ａ）相互接続回路の上に電子ダイを積層し、垂直平面において傾斜したボンディングワイヤを得るように、ボンディングワイヤを用いて相互接続回路と同じレベルに位置するメタライズ基板にチップ（または複数のチップ）のパッドを接続するステップであって、所定の積層体が得られるまで、先行する積層体の上に新しい電子ダイを積層してこのステップを繰り返す、ステップと、
Ｂ）エポキシ樹脂を堆積させて、積層体および積層体のボンディングワイヤ、ならびに相互接続回路をオーバーモールドするステップと、
Ｃ）積層体の外側に位置する垂直平面に沿って樹脂を垂直に切断して、複数のパッケージを得るステップと
を含むことと、
それが、各パッケージに対して個別に実行される以下のステップ：垂直バスを形成し３Ｄ電子モジュールを得るように、パッケージの垂直面をメタライズしエッチングするステップを含むことと
を特徴とする方法である。
１つの代替方法によれば、３Ｄ電子モジュールを製造する方法は、一括して実行される以下のステップ：
Ａ）相互接続回路の上に電子ダイを積層し、垂直平面において傾斜したボンディングワイヤを得るように、ボンディングワイヤを用いて相互接続回路と同じレベルに位置するメタライズ基板にチップ（または複数のチップ）のパッドを接続するステップであって、所定の積層体が得られるまで、先行する積層体の上に新しい電子ダイを積層してこのステップを繰り返す、ステップと、
Ｂ）エポキシ樹脂を堆積させて、積層体および積層体のボンディングワイヤ、ならびに相互接続回路をオーバーモールドするステップと、
Ｃ）積層体の外側に樹脂を貫いてビアを穿ち、ビアをメタライズして垂直バスを形成するステップと、
Ｄ）ビアの向こう側の垂直平面に沿って樹脂を垂直に切断して、複数のパッケージを得るステップと
を含む。
相互接続回路はボンディングワイヤを何も含まなくてもよく、切断動作はそのとき、ＰＣＢを通過する垂直平面を通して行われる。
相互接続回路は、メタライズ基板に連結されるボンディングワイヤを含んでもよく、切断動作はそのとき、相互接続回路とメタライズ基板との間に位置する垂直平面を通して行われ、ボンディングワイヤは、垂直切断面において斜角を形成する。
本発明の他の特徴および利点は、非限定的な例として添付図面を参照して与えられる、以下の詳細な説明を読めば明らかになるであろう。
上述のように、従来技術によるＣｏＣ技術を使用して得られる３Ｄ電子モジュールの実施例を断面で概略的に示す。 直角での電気的接続を断面で概略的に示す。 斜角（非直角）での電気的接続を断面で概略的に示す。 本発明による方法によって製造される標準的なＰＣＢを有する３Ｄ電子モジュールの実施例を断面で概略的に示す。 本発明による方法によって製造されるボンディングワイヤを有するＰＣＢを有する３Ｄ電子モジュールの実施例を断面で概略的に示す。 垂直バスの１つの実施形態を上から見たビアの形で概略的に示す。 垂直バスの１つの実施形態を断面で見たビアの形で概略的に示す。 非直線的なボンディングワイヤ、エッチングされた垂直バス、およびボンディングワイヤのないＰＣＢを有する、本発明による３Ｄ電子モジュールの実施例を遠近法で概略的に示す。
１つの図から別の図へ、同じ要素には同じ参照符号が付いている。
説明の残りの部分で、「高い」および「低い」という表現は、説明される図の方向づけを基準にして使用される。３Ｄ電子モジュールが他の方向づけに従って配置され得る限りにおいて、方向を示す用語は、実例として示され限定的ではない。
本発明による解決策は、ＣｏＣおよびＷＤｏＤ技術の巧妙な組合せに基づいている。チップは、ＣｏＣ技術を使用して相互接続回路基板に積層され、全体的なアセンブリは、樹脂中にオーバーモールドされる。次に、ＷＤｏＤ技術を使用して、このアセンブリは垂直にダイシングされ、切断面の表面に現れるボンディングワイヤは、それから、チップを互いにおよび相互接続回路と垂直に相互接続する目的で、垂直金属バスに接続される。
出願者は、マイクロ波周波数領域で動作する積層体の面での垂直接続に関する３Ｄ電子モジュールの問題の原因を識別した。具体的には、図２ａに示されるように直角（α１＝９０°）に配置されている導電体（チップ１からつながる導体１５、および垂直導体４１）間でＴ接続をするとき、電子が接続箇所で反射され、それは電気的接続に干渉しこれを弱める。
これらの電子反射を回避するための本発明による解決策は、積層体の水平面積を最小に保ちつつ、垂直バス４１との接続箇所で、斜め接続、すなわち、図２ｂに示されるような斜角または非直角（α２＜９０°またはα２＞９０°）での接続をすることである。
このような３Ｄ電子モジュールを製造する方法のステップをここで詳細に説明する。
積層体のための基板が製造される。基板は、一般に多層の、相互接続回路２であり、それは、銅製の導線を含むＰＣＢ、またはタングステン、ニッケルもしくは金の導線を含むアルミナ基板とすることができる。説明の残り全体を通して、相互接続回路として、例としてＰＣＢを使用する。このＰＣＢは、複数の構成を有し得る。
− 図３に示されるように、樹脂５中にオーバーモールドされたアセンブリを平面Ｄに沿ってダイシングするときＰＣＢがそれ自体ダイシングされるように、積層体４の水平面積よりも大きい水平面積を有する、標準的なＰＣＢ２ａ、すなわちボンディングワイヤのないＰＣＢであって、ＰＣＢ２ａと、チップ１からつながり積層体の切断面の表面に現れるボンディングワイヤ１５の断面１５１との間の垂直相互接続は、切断面１５１に接続され、ＰＣＢに含まれる金属導体２１と合流する、垂直バス４１を形成することによってなされる。
− 宇宙応用を含む、ある一定の用途については、ＰＣＢをダイシングしないことが好ましい。その場合、積層体４の他のワイヤ１５と整合するように、ＰＣＢの周囲に配列される接続パッド２０からつながるボンディングワイヤ２５を有するＰＣＢ２ｂが使用される。垂直相互接続はそのとき、ＰＣＢの導体２１を通過することなく、ワイヤのすべての断面１５１、２５１の間でなされる。
両方の場合に、相互接続回路２は、それ自体構成部品２２（一般に受動部品）を含み、それらは、
・図３および４に示されるように、埋込みダイプロセスによる現在の傾向である、ＰＣＢに埋め込まれ、
・リフローソルダリングおよび／またはワイヤボンディングによって、ＰＣＢまたはアルミナ基板の裏側（＝最下部）に取り付けられ、それから平らな表面を有するようにオーバーモールドされ、上側は、チップオンチップチップのワイヤボンディングのために使用される。
もちろん、構成部品を有するＰＣＢまたはアルミナ基板が、ボンディングワイヤなしで、標準的方法で使用されるとき、図３に見られるように、ＰＣＢまたはアルミナ基板を通るＤに沿ったダイシング動作は、構成部品の外側で行われる。
積層体４がそれからチップオンチップ製造方法の第１のステップに従ってこのＰＣＢ上に形成される。第１のチップがＰＣＢに接着されて、それからワイヤ１５を使用して配線され、第２のチップが第１のチップに接着されて、それから配線され、第３のチップが先行するレベルに接着されて、それから配線される、などである。積層体の各レベルは１つまたは複数のチップ１を含むことができ、これらはそのとき、少なくとも１つのチップ１を含む電子ダイ１６と呼ばれる。図３および４を参照して説明される以下のステップは、一括して実行される。
Ａ）例えばエポキシ接着剤などの、接着剤１２を用いて相互接続回路２の上にダイ１６を積層し、斜めのボンディングワイヤ、すなわち図２ｂに示されるように垂直平面ｚにおいて傾斜したワイヤを得るように、電気的ボンディングワイヤ１５を介して、ＰＣＢ２上に配置されたメタライズ基板６にダイ１６のチップ（または複数のチップ）のパッド１０を接続するステップであって、少なくとも２つのダイの、および通常４〜９個のダイを含む、ダイの所定の積層体を得るまで、下層のダイの上に新しいダイを積層することによってこのステップを繰り返す。キャリア基板６はＰＣＢ２の一部を形成してもよいが、その機能はさまざまなワイヤ１５のためのはんだバンプ３０を支持することだけであるから、ＰＣＢのような複数の相互接続レベルを必要としない、より単純なキャリアを使用する方がより安価である。ニッケルまたは金でメタライズされた銅シートなどの、金属キャリア６で十分である。
Ｂ）エポキシ樹脂５を堆積させて、斜めのボンディングワイヤ１５（および任意選択で２５）を有する積層体４と、ＰＣＢ２とをオーバーモールドするステップ、
Ｃ）積層体の外側に位置する４つの垂直切断面に沿って樹脂５を切断して、複数のパッケージを得るステップ。ワイヤ１５のセットの断面は、モジュールの１つ、２つ、３つまたは４つの面に出現し、ボンディングワイヤは、対応する切断面において斜角を形成する。
標準的なＰＣＢ２ａを使用するとき、１つ（または複数）の垂直切断面Ｄは、最大の水平面積を有するチップ１の縁部から約０．２ｍｍに通常位置すると同時に、図３に示されるように、ＰＣＢを通過する。
図４に示されるようにボンディングワイヤを有するＰＣＢ２ｂを使用するとき、製造方法は、ステップＡ）と同様に、斜めのボンディングワイヤを得るように、ボンディングワイヤ２５を使用してＰＣＢ２ｂのパッド２０をメタライズ基板６に接続する（ステップＡ）の前の）事前のステップを含む。ステップＣ）の垂直切断面は、（上に積層されたダイの水平面積よりも大きい水平面積を有する）ＰＣＢ２ｂとメタライズ基板６との間に位置する。
Ｄ）このステップＤ）は、各パッケージに対して個別に実行され、パッケージの４つの垂直面をメタライズし、それからエッチングして、ボンディングワイヤ１５の断面１５１および任意選択で断面２５１をＰＣＢ２に連結する金属接続バス４１を形成し、したがって３Ｄ電子モジュールを得る。これらの垂直バス４１はほとんど平らであり、それらは（ｚに垂直な方向に）厚さ１０μｍ未満である。
１つの代替方法によれば、ステップＣおよびＤは、以下の一括ステップで置換される。
Ｃ’）積層体４の外側に、ステップＢで堆積した樹脂５を貫いて垂直ビアを穿ち、ボンディングワイヤ１５は図５ｂに示されるようにこれらのビアと斜角を形成し、ビアをメタライズして、ボンディングワイヤの断面をＰＣＢに接続するための垂直バス４１を形成するステップ。図５ａに示されるように、それらは平行平面に任意選択で配置される。この技法は、仏国特許第２ ８９５ ５６８号明細書および同第２ ９２３ ０８１号明細書（発明者：Ｃｈｒｉｓｔｉａｎ Ｖａｌ）で説明される。使用されるＰＣＢに応じて、ビアは、ボンディングワイヤのない標準的なＰＣＢの場合にはＰＣＢを貫いて穿たれ、またはボンディングワイヤを有するＰＣＢの場合にはＰＣＢとメタライズ基板との間に穿たれる。
Ｄ’）Ｄに沿って、ビアの向こう側でアセンブリを垂直にダイシングして、複数の３Ｄ電子モジュールを得るステップ。
積層体の垂直面によって相互接続される３Ｄ電子モジュールがしたがって得られ、チップからつながるボンディングワイヤは、相互接続の垂直平面と非直角（α２）を形成する。電子反射はしたがって、特に（１ＧＨｚを超える）高周波数において、回避される。
１つのチップから別のチップへの信号の完全性を確実にするために、特に高周波数（＞１ＧＨｚ）信号の場合、信号間に同じ（または可能な限り近い）インピーダンスを有することが必要であり、換言すれば、寄生容量およびインダクタンスは同じ長さの導体で同じであるから、同じ長さの導電体を有することが必要である。
垂直バス４１を介した、積層体４の最上部に位置するダイ１６の（図６に示される）チップ１４のパッド１０とＰＣＢ２ａまたは２ｂとの間の導電体１５の長さは、同じ垂直バス４１を介した、積層体４の最下部に位置するダイ１６のチップ１１のパッド１０とＰＣＢ２ａまたは２ｂとの間の導電体１５の長さよりも演繹的にずっと大きい。この電気的接続長は、チップごとに積層体中の（高さに関する）その位置に応じて、およびダイ毎に複数のチップが存在するときダイの平面におけるｘｙに関するその位置に潜在的に応じて変化する。本発明によれば、これらの長さの差は、チップのパッドと垂直バスとの接続部との間で、すなわちチップのパッドが垂直バスに接続される前に、非直線的な配線を用いてボンディングワイヤの長さを長くすることによって補償される。換言すれば、導電体の長さは、すべての導体が（パッドから相互接続回路までの）同じ全長を有するように、その垂直方向の長さを補償するように調整される。より具体的には、垂直導体４１は、それらがエッチングされるかメタライズビアの形であるかにかかわらずまっすぐであり、したがって、先行する長さ、すなわちボンディングワイヤの長さを調整することが必要である。したがって導体は、この理由で、必ずしもチップのパッド１０と対応する垂直バス４１との間で一直線に経路指定されるとは限らない。したがって、図６に見られるように、
− 最初のダイ１６のチップ（最下部の、チップ１１）に対応する導電体は、長さがＬ１’＋Ｌ２’＋Ｌ３’であり、式中Ｌ１’＋Ｌ２’は、チップのパッド１０１から金属バス４１との合流点までつながる非直線的なワイヤ１５の長さであり、Ｌ３’はこの合流点とＰＣＢ２ａの導体２１との間のバス４１に沿った距離であり、
− 最後のダイ１６のチップ（最上部の、チップ１４、中間のダイは示されていない）に対応する導体は、長さがＬ１＋Ｌ４＋Ｌ３’であり、式中Ｌ１は、チップのパッド１０４から同じ金属バス４１との合流点までつながる直線的なワイヤ１５の長さであり、Ｌ４＋Ｌ３’は、この合流点とＰＣＢ２ａの導体２１との間のバス４１に沿った距離である。
Ｌ４は積層体におけるダイのレベルによって規定され、Ｌ１は一般にパッドと垂直バスとの合流点との間の直線的な配線によって決定されるので、導体の長さの差を補償することは、したがって、
Ｌ１’＋Ｌ２’＝Ｌ１＋Ｌ４
を与えるようにＬ１’およびＬ２’を選択することに帰着する。
図では、図に負荷をかけ過ぎないように、ダイ毎に１つの導体だけが示されている。もちろん、このようにして長さを補償することは、関係しているすべての導体に適用される。まったく同じダイの場合、交差しない（接触しない）金属ボンディングワイヤを使用して、または、そのとき交差し得る、絶縁されたボンディングワイヤを使用して、非直線的なワイヤボンドを作ることができる。
このタイプの非直線的なワイヤボンドは、（ワイヤが交差し得る）チップオンチップ技法に対してワイヤの経路指定を容易にするために開発された、ワイヤボンディングチップのための新しい装置を使用して工業的に作ることができ、本発明による製造方法は、このデバイスを使用して交差を回避せず、その代わりに一定のインピーダンスを確実にする。
積層体の中の１つのダイから別のダイへ、チップ１を同一とすることができるが、そうでなくてもよい。異なるチップの場合、一般に、１つのチップのパッド１０と垂直バスへのそれらの接続部１５１との間のボンディングワイヤの配線（経路）をダイごとに区別することが必要である。同一のチップの場合、まったく同じパッドからつながるボンディングワイヤは、一般に、（同じ垂直バスである）対応する垂直バスによって、１つのダイから別のダイへ同一であるチップに対して短絡される。しかしながら、１つのチップのパッドと関連付けられた信号は、別のダイに位置する同一のチップの同じパッドと関連付けられた信号から独立していることが必要である場合がある。ボンディングワイヤを短絡させることを回避しなければならないこれらすべての場合に、異なる垂直バスを結合するために間接的な経路指定が同様に実行される。しかしながら、同一のインピーダンスを得ることは必要でないから、ボンディングワイヤの長さを補償することは必要でない。
受動部品２２を含むＰＣＢを積層体４に挿入することが可能である。具体的には、これらの受動部品のボンディングパッドはリフローソルダリングによる取付けのためにのみ意図されそれらをワイヤボンドすることはできないから、これらの受動部品はワイヤ１５を使用してワイヤボンドすることができない。この場合、これらの構成部品は、積層体４に挿入されるＰＣＢに従来通り取り付けてはんだ付けすることができる。このＰＣＢは、大抵の場合、標準的な形態２ａをとることになる。

Claims (14)

  1. 相互接続パッド（１０）を備えた少なくとも１つのチップ（１）を各ダイが含む、電子ダイ（１６）の積層体（４）を垂直方向と呼ばれる方向に含む、３Ｄ電子モジュールであって、前記積層体は、接続バンプを備えた前記モジュールのための相互接続回路（２）に取り付けられ、各チップの前記パッド（１０）は、前記モジュールのための前記相互接続回路（２）にそれ自体が電気的に連結される垂直バス（４１）に、電気的ボンディングワイヤ（１５）によって接続され、ボンディングワイヤおよび前記ボンディングワイヤが連結される前記垂直バスは、チップのパッドと前記相互接続回路との間に導電体を形成する３Ｄ電子モジュールにおいて、各電気的ボンディングワイヤ（１５）は、垂直平面において斜角（α２）を形成することによって前記各電気的ボンディングワイヤ（１５）の垂直バス（４１）に連結されることと、１つのダイのチップのパッドと対応する垂直バスとの間の前記ボンディングワイヤの長さは、別のダイのチップのまったく同じパッドと前記対応する垂直バスとの間の前記ボンディングワイヤの長さと異なり、前記相違は、１つのダイのチップの前記パッドと前記相互接続回路との間の前記導電体、および他方のダイのチップの前記同じパッドと前記相互接続回路との間の前記導電体が同じ長さであるように、１つのダイから他方のダイへの前記垂直バスの垂直方向の長さの差を補償するために非直線的な方式で前記ボンディングワイヤを配線することによって得られることとを特徴とする、３Ｄ電子モジュール。
  2. 前記相互接続回路（２）は斜角を形成することによって垂直バスに連結される電気的ボンディングワイヤ（２５）を含むことと、前記垂直バス（４１）は前記相互接続回路の外側に位置する平面内にあることとを特徴とする、請求項１に記載の３Ｄ電子モジュール。
  3. 前記相互接続回路（２）はボンディングワイヤを何も含まないことと、前記垂直バス（４１）は前記相互接続回路を通過することとを特徴とする、請求項１に記載の３Ｄ電子モジュール。
  4. 前記チップは１ＧＨｚを超えて動作することが可能であることを特徴とする、請求項１〜３のいずれか一項に記載の３Ｄ電子モジュール。
  5. 積層ダイ（１６）の数は４〜９個の間に含まれることを特徴とする、請求項１〜４のいずれか一項に記載の３Ｄ電子モジュール。
  6. 前記垂直バス（４１）の厚さは１０μｍ未満であることを特徴とする、請求項１〜５のいずれか一項に記載の３Ｄ電子モジュール。
  7. 前記垂直バス（４１）はメタライズビアの形をとることを特徴とする、請求項１〜５のいずれか一項に記載の３Ｄ電子モジュール。
  8. 受動部品（２２）を有し電気的ボンディングワイヤ（２５）を含む電子回路が前記積層体（４）に挿入されることを特徴とする、請求項１〜７のいずれか一項に記載の３Ｄ電子モジュール。
  9. 請求項１〜６のいずれか一項に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、電気的ボンディングワイヤ（１５）を用いて前記相互接続回路（２）と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体のボンディングワイヤ、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に位置する垂直平面に沿って前記樹脂を垂直に切断して、複数のパッケージを得るステップと
    を含むことと、
    前記方法は、各パッケージに対して個別に実行される以下のステップ：前記垂直バス（４１）を形成し３Ｄ電子モジュールを得るように、前記パッケージの前記垂直面をメタライズしエッチングするステップを含むことと
    を特徴とする、方法。
  10. 請求項１〜５のいずれか一項に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、ボンディングワイヤ（１５）を用いて前記相互接続回路と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体の導体、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に前記樹脂を貫いてビアを穿ち、前記ビアをメタライズして前記垂直バス（４１）を形成するステップと、
    Ｄ）前記ビアの向こう側の垂直切断面に沿って前記樹脂（５）を垂直に切断して、複数のパッケージを得るステップと
    を含むことを特徴とする、方法。
  11. 請求項１に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、電気的ボンディングワイヤ（１５）を用いて前記相互接続回路（２）と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体のボンディングワイヤ、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に位置する垂直平面に沿って前記樹脂を垂直に切断して、複数のパッケージを得るステップと
    を含むことと、
    前記方法は、各パッケージに対して個別に実行される以下のステップ：前記垂直バス（４１）を形成し３Ｄ電子モジュールを得るように、前記パッケージの前記垂直面をメタライズしエッチングするステップを含むことと
    を特徴とし、
    前記相互接続回路（２ａ）は電気的ボンディングワイヤを何も含まないことと、前記切断動作は前記相互接続回路を通過する少なくとも１つの垂直切断面を通して行われることとを特徴とする、
    ３Ｄ電子モジュールを製造する方法。
  12. 請求項１に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、ボンディングワイヤ（１５）を用いて前記相互接続回路と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体の導体、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に前記樹脂を貫いてビアを穿ち、前記ビアをメタライズして前記垂直バス（４１）を形成するステップと、
    Ｄ）前記ビアの向こう側の垂直切断面に沿って前記樹脂（５）を垂直に切断して、複数のパッケージを得るステップと
    を含むことを特徴とし
    前記相互接続回路（２ａ）は電気的ボンディングワイヤを何も含まないことと、前記切断動作は前記相互接続回路を通過する少なくとも１つの垂直切断面を通して行われることとを特徴とする、
    ３Ｄ電子モジュールを製造する方法。
  13. 請求項１に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、電気的ボンディングワイヤ（１５）を用いて前記相互接続回路（２）と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体のボンディングワイヤ、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に位置する垂直平面に沿って前記樹脂を垂直に切断して、複数のパッケージを得るステップと
    を含むことと、
    前記方法は、各パッケージに対して個別に実行される以下のステップ：前記垂直バス（４１）を形成し３Ｄ電子モジュールを得るように、前記パッケージの前記垂直面をメタライズしエッチングするステップを含むことと
    を特徴とし、
    前記相互接続回路（２ｂ）は、前記樹脂を堆積させる前記ステップの前に前記メタライズ基板（６）に連結されるボンディングワイヤ（２５）を含むことと、前記切断動作は、前記相互接続回路と前記メタライズ基板との間に位置する少なくとも１つの垂直切断面を通して行われることと、前記相互接続回路のための前記ボンディングワイヤ（２５）は、前記垂直切断面において斜角を形成することとを特徴とする、
    ３Ｄ電子モジュールを製造する方法。
  14. 請求項１に記載の３Ｄ電子モジュールを製造する方法において、前記方法は、一括して実行される以下のステップ：
    Ａ）前記相互接続回路（２）の上に電子ダイ（１６）を積層し、垂直平面において傾斜したボンディングワイヤを得るように、ボンディングワイヤ（１５）を用いて前記相互接続回路と同じレベルに位置するメタライズ基板（６）に前記チップ（１）（または複数のチップ）のパッド（１０）を接続するステップであって、所定の積層体（４）が得られるまで、先行する積層体の上に新しい電子ダイを積層して前記ステップを繰り返す、ステップと、
    Ｂ）エポキシ樹脂（５）を堆積させて、前記積層体および前記積層体の導体、ならびに前記相互接続回路をオーバーモールドするステップと、
    Ｃ）前記積層体の外側に前記樹脂を貫いてビアを穿ち、前記ビアをメタライズして前記垂直バス（４１）を形成するステップと、
    Ｄ）前記ビアの向こう側の垂直切断面に沿って前記樹脂（５）を垂直に切断して、複数のパッケージを得るステップと
    を含むことを特徴とし、
    前記相互接続回路（２ｂ）は、前記樹脂を堆積させる前記ステップの前に前記メタライズ基板（６）に連結されるボンディングワイヤ（２５）を含むことと、前記切断動作は、前記相互接続回路と前記メタライズ基板との間に位置する少なくとも１つの垂直切断面を通して行われることと、前記相互接続回路のための前記ボンディングワイヤ（２５）は、前記垂直切断面において斜角を形成することとを特徴とする、
    ３Ｄ電子モジュールを製造する方法。
JP2018543640A 2016-02-19 2017-02-14 ３ｄ電子モジュールの小型化チップオンチップ相互接続の方法 Active JP6873147B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1651390A FR3048123B1 (fr) 2016-02-19 2016-02-19 Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
FR1651390 2016-02-19
PCT/EP2017/053256 WO2017140661A1 (fr) 2016-02-19 2017-02-14 Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d

Publications (2)

Publication Number Publication Date
JP2019506005A JP2019506005A (ja) 2019-02-28
JP6873147B2 true JP6873147B2 (ja) 2021-05-19

Family

ID=57113408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543640A Active JP6873147B2 (ja) 2016-02-19 2017-02-14 ３ｄ電子モジュールの小型化チップオンチップ相互接続の方法

Country Status (6)

Country Link
US (1) US10332863B2 (ja)
EP (1) EP3417481B1 (ja)
JP (1) JP6873147B2 (ja)
KR (1) KR102683464B1 (ja)
FR (1) FR3048123B1 (ja)
WO (1) WO2017140661A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3820376B1 (en) * 2018-07-10 2024-10-16 Koninklijke Philips N.V. Electrical wire connection in ultrasound imaging devices, systems, and methods
CN115117003A (zh) * 2022-06-14 2022-09-27 臻驱科技（上海）有限公司 一种功率半导体模块衬底

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US7518231B2 (en) * 2005-08-15 2009-04-14 Infineon Technologies Ag Differential chip performance within a multi-chip package
FR2895568B1 (fr) 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US8062929B2 (en) * 2007-05-04 2011-11-22 Stats Chippac, Ltd. Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
JP4550102B2 (ja) * 2007-10-25 2010-09-22 スパンション エルエルシー 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
KR101096454B1 (ko) * 2010-03-24 2011-12-20 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
KR101190920B1 (ko) * 2010-10-18 2012-10-12 하나 마이크론(주) 적층 반도체 패키지 및 그 제조 방법
US9362244B2 (en) * 2012-10-22 2016-06-07 Sandisk Information Technology (Shanghai) Co., Ltd. Wire tail connector for a semiconductor device

Also Published As

Publication number Publication date
WO2017140661A1 (fr) 2017-08-24
KR20180115696A (ko) 2018-10-23
EP3417481A1 (fr) 2018-12-26
FR3048123B1 (fr) 2018-11-16
FR3048123A1 (fr) 2017-08-25
EP3417481B1 (fr) 2020-03-25
US20190103380A1 (en) 2019-04-04
US10332863B2 (en) 2019-06-25
KR102683464B1 (ko) 2024-07-09
JP2019506005A (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
US9847236B2 (en) Electrical interconnect structure for an embedded electronics package
CN107546140B (zh) 嵌入式芯片封装及用于制造嵌入式芯片封装的方法
CN107039393B (zh) 半导体器件
US9119321B2 (en) Assembly method for converting the precursors to capacitors
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
EP1387403A2 (en) Semiconductor packaging
US10991674B2 (en) Electronic assembly and electronic system with impedance matched interconnect structures
WO2007086481A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US9397074B1 (en) Semiconductor device package and method of manufacturing the same
JP2009200189A (ja) 電子部品搭載型半導体チップ
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US10187971B2 (en) Wiring board and method of manufacturing wiring board
CN109155308B (zh) 堆叠式传输线
JP6873147B2 (ja) ３ｄ電子モジュールの小型化チップオンチップ相互接続の方法
US9629249B2 (en) Component-embedded substrate and communication module
US8633057B2 (en) Semiconductor package and method of fabricating the same
EP2722876A2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
US20240063107A1 (en) Crack arrest features for miultilevel package substrate
US11587911B2 (en) Process for producing a high-frequency-compatible electronic module
KR102048421B1 (ko) 표면실장부품 모듈
KR100680974B1 (ko) 스택 패키지 및 스택 패키징 방법
JP6506132B2 (ja) 多数個取り配線基板および配線基板
CN116896813A (zh) 印刷电路板中用于阻抗管理的负载焊盘

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210420

R150 Certificate of patent or registration of utility model

Ref document number: 6873147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250