Nothing Special   »   [go: up one dir, main page]

JP6857035B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6857035B2
JP6857035B2 JP2017003331A JP2017003331A JP6857035B2 JP 6857035 B2 JP6857035 B2 JP 6857035B2 JP 2017003331 A JP2017003331 A JP 2017003331A JP 2017003331 A JP2017003331 A JP 2017003331A JP 6857035 B2 JP6857035 B2 JP 6857035B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor element
main surface
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003331A
Other languages
English (en)
Other versions
JP2018113359A (ja
Inventor
基治 芳我
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017003331A priority Critical patent/JP6857035B2/ja
Priority to US15/867,083 priority patent/US10340208B2/en
Publication of JP2018113359A publication Critical patent/JP2018113359A/ja
Application granted granted Critical
Publication of JP6857035B2 publication Critical patent/JP6857035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02245—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来から、ダイオードやトランジスタなどの半導体素子を樹脂パッケージで覆った半導体装置が知られている（たとえば、特許文献１参照）。このような半導体装置は、半導体素子と、リードと、樹脂パッケージとを備える。半導体素子は、リードに配置されている。樹脂パッケージは、半導体素子およびリードを覆っている。リードの一部は、樹脂パッケージから露出している。
このような半導体装置においては、半導体装置をリードに接合するために接合材が用いられる。この接合材がリードの所望箇所から過大に広がってしまうと、半導体装置の製造過程や使用時に不具合を引き起こすおそれがある。
特開平１１−２９７７２９号公報
本発明は、上記した事情のもとで考え出されたものであって、接合材の広がりを抑制することが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、半導体素子と、前記半導体素子が配置された第１主面および当該第１主面とは反対側を向く第１裏面を有する第１リードと、前記半導体素子と前記第１主面とを接合する接合材と、前記半導体素子と前記第１リードの少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記第１リードは、厚さ方向視において前記半導体素子から離間し、且つ前記半導体素子側に位置する第１内側面および前記半導体素子とは反対側に位置する第２内側面を有するとともに前記第１主面から凹む第１溝を有しており、前記第１内側面が前記厚さ方向となす角度は、前記第２内側面が前記厚さ方向となす角度よりも小であることを特徴としている。
本発明の好ましい実施の形態においては、前記第１内側面は、前記厚さ方向に対して平行である。
本発明の好ましい実施の形態においては、前記第１リードは、前記第１内側面と前記第１主面との間に介在する第１曲面を有する。
本発明の好ましい実施の形態においては、前記第１曲面の前記厚さ方向寸法は、前記第１内側面の前記厚さ方向寸法よりも大である。
本発明の好ましい実施の形態においては、前記第１リードは、前記第２内側面と前記第１主面との間に介在する第２曲面を有する。
本発明の好ましい実施の形態においては、前記第１曲面の前記厚さ方向寸法は、前記第２曲面の前記厚さ方向寸法よりも大である。
本発明の好ましい実施の形態においては、前記第１リードは、前記第１内側面と前記第２内側面との間に介在する底面を有する。
本発明の好ましい実施の形態においては、前記底面は、前記厚さ方向に対して垂直である。
本発明の好ましい実施の形態においては、前記第１リードは、前記第１主面および前記第１溝を覆うめっき層を有する。
本発明の好ましい実施の形態においては、前記めっき層のうち前記第１内側面を覆う部分の厚さは、前記第２内側面を覆う部分の厚さよりも薄い。
本発明の好ましい実施の形態においては、前記第１リードは、前記厚さ方向視において前記第１溝の両端と接する一対の凹部を有する。
本発明の好ましい実施の形態においては、前記一対の凹部は、前記樹脂パッケージに覆われている。
本発明の好ましい実施の形態においては、前記接合材は、導電性を有する。
本発明の好ましい実施の形態においては、前記接合材は、はんだである。
本発明の好ましい実施の形態においては、前記半導体素子は、前記厚さ方向視において矩形状であり、前記第１溝は、前記半導体素子の一辺と平行である。
本発明の好ましい実施の形態においては、前記第１溝は、前記樹脂パッケージに覆われている。
本発明の好ましい実施の形態においては、前記第１リードは、アイランド部を有する。
本発明の好ましい実施の形態においては、前記第１溝は、前記アイランド部に形成されている。
本発明の好ましい実施の形態においては、前記アイランド部の前記第１裏面は、前記樹脂パッケージから露出している。
本発明の好ましい実施の形態においては、前記第１リードの前記アイランド部は、平面視において前記第１溝を挟んで前記半導体素子とは反対側に位置し且つ前記樹脂パッケージから突出する延出部を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、裏面電極を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、トランジスタであり、前記裏面電極は、ドレイン電極である。
本発明の好ましい実施の形態においては、前記半導体素子は、２つの主面電極を有しており、前記樹脂パッケージから前記延出部とは反対側に突出する第２端子部を有する第２リードと、前記２つの主面電極の一方と前記第２リードとを接続する第２ワイヤを備える。
本発明の好ましい実施の形態においては、前記第２リードと接続された前記主面電極は、ゲート電極である。
本発明の好ましい実施の形態においては、前記第２リードは、前記第２ワイヤがボンディングされた部分と前記第２端子部との間に位置する第２溝を有する。
本発明の好ましい実施の形態においては、前記樹脂パッケージから前記延出部とは反対側に突出する第３端子部を有する第３リードと、前記２つの主面電極の他方と前記第３リードとを接続する第３ワイヤを備える。
本発明の好ましい実施の形態においては、前記第３リードと接続された前記主面電極は、ソース電極である。
本発明の好ましい実施の形態においては、前記第３リードは、前記第３ワイヤがボンディングされた部分と前記第３端子部との間に位置する第３溝を有する。
本発明によれば、接合材の広がりを抑制することができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す斜視図である。 図１の半導体装置を示す平面図である。 図１の半導体装置を示す底面図である。 図１の半導体装置を示す側面図である。 図１の半導体装置を示す正面図である。 図２のＶＩ−ＶＩ線に沿う断面図である。 図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。 図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。 図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。 図２のＸ−Ｘ線に沿う要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 図１の半導体装置の製造方法の一例を示す要部拡大断面図である。 本発明の第２実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第３実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第４実施形態に基づく半導体装置を示す要部拡大断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図１０は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、第１リード１、第２リード２、第３リード３、半導体素子４、接合材５、ワイヤ６１，６２おおび樹脂パッケージ７を備えている。
図１は、本発明の第１実施形態に基づく半導体装置を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す底面図である。図４は、半導体装置Ａ１を示す側面図である。図５は、半導体装置Ａ１を示す正面図である。図６は、図２のＶＩ−ＶＩ線に沿う断面図である。図７は、図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。図８は、図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。図９は、図２のＶＩ−ＶＩ線に沿う要部拡大断面図である。図１０は、図２のＸ−Ｘ線に沿う要部拡大断面図である。なお、これらの図において、ｚ方向が本発明の厚さ方向であり、ｘ方向およびｙ方向は、それぞれｚ方向に対して直角な方向である。なお、理解の便宜上、図１および図２においては、樹脂パッケージ７を想像線で示している。
半導体装置Ａ１の形状および大きさは特に限定されず、たとえばｘ方向寸法が５．０ｍｍ〜８．０ｍｍ、第２リード２および第３リード３を含まないｙ方向寸法が５．０ｍｍ〜１０．０ｍｍ、ｚ方向寸法が２．０ｍｍ〜４．０ｍｍである。図示された例においては、ｘ方向寸法が６．６ｍｍ、第２リード２および第３リード３を含まないｙ方向寸法が７．２ｍｍ、ｚ方向寸法が２．３ｍｍである。
第１リード１、第２リード２および第３リード３は、たとえばエッチングや打ち抜き等のパターンニングが施された金属製のリードフレームを適宜切断することにより形成されたものである。第１リード１、第２リード２および第３リード３の材質は特に限定されず、たとえばＣｕまたはＣｕ合金が例示される。本実施形態においては、第１リード１、第２リード２および第３リード３は、同一のリードフレームから形成されており、互いの最大厚さが同じである。第１リード１、第２リード２および第３リード３の最大厚さは特に限定されず、本実施形態においては０．４ｍｍ〜１．０ｍｍとされ、たとえば０．５ｍｍとされている。また、第１リード１、第２リード２および第３リード３には、めっき層が設けられていてもよい。図示された例においては、Ｎｉからなるめっき層が設けられている。具体的には、図８に示すように、第１リード１においてめっき層１９が設けられている。
図１〜図６に示すように、第１リード１は、第１主面１１、第１裏面１２、アイランド部１３、第１溝１５、２つの凹部１６、第１段差部１７１、突出部１７２および薄肉部１８を有する。
第１主面１１および第１裏面１２は、ｚ方向において互いに反対側を向く面である。第１主面１１は、半導体素子４が配置される面である。
アイランド部１３は、ｚ方向視において半導体素子４と重なる部位であり、半導体素子４が配置された部位である。アイランド部１３は、折り曲げ部分等を有さない、平坦な板状部分である。本実施形態においては、アイランド部１３は、ｚ方向視において略矩形状である。アイランド部１３の第１裏面１２は、樹脂パッケージ７から露出している。アイランド部１３の第１裏面１２は、半導体装置Ａ１を回路基板等に実装する際に実装端子として用いてもよい。
第１溝１５は、ｚ方向視において半導体素子４から離間した位置のアイランド部１３に設けられており、第１主面１１から凹んでいる。本実施形態においては、第１溝１５は、ｘ方向に沿っておりアイランド部１３をｘ方向に横断している。図７および図８に示すように、第１溝１５は、第１内側面１５１、第２内側面１５２、第１曲面１５３、第２曲面１５４および底面１５５を有する。第１溝１５の深さは特に限定されず、たとえば２０〜３０μｍである。また、本実施形態においては、第１溝１５のｘ方向寸法は、半導体素子４のｘ方向寸法よりも大である。第１溝１５は、樹脂パッケージ７によって覆われている。
第１内側面１５１は、半導体素子４側に位置しており、第２内側面１５２は、半導体素子４とは反対側に位置している。第１内側面１５１がｚ方向となす角度α１は、第２内側面１５２がｚ方向となす角度α２よりも小である。角度α１は、たとえば０度〜２０度である。本実施形態においては、第１内側面１５１は、ｚ方向に対して平行であり、角度α１は、０度である。角度α２は、たとえば３０度〜６０度であり、本実施形態においては、４５度である。
第１曲面１５３は、第１内側面１５１と第１主面１１との間に介在しており、凸曲面とされている。第１曲面１５３の大きさは特に限定されず、本実施形態においては、第１曲面１５３のｚ方向寸法である寸法Ｄ３は、第１内側面１５１のｚ方向寸法である寸法Ｄ１よりも大である。
第２曲面１５４は、第２内側面１５２と第１主面１１との間に介在しており、凸曲面とされている。第２曲面１５４の大きさは特に限定されず、本実施形態においては、第２曲面１５４のｚ方向寸法である寸法Ｄ４は、第２内側面１５２のｚ方向寸法である寸法Ｄ２よりも小である。また、寸法Ｄ３は、寸法Ｄ４よりも大である。
底面１５５は、第１内側面１５１と第２内側面１５２との間に介在している。本実施形態においては、底面１５５は、ｚ方向に対して直角である。
図８によく表れているように、本実施形態においては、めっき層１９のうち第１内側面１５１を覆う部分の厚さは、第２内側面１５２を覆う部分の厚さよりも薄い。これは、第１リード１を形成手法に依存している。図１１は、第１リード１を形成するために用意された金属材料を示している。アイランド部１３となるべき部分にめっき層１９が形成されている。この際のめっき層１９の厚さは、略均一である。図１２に示すように、この金属材料に楔形状の金型８１を押し付けることにより、第１溝１５を形成する。この際、第１内側面１５１となった部分は、金型８１によって強いせん断変形を受ける。このため、めっき層１９が顕著に引き伸ばされ、あるいは分断されることとなる。これにより、めっき層１９の厚さが上述した関係となる。
図１〜図４および図６に示すように、アイランド部１３は、延出部１４を有する。延出部１４は、ｚ方向視において第１溝１５を挟んで半導体素子４とは反対側に位置しており、樹脂パッケージ７から突出している。
一対の凹部１６は、アイランド部１３に形成されており、ｚ方向視において第１溝１５の両端と接している。本実施形態においては、一対の凹部１６は、ｘ方向に離れており、ｙ方向に凹んでいる。凹部１６の形状は特に限定されず、本実施形態においては、ｚ方向視において矩形状である。一対の凹部１６は、樹脂パッケージ７によって覆われている。
第１段差部１７１および突出部１７２は、半導体素子４に対して延出部１４とは反対側に位置している。第１段差部１７１および突出部１７２は、ｙ方向に延びる帯状である。突出部１７２は、樹脂パッケージ７からｙ方向に突出している。第１段差部１７１は、突出部１７２とアイランド部１３とを繋いでいる。第１段差部１７１がｘ方向視において屈曲形状であることにより、突出部１７２は、アイランド部１３に対してｚ方向上側（第１主面１１が向く側）に位置している。
薄肉部１８は、アイランド部１３のｘ方向端縁およびｙ方向端縁の一部ずつに形成されている。薄肉部１８は、ｚ方向の厚さが第１主面１１および第１裏面１２の距離よりも小であり、第１裏面１２よりもｚ方向上側（第１主面１１が向く側）に位置している。薄肉部１８のｚ方向下側（第１裏面１２が向く側）は、樹脂パッケージ７によって覆われている。
第２リード２および第３リード３は、第１リード１から離間して配置されている。本実施形態においては、第２リード２および第３リード３は、アイランド部１３に対してｙ方向一方側に配置されており、第１段差部１７１および突出部１７２を挟んでｘ方向両側に分かれて配置されている。
第２リード２は、第２主面２１、第２裏面２２、第２ワイヤボンディングパッド２３、第２端子部２４および第２段差部２５を有する。
第２主面２１は、第１リード１の第１主面１１と同じ側を向く面である。第２裏面２２は、第１リード１の第１裏面１２と同じ側を向く面である。第２ワイヤボンディングパッド２３は、ｚ方向視矩形状であり、ワイヤ６１の一端がボンディングされている。本実施形態においては、第２ワイヤボンディングパッド２３は、全体が樹脂パッケージ７によって覆われており、アイランド部１３よりもｚ方向上方（第１主面１１が向く側）に位置している。
第２端子部２４は、ｙ方向において延出部１４とは反対側に樹脂パッケージ７から突出している。第２端子部２４は、半導体装置Ａ１を回路基板等に実装するために用いられる。第２端子部２４のｚ方向位置は、アイランド部１３のｚ方向位置と略同じである。第２段差部２５は、第２ワイヤボンディングパッド２３と第２端子部２４とを繋いでいる。第２段差部２５は、ｘ方向視において屈曲形状とされている。
第３リード３は、第３主面３１、第３裏面３２、第３ワイヤボンディングパッド３３、第３端子部３４および第３段差部３５を有する。
第３主面３１は、第１リード１の第１主面１１と同じ側を向く面である。第３裏面３２は、第１リード１の第１裏面１２と同じ側を向く面である。第３ワイヤボンディングパッド３３は、ｚ方向視矩形状であり、ワイヤ６２の一端がボンディングされている。本実施形態においては、第３ワイヤボンディングパッド３３は、全体が樹脂パッケージ７によって覆われており、アイランド部１３よりもｚ方向上方（第１主面１１が向く側）に位置している。
第３端子部３４は、ｙ方向において延出部１４とは反対側に樹脂パッケージ７から突出している。第３端子部３４は、半導体装置Ａ１を回路基板等に実装するために用いられる。第３端子部３４のｚ方向位置は、アイランド部１３のｚ方向位置と略同じである。第３段差部３５は、第３ワイヤボンディングパッド３３と第３端子部３４とを繋いでいる。第３段差部３５は、ｘ方向視において屈曲形状とされている。
半導体素子４は、たとえばダイオードやトランジスタ等の半導体からなる素子である。本実施形態においては、半導体素子４は、トランジスタである。また、半導体素子４は、ｚ方向視において矩形状であり、ｘ方向およびｙ方向に沿う四辺を有する。半導体素子４の一辺は、第１溝１５と平行である。
半導体素子４は、主面電極４１，４２および裏面電極４３を有する。主面電極４１，４２は、半導体素子４のうち第１主面１１と同じ側を向く面に形成されている。裏面電極４３は、半導体素子４のうち第１裏面１２と同じ側を向く面に形成されている。本実施形態においては、主面電極４１がゲート電極、主面電極４２がソース電極、裏面電極４３がドレイン電極である。
接合材５は、半導体素子４と第１リード１のアイランド部１３の第１主面１１とを接合している。接合材５の具体的構成は特に限定されず、本実施形態においては、導電性を有しており、具体的にははんだである。
ワイヤ６１は、半導体素子４の主面電極４１と第２リード２の第２ワイヤボンディングパッド２３とを接続している。ワイヤ６１の材質は特に限定されず、本実施形態においては、たとえばＡｌである。
ワイヤ６２は、半導体素子４の主面電極４２と第３リード３の第３ワイヤボンディングパッド３３とを接続している。ワイヤ６１の材質は特に限定されず、本実施形態においては、たとえばＡｌである。
樹脂パッケージ７は、第１リード１の一部、第２リード２の一部、第３リード３の一部。半導体素子４、接合材５、ワイヤ６１およびワイヤ６２を覆っている。樹脂パッケージ７は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、樹脂パッケージ７は、ｚ方向視矩形状である。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、半導体素子４が配置された第１主面１１には、第１溝１５が形成されている。第１溝１５は、半導体素子４側に位置する第１内側面１５１とｚ方向とがなす角度である角度α１が、半導体素子４とは反対側に位置する第２内側面１５２とｚ方向とがなす角度である角度α２よりも小とされている。このため、半導体装置Ａ１の製造工程において、接合材５によって半導体素子４を第１主面１１に接合する際に、接合材５となる液状接合材料が仮に広がり、第１溝１５に到達すると、第１内側面１５１と当該液状接合材料との接触角をより大きくすることが可能である。これにより、液状接合材料が第１溝１５を超えて広がることを阻止することができる。したがって、接合材５が広がることを抑制することができる。
本実施形態においては、第１内側面１５１は、ｚ方向に対して平行であり、角度α１は０度である。このような構成は、第１内側面１５１と液状接合材料との接触角を大きくするのに好ましく、接合材５の広がりをより確実に抑制することができる。接合材５がはんだである場合、半導体素子４の接合工程においては、接合材５は、溶融金属の状態となり、第１リード１上を広がりやすい。このような場合であっても、第１溝１５によって接合材５の広がりを抑制することができる。
第１溝１５は、アイランド部１３をｘ方向に横断している。このため、接合材５が第１溝１５よりも延出部１４端部側へと広がることを防止するのに適している。また、第１溝１５の両端は一対の凹部１６に接している。一対の凹部１６が設けられることにより、アイランド部１３の当該部分のｘ方向寸法は小となっている。これは、接合材５の広がりを抑制するのに有利である。ただし、第１溝１５のｘ方向寸法は、半導体素子４のｘ方向寸法よりも大である。これにより、半導体素子４のｘ方向寸法と同程度に広がった接合材５となる液状接合材料を適切にせき止めることができる。
ｚ方向視において、第１溝１５は、半導体素子４の一辺と平行である。これにより、半導体素子４から広がってきた液状接合材料をより確実にせき止めることができる。
第１リード１のアイランド部１３に薄肉部１８が設けられていることにより、第１リード１が樹脂パッケージ７から抜け出てしまうことを抑制することができる。特に、本実施形態においては、アイランド部１３の第１裏面１２が樹脂パッケージ７から露出しており、第１リード１の抜け出し防止を図ることは好ましい。
図１３〜図１５は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１３は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、第１リード１の構成が上述した実施形態と異なっている。
本実施形態においては、第１リード１には、半導体装置Ａ１におけるめっき層１９が形成されていない。また、第２リード２および第３リード３には、めっき層１９に相当するめっき層が設けられていない。ただし、本実施形態においても、第１リード１には、第１溝１５が形成されている。第１溝１５は、第１内側面１５１、第２内側面１５２、第１曲面１５３、第２曲面１５４および底面１５５を有しており、それぞれの構成は、半導体装置Ａ１と同様である。
このような実施形態によっても、接合材５の広がりを抑制することができる。また、めっき層１９が設けられていない場合であっても、第１溝１５を設けることにより、接合材５をせき止める効果を奏することができる。なお、めっき層１９を設けなくても良い点については、後述する実施形態においても同様である。
図１４は、本発明の第３実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、第１溝１５の構成が上述した実施形態と異なっている。本実施形態においては、第１内側面１５１がｚ方向に対して平行ではなく、角度α１は０度ではない。角度α１は、たとえば１０度程度である。ただし、本実施形態においても、角度α１は、角度α２よりも小である。また、めっき層１９のうち第１内側面１５１を覆う部分の厚さは、第２内側面１５２を覆う部分の厚さよりも薄い。
このような実施形態によっても、接合材５の広がりを抑制することができる。
図１５は、本発明の第４実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ４は、第１溝１５の構成が上述した実施形態と異なっている。本実施形態においては、第１溝１５は、第１内側面１５１および第２内側面１５２を有するものの、明瞭な第１曲面１５３、第２曲面１５４および底面１５５は有していない。第１内側面１５１がｚ方向となす角度α１が、第２内側面１５２がｚ方向となす角度α２よりも小である点は、上述した実施形態と同様である。また、めっき層１９のうち第１内側面１５１を覆う部分の厚さは、第２内側面１５２を覆う部分の厚さよりも薄い。
このような実施形態によっても、接合材５の広がりを抑制することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１，Ａ２，Ａ３，Ａ４：半導体装置
１ ：第１リード
２ ：第２リード
３ ：第３リード
４ ：半導体素子
５ ：接合材
７ ：樹脂パッケージ
１１ ：第１主面
１２ ：第１裏面
１３ ：アイランド部
１４ ：延出部
１５ ：第１溝
１６ ：凹部
１８ ：薄肉部
１９ ：めっき層
２１ ：第２主面
２２ ：第２裏面
２３ ：第２ワイヤボンディングパッド
２４ ：第２端子部
２５ ：第２段差部
３１ ：第３主面
３２ ：第３裏面
３３ ：第３ワイヤボンディングパッド
３４ ：第３端子部
３５ ：第３段差部
４１，４２：主面電極
４３ ：裏面電極
６１，６２：ワイヤ
８１ ：金型
１５１ ：第１内側面
１５２ ：第２内側面
１５３ ：第１曲面
１５４ ：第２曲面
１５５ ：底面
１７１ ：第１段差部
１７２ ：突出部
Ｄ１，Ｄ２，Ｄ３，Ｄ４：寸法
α１，α２：角度

Claims (26)

  1. 半導体素子と、
    前記半導体素子が配置された第１主面および当該第１主面とは反対側を向く第１裏面を有する第１リードと、
    前記半導体素子と前記第１主面とを接合する接合材と、
    前記半導体素子と前記第１リードの少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、
    前記第１リードは、厚さ方向視において前記半導体素子から離間し、且つ前記半導体素子側に位置する第１内側面および前記半導体素子とは反対側に位置する第２内側面を有するとともに前記第１主面から凹む第１溝を有しており、
    前記第１内側面が前記厚さ方向となす角度は、前記第２内側面が前記厚さ方向となす角度よりも小であり、
    前記第１リードは、前記第１主面および前記第１溝を覆うめっき層を有し、
    前記めっき層のうち前記第１内側面を覆う部分の厚さは、前記第２内側面を覆う部分の厚さよりも薄いことを特徴とする、半導体装置。
  2. 前記第１内側面は、前記厚さ方向に対して平行である、請求項１に記載の半導体装置。
  3. 前記第１リードは、前記第１内側面と前記第１主面との間に介在する第１曲面を有する、請求項１または２に記載の半導体装置。
  4. 前記第１曲面の前記厚さ方向寸法は、前記第１内側面の前記厚さ方向寸法よりも大である、請求項３に記載の半導体装置。
  5. 前記第１リードは、前記第２内側面と前記第１主面との間に介在する第２曲面を有する、請求項３または４に記載の半導体装置。
  6. 前記第１曲面の前記厚さ方向寸法は、前記第２曲面の前記厚さ方向寸法よりも大である、請求項５に記載の半導体装置。
  7. 前記第１リードは、前記第１内側面と前記第２内側面との間に介在する底面を有する、請求項５または６に記載の半導体装置。
  8. 前記底面は、前記厚さ方向に対して垂直である、請求項７に記載の半導体装置。
  9. 前記第１リードは、前記厚さ方向視において前記第１溝の両端と接する一対の凹部を有する、請求項１ないし８のいずれかに記載の半導体装置。
  10. 前記一対の凹部は、前記樹脂パッケージに覆われている、請求項９に記載の半導体装置。
  11. 前記接合材は、導電性を有する、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 前記接合材は、はんだである、請求項１１に記載の半導体装置。
  13. 前記半導体素子は、前記厚さ方向視において矩形状であり、
    前記第１溝は、前記半導体素子の一辺と平行である、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 前記第１溝は、前記樹脂パッケージに覆われている、請求項１３に記載の半導体装置。
  15. 前記第１リードは、アイランド部を有する、請求項１ないし１４のいずれかに記載の半導体装置。
  16. 前記第１溝は、前記アイランド部に形成されている、請求項１５に記載の半導体装置。
  17. 前記アイランド部の前記第１裏面は、前記樹脂パッケージから露出している、請求項１６に記載の半導体装置。
  18. 前記第１リードの前記アイランド部は、平面視において前記第１溝を挟んで前記半導体素子とは反対側に位置し且つ前記樹脂パッケージから突出する延出部を有する、請求項１７に記載の半導体装置。
  19. 前記半導体素子は、裏面電極を有する、請求項１８に記載の半導体装置。
  20. 前記半導体素子は、トランジスタであり、前記裏面電極は、ドレイン電極である、請求項１９に記載の半導体装置。
  21. 前記半導体素子は、２つの主面電極を有しており、
    前記樹脂パッケージから前記延出部とは反対側に突出する第２端子部を有する第２リードと、
    前記２つの主面電極の一方と前記第２リードとを接続する第２ワイヤを備える、請求項２０に記載の半導体装置。
  22. 前記第２リードと接続された前記主面電極は、ゲート電極である、請求項２１に記載の半導体装置。
  23. 前記第２リードは、前記第２ワイヤがボンディングされた部分と前記第２端子部との間に位置する第２溝を有する、請求項２２に記載の半導体装置。
  24. 前記樹脂パッケージから前記延出部とは反対側に突出する第３端子部を有する第３リードと、
    前記２つの主面電極の他方と前記第３リードとを接続する第３ワイヤを備える、請求項２２または２３に記載の半導体装置。
  25. 前記第３リードと接続された前記主面電極は、ソース電極である、請求項２４に記載の半導体装置。
  26. 前記第３リードは、前記第３ワイヤがボンディングされた部分と前記第３端子部との間に位置する第３溝を有する、請求項２５に記載の半導体装置。
JP2017003331A 2017-01-12 2017-01-12 半導体装置 Active JP6857035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017003331A JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置
US15/867,083 US10340208B2 (en) 2017-01-12 2018-01-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003331A JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2018113359A JP2018113359A (ja) 2018-07-19
JP6857035B2 true JP6857035B2 (ja) 2021-04-14

Family

ID=62783441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003331A Active JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置

Country Status (2)

Country Link
US (1) US10340208B2 (ja)
JP (1) JP6857035B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JPWO2022196232A1 (ja) 2021-03-15 2022-09-22
DE112022000758T5 (de) 2021-04-01 2023-11-16 Rohm Co., Ltd. Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788753A (en) * 1980-11-25 1982-06-02 Hitachi Ltd Lead frame and semiconductor device prepared by using the same
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
US4994897A (en) * 1989-10-26 1991-02-19 Motorola, Inc. Multi-level semiconductor package
JP3475557B2 (ja) * 1995-03-08 2003-12-08 ソニー株式会社 半導体装置の製造方法
TW409379B (en) 1998-03-11 2000-10-21 Motorola Inc A semiconductor package and method for forming same
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
WO2002017391A2 (en) * 2000-08-18 2002-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
JP4609172B2 (ja) * 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7838973B2 (en) * 2005-07-08 2010-11-23 Nxp B.V. Semiconductor device
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP2010109253A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5649277B2 (ja) * 2008-12-22 2015-01-07 ローム株式会社 半導体装置
JPWO2011049128A1 (ja) * 2009-10-20 2013-03-14 ローム株式会社 半導体装置および半導体装置の製造方法
JP5813963B2 (ja) * 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9620438B2 (en) * 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
CN205028893U (zh) * 2015-09-24 2016-02-10 济南界龙科技有限公司 具有散热座的瞬态电压抑制器
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
US20180197807A1 (en) 2018-07-12
US10340208B2 (en) 2019-07-02
JP2018113359A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6857035B2 (ja) 半導体装置
JP4568215B2 (ja) 回路装置および回路装置の製造方法
JP6721346B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
US11728298B2 (en) Semiconductor device and method for manufacturing the same
US11133276B2 (en) Semiconductor device and method for manufacturing the same
JP2015233132A (ja) 半導体装置
JP7569912B2 (ja) 半導体装置
JP4503046B2 (ja) 半導体装置の製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2014236168A (ja) 半導体装置及び半導体装置の製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP6607771B2 (ja) 半導体装置
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP2022143167A (ja) 半導体装置
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP7542512B2 (ja) 半導体装置
JP7035121B2 (ja) 半導体装置
US11309232B2 (en) Semiconductor device
JP6808849B2 (ja) 半導体装置
JP2022143166A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210319

R150 Certificate of patent or registration of utility model

Ref document number: 6857035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250