Nothing Special   »   [go: up one dir, main page]

CN205028893U - 具有散热座的瞬态电压抑制器 - Google Patents

具有散热座的瞬态电压抑制器 Download PDF

Info

Publication number
CN205028893U
CN205028893U CN201520748129.0U CN201520748129U CN205028893U CN 205028893 U CN205028893 U CN 205028893U CN 201520748129 U CN201520748129 U CN 201520748129U CN 205028893 U CN205028893 U CN 205028893U
Authority
CN
China
Prior art keywords
transient voltage
radiating seat
wafer
pin
pin frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520748129.0U
Other languages
English (en)
Inventor
刘海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINAN JIELONG TECHNOLOGY Co Ltd
Original Assignee
JINAN JIELONG TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINAN JIELONG TECHNOLOGY Co Ltd filed Critical JINAN JIELONG TECHNOLOGY Co Ltd
Priority to CN201520748129.0U priority Critical patent/CN205028893U/zh
Application granted granted Critical
Publication of CN205028893U publication Critical patent/CN205028893U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型属于半导体技术领域，涉及瞬态电压抑制器，尤其涉及一种具有散热座的瞬态电压抑制器。包括散热座以及设置在散热座上方的导线架，散热座以及导线架之间设置有瞬态电压抑制晶片，导线架包括与瞬态电压抑制晶片固定连接的第一接脚架以及设置在第一接脚架远离瞬态电压抑制晶片一端与第一接脚架重合连接的第二接脚架，第一接脚架与第二接脚架电性连接。与现有技术相比，本实用新型的优点和积极效果在于,本实用新型通过第一接脚架以及与第一接脚架重合连接的第二接脚架，改变传统条状一体成型的结构，从而解决传统因导线架呈条状一体成型所导致瞬态电压抑制晶片的可靠性降低的技术问题，进而提高了瞬态电压抑制晶片的可靠性以及使用寿命。

Description

具有散热座的瞬态电压抑制器
技术领域
本实用新型属于半导体技术领域，涉及瞬态电压抑制器，尤其涉及一种具有散热座的瞬态电压抑制器。
背景技术
瞬态电压抑制器是一种二极管形式的高效能保护器件，它具有极快的响应时间和相当高的浪涌吸收能力，被广泛应用于各种数码产品中，作为数据端口的静电保护元件。
近年来由于车用电子应用系统快速导入于各种车载产品上，随着电子电路的功能复杂化，多样化，电子电路系统面对EMC、稳压问题越来越敏感与脆弱，为此ISO、JASO、AEC等国际协会针对车用环境制定了一系列的EMC要求与品质规范。
就车用保护元件的发展来说，其发展方向是在于瞬间EMC能量吸收效率的提升，与元件所能够负荷的功率的改进上面，以及高温环境下的防护能力。所以功率元件通常需要设计适当的结构装置，用以协助元件表现出更好的能力。
目前，JEDEC协会所公布的DO-218(AB)元件目前已被考量作为解决车用EMC问题的解决方案之一。然而该瞬态抑制电压器扔存在以下不足：(1)该瞬态抑制电压器的导线架大多为一体成型长条型料片，并且导线架与瞬态电压抑制晶片的固定端的形状为不一致，倒置封装体成型时所产生的灌胶压力直接冲击至上导线架的凸点部，进而影响瞬态电压抑制晶片的效能，而使得瞬态电压抑制晶片无法有效的达到可承载功率的理想值；(2)该瞬态抑制电压器的散热底座的晶粒承载部多为一正方体平板，并且承载面积大于瞬态电压抑制晶片。因此在利用锡焊将瞬态电压抑制晶片焊接于上导线架的凸点部与散热底座的晶粒承载部时，焊锡可能会外溢至瞬态电压抑制晶片上，并使瞬态抑制电压器功能失效，进而严重影响了该瞬态抑制电压器封装可靠度；(3)在瞬间EMC的冲击下，瞬态电压抑制晶片需要上下两片厚实的散热片(散热座以及导线架)来吸收瞬间所产生的热能，导线架为一体成型长条型料片，在与晶片焊接过程中会受热能产生的应力所影响，会与散热底座及晶粒互相拉扯，产生严重的物理应力问题，造成瞬态电压抑制晶片的可靠性降低，而使该瞬态抑制电压器无法负荷或承载高功率的EMC冲击。
实用新型内容
本实用新型针对上述的因整体结构问题导致瞬态电压抑制晶片可靠性降低等技术问题，提出一种结构简单、设计合理、成本低廉、加工方便且能够提高瞬态电压抑制晶片的可靠度以及寿命的具有散热座的瞬态电压抑制器。
为了达到上述目的，本实用新型采用的技术方案为,本实用新型提供一种具有散热座的瞬态电压抑制器，包括散热座以及设置在散热座上方的导线架，所述散热座以及导线架之间设置有瞬态电压抑制晶片，所述散热座以及导线架与瞬态电压抑制晶片电性连接，所述瞬态电压抑制晶片包括与散热座连接的第一焊接面以及与导线架连接的第二焊接面，所述散热座以及导线架外包裹有封装体，所述导线架的一端贯穿封装体，伸出封装体外，所述导线架包括与瞬态电压抑制晶片固定连接的第一接脚架以及设置在第一接脚架远离瞬态电压抑制晶片一端与第一接脚架重合连接的第二接脚架，所述第一接脚架与第二接脚架电性连接。
作为优选，所述散热座上设置有连接突起，所述连接突起与第一焊接面固定连接，所述连接突起的形状与第一焊接面的形状一致，所述连接突起的面积小于等于第一焊接面的面积。
作为优选，所述散热座上设置有沿连接突起外边缘设置的方形凹槽。
作为优选，所述第一接脚架包括与第二焊接面连接的固定部以及与第二接脚架重合连接的重合部，所述固定部的形状与第二焊接面的形状一致，所述固定部的面积小于等于第二焊接面的面积。
作为优选，所述重合部呈V字型设置。
作为优选，所述第二接脚架包括与第一接脚架重合连接的连接部以及贯穿封装体的折弯部，所述重合部呈V字型设置。
与现有技术相比，本实用新型的优点和积极效果在于,
1、本实用新型通过第一接脚架以及与第一接脚架重合连接的第二接脚架，改变传统条状一体成型的结构，从而解决传统因导线架呈条状一体成型所导致瞬态电压抑制晶片的可靠性降低的技术问题，进而提高了瞬态电压抑制晶片的可靠性以及使用寿命。
2、本实用新型通过在散热座上设置连接突起，并使连接突起的形状与与瞬态电压抑制晶片的的第一焊接面的形状一致，且面积小于等于第一焊接面的面积，解决了传统在加工过程中，因散热座连接面面积较大导致的瞬态抑制电压器封装可靠度的技术问题。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1提供的具有散热座的瞬态电压抑制器的剖视图；
图2为实施例2提供的具有散热座的瞬态电压抑制器的剖视图；
以上各图中,1、散热座；11、连接突起；12、方形凹槽；2、第一接脚架；21、固定部；22、重合部；3、第二接脚架；31、连接部；32、折弯部；4、瞬态电压抑制晶片；5、封装体。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和实施例对本实用新型做进一步说明。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用不同于在此描述的其他方式来实施，因此，本实用新型并不限于下面公开说明书的具体实施例的限制。
实施例1,如图1所示，本实施例提供一种具有散热座的瞬态电压抑制器，包括散热座1以及设置在散热座1上方的导线架，在散热座1以及导线架之间设置有瞬态电压抑制晶片4，散热座1以及导线架与瞬态电压抑制晶片4电性连接，瞬态电压抑制晶片4包括与散热座1连接的第一焊接面(图中未示出)以及与导线架连接的第二焊接面(图中未示出)，散热座1以及导线架外包裹有封装体5，导线架的一端贯穿封装体，伸出封装体外，此前结构均为背景技术中，为所提DO-218(AB)元件的结构，故在本实施例中，不再详细的进行描述，导线架包括与瞬态电压抑制晶片4固定连接的第一接脚架2以及设置在第一接脚架2远离瞬态电压抑制晶片4一端与第一接脚架2重合连接的第二接脚架3，此处所表述的重合连接是指第一接脚架2与第二接脚架3的一部分重合在一起，形成固定连接，在本实施例中为分开焊接固定的方式固定连接，第一接脚架2与第二接脚架3电性连接。
本实施例通过将原有的一体成型长条型料片的导线架分为第一接脚架2与第二接脚架3，增厚了重合部分厚度，使在瞬间EMC的冲击下，瞬态电压抑制晶片通过上下设置的散热座以及导线架来吸收瞬间所产生的热能，由于导线架为第一接脚架2与第二接脚架3构成，增厚的导线架的厚度，使导线架能够吸收掉瞬间EMC的冲击下产生的热量，提高了瞬态电压抑制晶片的使用寿命以及可靠性。
为了避免在加工过程中，因散热座1上的承载面积大于瞬态电压抑制晶片4，而导致瞬态抑制电压器封装可靠度降低，在本实施例中，在散热座1上设置了连接突起11，连接突起11与第一焊接面固定连接(此处所表述的固定连接直接通过锡焊的方式固定连接)，连接突起11的形状与第一焊接面的形状一致，由于瞬态电压抑制晶片4的形状以及第一焊接面的形状均为方形，故在本实施例中，连接突起11的形状也为方形，连接突起11的面积要小于等于第一焊接面的面积，连接突起11的面积要确保连接突起与瞬态电压抑制晶片4电性连接，故连接突起11的面积最好和第一焊接面的面积一致或者微小于第一焊接面的面积，通过连接突起11的设置，避免了瞬态抑制电压器在封装体成型时所产生的压力使瞬态电压抑制晶片4损伤，也避免了焊锡溢出瞬态电压抑制晶片4上造成其功能损失。
为了方便在加工时，焊锡外溢，在本实施例中，在散热座1上设置有沿连接突起11外边缘设置的方形凹槽12，方形凹槽12的主要作用就是方便焊锡的外溢，防止在焊接过程中，对瞬态电压抑制晶片上造成其功能损失。
为了更好的保护瞬态电压抑制晶片4的功能，在本实施例中，第一接脚架2包括与第二焊接面连接的固定部21以及与第二接脚架3重合连接的重合部22，固定部21的形状与第二焊接面的形状一致，固定部21的面积小于等于第二焊接面的面积，固定部21的厚度和散热座1的厚度一致，并且固定部21的面积也与连接突起11的面积一致，第一接脚架2的设置使本实施例提供的具有散热座的瞬态电压抑制器在EMC或稳压的应用上大量提升元件的热消散功率，并相对提升与高温下元件的性能表现。
为了更好提供热消散功率，在本实施例中，重合部22呈V字型设置，重合部22呈V字型设置有利于增大散热面积，来更好的提供热消散功率，当然重合部22也可以设置成W字型，考虑到后期的加工，故在本实施例中，选用V字型结构。
在本实施例中，所提供的第二接脚架3主要为了与第一接脚架2配合，故第二接脚架3包括与第一接脚架2重合连接的连接部31以及贯穿封装体5的折弯部32，重合部呈V字型设置。第二接脚架3的折弯部32与传统导线架的折弯部一致，故在此不再详细的描述。
实施例2，本实施例提供一种效果更好的具有散热座的瞬态电压抑制器：
本实施例与实施例1的不同之处在于，在本实施例中，将第一接脚架与第二接脚架之间采用整体成型结构，使第一接脚架2与第二接脚架3之间为一体化结构，即整个瞬态电压抑制器的导线架为整体结构，这样设置的原因在于：实施例1在加工过程中，需要多点同时焊接，才能保证使用，且不良率较高，故在本实施例中，将第一接脚架与第二接脚架之间采用整体成型结构，在冲压生产时，可降低不良率，节省生产成本。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。

Claims (6)

1.一种具有散热座的瞬态电压抑制器，包括散热座以及设置在散热座上方的导线架，所述散热座以及导线架之间设置有瞬态电压抑制晶片，所述散热座以及导线架与瞬态电压抑制晶片电性连接，所述瞬态电压抑制晶片包括与散热座连接的第一焊接面以及与导线架连接的第二焊接面，所述散热座以及导线架外包裹有封装体，所述导线架的一端贯穿封装体，伸出封装体外，其特征在于,所述导线架包括与瞬态电压抑制晶片固定连接的第一接脚架以及设置在第一接脚架远离瞬态电压抑制晶片一端与第一接脚架重合连接的第二接脚架，所述第一接脚架与第二接脚架电性连接。
2.根据权利要求1所述的具有散热座的瞬态电压抑制器，其特征在于,所述散热座上设置有连接突起，所述连接突起与第一焊接面固定连接，所述连接突起的形状与第一焊接面的形状一致，所述连接突起的面积小于等于第一焊接面的面积。
3.根据权利要求2所述的具有散热座的瞬态电压抑制器，其特征在于,所述散热座上设置有沿连接突起外边缘设置的方形凹槽。
4.根据权利要求1所述的具有散热座的瞬态电压抑制器，其特征在于,所述第一接脚架包括与第二焊接面连接的固定部以及与第二接脚架重合连接的重合部，所述固定部的形状与第二焊接面的形状一致，所述固定部的面积小于等于第二焊接面的面积。
5.根据权利要求4所述的具有散热座的瞬态电压抑制器，其特征在于,所述重合部呈V字型设置。
6.根据权利要求5所述的具有散热座的瞬态电压抑制器，其特征在于,所述第二接脚架包括与第一接脚架重合连接的连接部以及贯穿封装体的折弯部，所述重合部呈V字型设置。
CN201520748129.0U 2015-09-24 2015-09-24 具有散热座的瞬态电压抑制器 Expired - Fee Related CN205028893U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520748129.0U CN205028893U (zh) 2015-09-24 2015-09-24 具有散热座的瞬态电压抑制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520748129.0U CN205028893U (zh) 2015-09-24 2015-09-24 具有散热座的瞬态电压抑制器

Publications (1)

Publication Number Publication Date
CN205028893U true CN205028893U (zh) 2016-02-10

Family

ID=55261405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520748129.0U Expired - Fee Related CN205028893U (zh) 2015-09-24 2015-09-24 具有散热座的瞬态电压抑制器

Country Status (1)

Country Link
CN (1) CN205028893U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113359A (ja) * 2017-01-12 2018-07-19 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113359A (ja) * 2017-01-12 2018-07-19 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
CN216288418U (zh) 改进的轴式二极管及应用其的旁路模块和光伏组件接线盒
CN205028893U (zh) 具有散热座的瞬态电压抑制器
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN205430164U (zh) 光伏接线盒和二极管
CN212113708U (zh) 一种高功率半导体器件的贴片框架及其封装
CN203367266U (zh) 用于缓冲芯片表面焊料用量的封装结构
CN203367267U (zh) 自适应焊料用量的整流器结构
CN103383932A (zh) 用于提高芯片电性能的封装结构
CN208045491U (zh) 一种用于车载电子设备的瞬态抑制二极管器件
CN214850990U (zh) 一种高散热指数的桥式整流器
CN108807306B (zh) 一种带输入保护的电源功率模块结构
CN221352763U (zh) 引线框架、芯片封装结构及电池保护电路
CN206806330U (zh) 一种应用于sot23半导体封装的集成电路
CN111244058A (zh) 一种基岛折弯的引线框架结构及电子器件
CN203492263U (zh) Qfn封装的pcb散热焊盘结构
CN204497227U (zh) 高压大功率逆变器模块
CN213936179U (zh) 二极管模块及接线盒
CN203118935U (zh) 整流芯片的dfn封装结构
CN202796930U (zh) 用于mosfet芯片的封装体
CN215933593U (zh) 抗浪涌半导体器件
CN205508811U (zh) 一种高散热性能的表面贴装功率器件封装结构
CN205194684U (zh) 一种层叠封装结构及电子设备
CN202996843U (zh) 一种新型太阳能二极管组装结构
CN209981205U (zh) 一种高散热插件二极管
CN215578512U (zh) 高良率大功率器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20210924