Nothing Special   »   [go: up one dir, main page]

JP6625491B2 - 配線基板、半導体装置、配線基板の製造方法 - Google Patents

配線基板、半導体装置、配線基板の製造方法 Download PDF

Info

Publication number
JP6625491B2
JP6625491B2 JP2016129022A JP2016129022A JP6625491B2 JP 6625491 B2 JP6625491 B2 JP 6625491B2 JP 2016129022 A JP2016129022 A JP 2016129022A JP 2016129022 A JP2016129022 A JP 2016129022A JP 6625491 B2 JP6625491 B2 JP 6625491B2
Authority
JP
Japan
Prior art keywords
wiring
layer
connection terminal
metal foil
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016129022A
Other languages
English (en)
Other versions
JP2018006466A (ja
JP2018006466A5 (ja
Inventor
東夫 反町
東夫 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016129022A priority Critical patent/JP6625491B2/ja
Priority to US15/633,078 priority patent/US10153177B2/en
Publication of JP2018006466A publication Critical patent/JP2018006466A/ja
Publication of JP2018006466A5 publication Critical patent/JP2018006466A5/ja
Application granted granted Critical
Publication of JP6625491B2 publication Critical patent/JP6625491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、半導体装置、配線基板の製造方法に関する。
従来、電子機器に使用される半導体装置は、配線基板の上に電子部品が搭載されている。配線基板上に例えば２つの電子部品を横方向に並べて搭載する半導体装置では、２つの電子部品が配線を介して接続される。２つの電子部品を接続する方法としては、微細配線を内蔵する配線部品を配線基板に配置する方法、又は配線基板に微細配線を作り込む方法、等の各種の方法が提案されている（例えば、特許文献１〜５参照）。
特開２００６−２６１３１１号公報 特表２０１１−５１５８４２号公報 特開２０１３−２４３２２７号公報 特開２０１４−９９５９１号公報 特開２０１４−１７９６１３号公報
ところで、上記のように複数の電子部品を搭載する配線基板において、接続信頼性を確保することが求められている。
本発明の一観点によれば、それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板であって、上面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、下面に内部接続端子が形成された配線部品と、前記第１半導体素子の第２電極端子が接続される第３接続端子と、前記第２半導体素子の第２電極端子が接続される第４接続端子と、前記配線部品と前記第３接続端子と前記第４接続端子とが埋設された絶縁層と、前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、前記第１〜前記第４接続端子の上面は同一の平面上に位置しており、前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えている。
本発明の別の一観点によれば、配線基板と、それぞれ第１電極端子と第２電極端子を有して前記配線基板に実装された第１半導体素子と第２半導体素子とを有し、前記配線基板は、上面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、下面に内部接続端子が形成された配線部品と、前記第１半導体素子の第２電極端子が接続される第３接続端子と、前記第２半導体素子の第２電極端子が接続される第４接続端子と、前記配線部品と前記第３接続端子と前記第４接続端子とが埋設された絶縁層と、前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、前記第１〜前記第４接続端子の上面は同一の平面上に位置しており、前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えている。
また、本発明の別の一観点によれば、それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板の製造方法は、第１の面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、前記第１の面とは反対側の第２の面に内部接続端子が形成された配線部品と、前記第１の面を覆う金属箔とを有する構造体を形成する工程と、第１支持体の上面に搭載凹部を形成する工程と、前記金属箔の上面を前記第１支持体の上面と同一高さとするように、前記搭載凹部に前記構造体の前記金属箔を埋設して接着層により前記構造体を接着する工程と、前記第１支持体の上面に第３接続端子と第４接続端子とを形成する工程と、前記構造体と前記第３接続端子と前記第４接続端子とを覆う絶縁層を形成する工程と、前記絶縁層の上面に、前記内部接続端子と前記第３接続端子と前記第４接続端子とにそれぞれ接続された配線層を形成する工程と、前記第１支持体を除去する工程と、前記金属箔を覆う前記接着層を除去する工程と、前記構造体の前記金属箔を除去する工程と、を有する。
また、本発明の別の一観点によれば、それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板の製造方法は、第１の面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、前記第１の面とは反対側の第２の面に内部接続端子が形成された配線部品と、前記第１の面を覆う金属箔とを有する構造体を形成する工程と、第１支持体の上面に、前記構造体の前記金属箔を接着層により接着する工程と、前記第１支持体の上面に、前記金属箔の上面と同一の高さの補助層を形成する工程と、前記補助層の上に第３接続端子と第４接続端子とを形成する工程と、前記構造体と前記第３接続端子と前記第４接続端子とを覆う絶縁層を形成する工程と、前記絶縁層の上面に、前記内部接続端子と前記第３接続端子と前記第４接続端子とにそれぞれ接続された配線層を形成する工程と、前記第１支持体及び前記補助層を除去する工程と、前記金属箔を覆う前記接着層を除去する工程と、前記構造体の前記金属箔を除去する工程と、を有する。
本発明の一観点によれば、複数の電子部品を搭載する配線基板において、接続信頼性を確保することができる。
（ａ）は第１実施形態の配線基板を示す概略断面図、（ｂ）は配線部品を示す概略断面図。 （ａ）は半導体装置を示す概略平面図、（ｂ）は半導体装置を示す概略断面図。 （ａ）〜（ｅ）は、配線部品の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線部品の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は第２実施形態の配線基板を示す概略断面図、（ｂ）は配線部品を示す概略断面図。 半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 別の支持基板を示す断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
（第１実施形態）
以下、第１実施形態を図１〜図８に従って説明する。
図２（ａ）に示すように、半導体装置１は、配線基板１０と、配線基板１０に実装された複数（図２（ａ）では２つ）の半導体素子６０，７０とを有している。配線基板１０は、配線部品（ブリッジボード）２０を有している。配線部品２０は、平面視において、２つの半導体素子６０，７０の一部と重なるように配置されている。半導体素子６０，７０の一部の端子は、配線部品２０に接続されている。配線部品２０は、２つの半導体素子６０，７０の一部の端子を互いに接続する。
一方の半導体素子６０（第１半導体素子）としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。そして、他方の半導体素子７０（第２半導体素子）としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、半導体素子６０，７０として、大規模半導体回路を複数（例えば２つ）に分割して形成されたチップ（ダイ）を用いることもできる。
図２（ｂ）に示すように、半導体素子６０は、複数の電極端子（ピラー）６２（第２電極端子）を介して配線基板１０に接続されている。同様に、半導体素子７０は、複数の電極端子（ピラー）７２（第２電極端子）を介して配線基板１０に接続されている。半導体素子６０は、電極端子６１（第１電極端子）を介して配線部品２０に接続されている。同様に、半導体素子７０は、電極端子７１（第１電極端子）を介して配線部品２０に接続されている。電極端子６１，６２，７１，７２の材料としては、例えば銅又は銅合金を用いることができる。なお、図２（ｂ）は、半導体装置１の一部であり、２つの半導体素子６０，７０の間の接続部分を示している。
配線基板１０と半導体素子６０，７０との間には、アンダーフィル樹脂８５が充填されている。アンダーフィル樹脂８５は、配線基板１０と半導体素子６０，７０との間の接続部分の接続強度を向上させると共に、配線パターンの腐食やエレクトロマイグレーションの発生を抑制し、配線パターンの信頼性の低下を防ぐ。アンダーフィル樹脂８５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０について詳述する。
図１（ａ）に示すように、配線基板１０は、配線部品２０、外部端子４１，４２、配線層４３，４４、絶縁層５１，５２、ソルダレジスト層５３を有している。
配線部品２０と外部端子４１，４２は、絶縁層５１に埋設されている。絶縁層５１は、配線部品２０の上面２０ａと外部端子４１，４２の上面４１ａ，４２ａを露出するように形成されている。つまり、絶縁層５１は、配線部品２０の下面及び側面と、外部端子４１，４２の下面及び側面を覆うように形成されている。
図１（ｂ）に示すように、配線部品２０は、外部端子（パッド）２１，２２、配線層２３，２４，２５、絶縁層３１，３２，３３を有している。配線部品２０は、例えばビルドアップ法を用いて形成されている。
外部端子２１，２２は、配線部品２０の最外層（ここでは、最上層）の絶縁層３１に埋設されている。外部端子２１，２２の上面２１ａ，２２ａは、絶縁層３１の上面３１ａと同一平面上に位置する。従って、絶縁層３１は、外部端子２１，２２の下面及び側面を覆うように形成されている。
外部端子２１，２２は、例えば平面視円形の板状に形成されている。外部端子２１，２２の大きさは、例えば直径を１５〜３０マイクロメートル（μｍ）とすることができる。外部端子２１（第１接続端子）は、複数（本実施形態では２つ）の金属層２１ｂ，２１ｃにより形成されている。同様に、外部端子２２（第２接続端子）は、複数（本実施形態では２つ）の金属層２２ｂ，２２ｃにより形成されている。上面側、つまり絶縁層３１の上面３１ａに露出する金属層２１ｂ，２２ｂは、例えば金（Ａｕ）層である。埋設された金属層２１ｃ，２２ｃは、例えばニッケル（Ｎｉ）層である。Ａｕ層の厚さは、例えば０．１〜０．２μｍとすることができる。Ｎｉ層の厚さは例えば２〜６μｍとすることができる。絶縁層３１の厚さは、例えば５〜７μｍとすることができる。
絶縁層３１の下面には、配線層２３が形成されている。
配線層２３は、絶縁層３１を厚み方向に貫通して外部端子２１，２２に接続されたビア配線と、ビア配線を介して外部端子２１，２２と接続され、絶縁層３１の下面に形成された配線パターンと、を有している。配線パターンの厚さは、例えば２〜５μｍとすることができる。配線パターンの幅は、例えば２〜５μｍとすることができる。配線パターンの間隔は、例えば２〜５μｍとすることができる。
絶縁層３２は、絶縁層３１の下面に、配線層２３を覆うように形成されている。
配線層２４は、絶縁層３２の下面に形成されている。配線層２４は、絶縁層３２を厚み方向に貫通するビア配線と、そのビア配線を介して配線層２３と接続され、絶縁層３２の下面に形成された配線パターンとを有している。配線層２４の大きさ（配線パターンの厚さ、配線幅、配線間隔）については、前述の配線層２３と同様とすることができる。
絶縁層３３は、絶縁層３２の下面に、配線層２４を覆うように形成されている。
配線層２５は、絶縁層３３の下面に形成されている。配線層２５は、絶縁層３３を厚み方向に貫通するビア配線と、そのビア配線を介して配線層２４と接続され、絶縁層３３の下面に形成された配線パターンとを有している。この配線層２５において、絶縁層３３の下面に形成された配線パターンは、内部接続端子ＩＰ１．ＩＰ２として機能する。内部接続端子ＩＰ１．ＩＰ２は、例えば円形状に形成され、その大きさは例えば４０μｍとすることができる。
配線層２３，２４，２５の材料としては、例えば銅又は銅合金を用いることができる。絶縁層３１，３２，３３の材料としては、例えば感光性を有する樹脂（例えば、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂、等）を用いることができる。
図１（ａ）に示すように、絶縁層５１には、その絶縁層５１の上面５１ａの側において、配線部品２０の側面に対応する部分に、上面５１ａ側に向かうにつれて拡開するテーパ状の開口部５１Ｘが形成されている。開口部５１Ｘと配線部品２０との間には接着剤５５が配設されている。接着剤５５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を用いることができる。
図１（ａ）に示す外部端子４１，４２は、例えば円柱状に形成されている。外部端子４１，４２の上面４１ａ，４２ａは、配線部品２０に含まれる外部端子２１，２２の上面２１ａ，２２ａと同一の平面上に位置している。そして、外部端子４１，４２の下面４１ｂ，４２ｂは、配線部品２０の下面２０ｂとほぼ同一の平面上に位置している。
外部端子４１，４２の大きさは、例えば直径を４０μｍとすることができる。外部端子４１，４２の高さ（厚さ方向の長さ）は、配線部品２０の厚さに応じて設定され、例えば１５〜２１μｍとすることができる。
外部端子４１（第３接続端子）は、絶縁層５１から露出する表面処理層４１ｃと、表面処理層４１ｃの下側にあって絶縁層５１に埋設された金属ポスト４１ｄとを含む。同様に、外部端子４２（第４接続端子）は、絶縁層５１から露出する表面処理層４２ｃと、表面処理層４２ｃの下側にあって絶縁層５１に埋設された金属ポスト４２ｄとを含む。
金属ポスト４１ｄ，４２ｄの材料としては、例えば銅又は銅合金を用いることができる。表面処理層４１ｃ，４２ｃとしては、例えば、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）とすることができる。Ａｕ層の厚さは例えば０．１〜０．２μｍ、Ｎｉ層の厚さは例えば２〜５μｍとすることができる。なお、表面処理層４１ｃ，４２ｃとして、Ａｕ層、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。
絶縁層５１の下面には、配線層４３が形成されている。配線層４３は、絶縁層５１を厚み方向に貫通して外部端子４１，４２、配線部品２０の内部接続端子ＩＰ１．ＩＰ２に接続されたビア配線と、ビア配線を介して外部端子４１，４２、内部接続端子ＩＰ１．ＩＰ２に接続され、絶縁層５１の下面に形成された配線パターンとを有している。絶縁層５２は、絶縁層５１の下面に、配線層４３を覆うように形成されている。配線層４４は、絶縁層５２を厚み方向に貫通して配線層４３に接続されたビア配線と、ビア配線を介して配線層４３に接続され、絶縁層５２の下面に形成された配線パターンとを有している。
配線層４３，４４に含まれる配線パターンにおいて、配線幅や配線間隔は、配線部品２０の配線層２３，２４の配線幅や配線間隔と比べ、大きな値に設定されている。言い換えれば、配線層２３，２４は、配線層４３，４４と比較して微細に形成されている。つまり、配線部品２０は、配線層４３，４４と比較して微細に形成された配線層２３，２４を有している。
ソルダレジスト層５３は、絶縁層５２の下面に、配線層４４の一部を被覆するように形成されている。ソルダレジスト層５３には、配線層４４の下面の一部を外部接続端子ＥＰ１として露出する開口部５３Ｘが形成されている。外部接続端子ＥＰ１には、配線基板１０、つまり図２（ａ）に示す半導体装置１を基板等に実装するために利用されるバンプ（例えばはんだバンプ）が形成される。
配線層４３，４４の材料としては、例えば銅又は銅合金を用いることができる。
絶縁層５１，５２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層５１，５２の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層５１，５２の材料としては、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。
ソルダレジスト層５３の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層５２と配線層４４とを、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部５３Ｘを有するソルダレジスト層５３を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、ソルダレジスト層５３が形成される。
次に、上記の配線基板１０の製造方法を説明する。
なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する場合がある。
先ず、配線部品２０の製造方法を説明する。
図３（ａ）に示す工程では、支持体２０１の上面に、接着層２０２を介してキャリア付金属箔２０３（ピーラブル金属箔）が貼付された支持基板２００（第２支持基板）を形成する。支持体２０１の厚さは、例えば０．５〜１ミリメートル（ｍｍ）とすることができる。支持体２０１としては、ガラスやステンレス等を用いることができる。接着層２０２は、耐熱性を有する、例えばエポキシ系の接着剤である。接着層２０２の厚さは、例えば１０〜２０μｍとすることができる。
キャリア付金属箔２０３は、キャリア板２０４と、キャリア板２０４の上面に剥離層（図示略）を介して積層された極薄の金属箔２０５とを有している。キャリア板２０４は、例えば３５μｍの銅箔である。金属箔２０５は例えば５μｍの銅箔である。
図３（ｂ）に示す工程では、キャリア付金属箔２０３（金属箔２０５）の上面に外部端子２１，２２を形成する。
詳述すると、金属箔２０５の上面に、所望の位置に開口部を有するレジスト層を形成する。開口部は、外部端子２１，２２に対応する部分の支持体（金属箔２０５）を露出するように形成される。レジスト層の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属箔２０５の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、開口部を有するレジスト層を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層を形成することができる。続いて、レジスト層をめっきマスクとして、金属箔２０５の上面に、金属箔２０５をめっき給電層に利用する電解めっき（電解金めっき）を施し、金属層２１ｂ、２２ｂを形成する。さらに、電解めっき（電解ニッケルめっき）を施し、金属層２１ｃ、２２ｃを形成する。そして、レジスト層を例えばアルカリ性の剥離液により除去する。
図３（ｃ）に示す工程では、キャリア付金属箔２０３（金属箔２０５）の上面に、外部端子２１，２２を覆う絶縁材を塗布し、露光・現像・硬化を行って、ビアホール３１Ｘを有する絶縁層３１を形成する。絶縁材としては、例えば感光性を有する樹脂（例えば、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂、等）を用いることができる。ビアホール３１Ｘにより、外部端子２１，２２の上面が例えば直径が５〜１５μｍの大きさにて露出される。ビアホール３１Ｘは、例えば、底面側の径（外部端子２１，２２の上面における径）よりも絶縁層３１の上面側における径が大きい、円錐台状に形成される。
図３（ｄ）に示す工程では、絶縁層３１の上に、例えばセミアディティブ法によって配線層２３を形成する。詳述すると、先ず絶縁層３１の上面にシード層を形成する。シード層としては、例えば０．１μｍの厚さのチタン（Ｔｉ）膜と０．２μｍの厚さのＣｕ膜を用いることができる。シード層は、例えばスパッタ法により形成することができる。次に、シード層上に所定の箇所に開口部を揺するレジスト層を形成する。レジスト層の材料としては、例えば耐めっき性を有する材料として、感光性のドライフィルム、液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。そのレジスト層をめっきマスクとして、シード層をめっき給電層に利用する電解めっき（電解銅めっき）を施し、電解めっき層を形成する。レジスト層を例えばアルカリ性の剥離液にて除去した後、電解めっき層をエッチングマスクとして不要なシード層を除去する。これにより、配線層２３が形成される。このような工程により、配線層２３のビア配線は、底面側の径（外部端子２１，２２の上面における径）よりも絶縁層３１の上面側における径が大きい、円錐台状に形成される。
図３（ｅ）に示す工程では、前述した絶縁層３１を形成する工程と配線層２３を形成する工程と同様の工程を繰り返す事により、絶縁層３２、配線層２４、絶縁層３３、及び配線層２５を形成する。これにより、金属箔２０５の上に配線部品２０が形成される。
図４（ａ）に示す工程では、絶縁層３３の上面に、絶縁層３３と配線層２５を覆うように、接着剤２１１によってキャリアフィルム２１２（第１支持層）を貼付する。接着剤２１１としては、例えば紫外線の照射によって接着力が低下するものを用いることができる。キャリアフィルム２１２としては、例えばダイシング用テープを用いることができる。
図４（ｂ）に示す工程では、図４（ａ）に示すキャリア付金属箔２０３のキャリア板２０４を剥離層より金属箔２０５から剥離し、支持体２０１と接着層２０２とキャリア板２０４とを除去する。これにより、配線部品２０と、外部端子２１，２２が形成された側の絶縁層３１の面が金属箔２０５により覆われた構造体２２０が形成される。
図４（ｃ）に示す工程では、金属箔２０５の下面に、接着剤２１３を介してキャリアフィルム２１４（第２支持層）を貼付する。接着剤２１３としては、例えば紫外線の照射によって接着力が低下するものを用いることができる。キャリアフィルム２１４としては、例えばダイシング用テープを用いることができる。
図４（ｄ）に示す工程では、図４（ｃ）に示す接着剤２１１に紫外線を照射して接着力を低下させ、キャリアフィルム２１２と接着剤２１１とを除去する。これにより、構造体２２０を、金属箔２０５を配設した側に貼付したキャリアフィルム２１４により支持する。図４（ａ）〜図４（ｄ）に示す工程は、支持体２０１を剥離することと、構造体２２０の支持を金属箔２０５の側にて行うようにするものである。これにより、図４（ｄ）において、構造体２２０を上面側（図において上側）から搭載のための機器によって支持することにより、金属箔２０５を搭載対象に向けて構造体２２０を搭載することを可能とする。なお、複数の構造体２２０を面付けして形成した場合などのように、必要に応じてダイシングにより構造体２２０を個片化することもできる。
図５（ａ）に示す工程では、支持体２３１の上面に、キャリア付金属箔２３２を積層した支持基板２３０（第１支持基板）を形成する。支持体２３１としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含浸させたコア材を用いることができる。キャリア付金属箔２３２は、キャリア層２３３と、キャリア層２３３の上面に剥離層（図示略）を介して積層された金属箔２３４とを有している。キャリア層２３３は、図示しない接着層により支持体２３１の上面に貼着される。キャリア層２３３は、例えば、厚さが３５μｍ程度の銅板である。金属箔２３４は、例えば、厚さが２０〜３５μｍ程度の銅箔である。
図５（ｂ）に示す工程では、金属箔２３４に構造体２２０（図４（ｄ）参照）を搭載する搭載凹部２３４ｂを形成し、金属箔２３４の上面２３４ａに外部端子４１，４２を形成する。搭載凹部２３４ｂの深さは、図４（ｄ）に示す構造体２２０の外部端子２１，２２の面２１ａ，２２ａを、金属箔２３４の上面２３４ａと同一の平面上に位置するように設定される。例えば、構造体２２０に含まれる金属箔２０５と、この構造体２２０を金属箔２３４に接着する接着剤を搭載凹部２３４ｂに埋め込むように、搭載凹部２３４ｂの深さを設定する。搭載凹部２３４ｂの深さは、例えば１５μｍとすることができる。
搭載凹部２３４ｂは、例えばエッチング処理（ハーフエッチ）により形成することができる。金属箔２３４の上面２３４ａにレジスト層を形成する。レジスト層の材料としては、耐エッチング性がある感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属箔２３４の上面２３４ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記のレジスト層を形成する。そして、レジスト層をエッチングマスクとして、金属箔２３４にハーフエッチングを施し、搭載凹部２３４ｂを形成する。そして、レジスト層を例えばアルカリ性の剥離液を用いて除去する。
外部端子４１，４２は、例えば電解めっき法により形成することができる。
金属箔２３４の表面に、外部端子４１，４２を形成する位置に開口部を有するレジスト層を形成する。レジスト層は、耐めっき性を有する感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。金属箔２３４の表面をドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口部を有するレジスト層を形成する。なお、液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等の液状レジスト）を用いてレジスト層を形成してもよい。
そして、レジスト層をめっきマスクとして、金属箔２３４の上面２３４ａに、金属箔２３４をめっき給電層に利用した電解めっき法を施し、開口部内に表面処理層４１ｃ，４２ｃと金属ポスト４１ｄ，４２ｄを順次形成する。例えば、表面処理層４１ｃ，４２ｃがＡｕ／Ｎｉ層である場合には、金属箔２３４の上面２３４ａに、厚さが０．１〜０．２μｍのＡｕ層と、厚さが２〜５μｍのＮｉ層とをこの順番で積層して表面処理層４１ｃ，４２ｃを形成する。次いで、表面処理層４１ｃ，４２ｃの上に、Ｃｕ層を積層して金属ポスト４１ｄ，４２ｄを形成する。そして、レジスト層を例えばアルカリ性の剥離液を用いて除去する。
図５（ｃ）に示す工程では、搭載凹部２３４ｂに接着剤５５（例えばフィルム状の接着剤）と構造体２２０とを配置する。接着剤５５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を用いることができる。そして、接着剤５５を硬化し、金属箔２３４の上に構造体２２０を固定する。このとき、搭載凹部２３４ｂにより、構造体２２０に含まれる配線部品２０において、外部端子２１，２２の面２１ａ，２２ａは、外部端子４１，４２の面４１ａ，４２ａと同一の平面上に位置する。外部端子４１，４２の面４１ｂ，４２ｂは、構造体２２０に含まれる配線部品２０の下面２０ｂとほぼ同一の平面上に位置する。
図６に示す工程では、絶縁層５１、配線層４３、絶縁層５２、配線層４４、ソルダレジスト層５３を形成する。
先ず、外部端子４１，４２と構造体２２０（配線部品２０）を覆う絶縁層５１を形成する。次いで、絶縁層５１を貫通し、外部端子４１，４２の面４１ｂ，４２ｂの一部と、内部接続端子ＩＰ１．ＩＰ２の上面の一部を露出するビアホールを形成する。ビアホールは、例えばＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。レーザ加工法によりビアホールを形成した場合、必要に応じてデスミア処理を行う。このとき、外部端子４１，４２の面４１ｂ，４２ｂは、構造体２２０に含まれる配線部品２０の下面２０ｂとほぼ同一の平面上に位置する。このため、レーザ加工法により形成するビアホールによって、外部端子４１，４２の面４１ｂ，４２ｂと、内部接続端子ＩＰ１．ＩＰ２の上面とを、ほぼ同じ処理時間にて容易に露出させることができる。
次いで、絶縁層５１の上面に、例えばセミアディティブ法によって配線層４３を形成する。詳述すると、先ず、絶縁層５１の上面及びビアホールの内面に無電解めっき法又はスパッタ法により、銅などからなるシード層を形成する。次いで、所望の位置に開口部を有するレジスト層を形成する。そして、シード層をめっき給電層に利用する電解めっき法（電解銅めっき法）を施し、レジスト層の開口部に、銅などからなる金属めっき層を形成する。レジスト層を除去した後、不要なシード層をエッチングにより除去する。これにより、配線層４３が形成される。
次いで、上記の絶縁層５１と同様にして、絶縁層５２を形成する。そして、上記の配線層４３と同様にして、配線層４４を形成する。
次いで、絶縁層５２の上面に、開口部５３Ｘを有するソルダレジスト層５３を形成する。ソルダレジスト層５３は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。ソルダレジスト層５３の開口部５３Ｘにより、配線層４４の一部が外部接続端子ＥＰ１として露出される。
図７（ａ）に示す工程では、図６に示すキャリア層２３３を金属箔２３４から剥離し、支持体２３１及びキャリア層２３３を除去する。
図７（ｂ）に示す工程では、図７（ａ）に示す金属箔２３４を、例えばエッチングにより除去する。この金属箔２３４に対するエッチング処理において、外部端子４１，４２の表面処理層４１ｃ、４２ｃがエッチングストッパとして機能する。
図８（ａ）に示す工程では、金属箔２０５を覆う接着剤５５を除去し、金属箔２０５の表面（図では下面）を露出させる。例えば、接着剤５５を除去する方法として、サンドブラスト，レーザ加工、機械研磨、等の方法を利用することができる。この工程において、接着剤５５以外の部分は、レジスト層により被覆され、除去のための処理から保護されている。レジスト層は、処理後に除去される。
図８（ｂ）に示す工程では、図８（ａ）に示す金属箔２０５を、例えばエッチングにより除去する。外部端子２１，２２は、表面側（図において下面側）に金属層（Ａｕ層）２１ｂ、２２ｂを有している。また、外部端子４１，４２は、表面側（図において下面側）に、表面処理層４１ｃ、４２ｃ（Ａｕ／Ｎｉ層）を有している。これらは、エッチングストッパ層として機能するため、金属箔２０５を選択的にエッチングして除去することができる。このように、金属箔２０５を除去し、配線基板１０が得られる。
次に、上記の配線基板１０の作用を説明する。
図２（ａ）に示すように、半導体装置１は、配線基板１０と、配線基板１０の上面に実装された半導体素子６０，７０を有している。配線基板１０は配線部品２０を有し、配線部品２０を介して半導体素子６０，７０が互いに接続される。
図２（ｂ）に示すように、配線基板１０に対して半導体素子６０，７０が実装される。半導体素子６０は、電極端子６１，６２を有している。電極端子６１，６２の大きさとしては、例えば直径が２０〜３０μｍ、高さは直径の１．５倍程度とすることができる。電極端子６１，６２の材料としては、例えば銅又は銅合金を用いることができる。
半導体素子６０の電極端子６１は、はんだ８１により配線部品２０の外部端子２１に接続される。そして、電極端子６２は、はんだ８２により配線基板１０の外部端子４１に接続される。はんだ８１，８２の材料としては、例えばスズ（Ｓｎ）と銀（Ａｇ）の合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇとＣｕの合金、等を用いることができる。例えば、Ｓｎ−Ａｇ系のはんだを使用する場合、２４５度程度の温度でリフロー加熱を行うことができる。
配線部品２０の外部端子２１の上面２１ａは、絶縁層５１に埋設された外部端子４１の上面４１ａと同一の平面上に位置している。従って、半導体素子６０において、電極端子６１を配線部品２０の外部端子２１に対して接続するとともに、電極端子６２を配線基板１０の外部端子４１に対して接続することができる。このため、配線基板１０に対して、同じ長さの電極端子６１，６２によって半導体素子６０を歩留まりよく接続することができ、接続の信頼性を確保することができる。また、電極端子６１，６２の高さが多少ばらつくとしても、各電極端子６１，６２の先端のはんだ８１，８２によってそのばらつきを吸収することができる。
同様に、半導体素子７０は、電極端子７１，７２を有している。電極端子７１，７２の大きさとしては、例えば直径が２０〜３０μｍ、高さは直径の１．５倍程度とすることができる。電極端子７１，７２の材料としては、例えば銅又は銅合金を用いることができる。
半導体素子７０の電極端子７１は、はんだ８３により配線部品２０の外部端子２２に接続される。そして、電極端子７２は、はんだ８４により配線基板１０の外部端子４２に接続される。はんだ８３，８４の材料としては、例えばスズ（Ｓｎ）と銀（Ａｇ）の合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇとＣｕの合金、等を用いることができる。例えば、Ｓｎ−Ａｇ系のはんだを使用する場合、２４５度程度の温度でリフロー加熱を行うことができる。
配線部品２０の外部端子２２の上面２２ａは、絶縁層５１に埋設された外部端子４２の上面４２ａと同一の平面上に位置している。従って、半導体素子７０において、電極端子７１を配線部品２０の外部端子２２に対して接続するとともに、電極端子７２を配線基板１０の外部端子４２に対して接続することができる。このため、配線基板１０に対して、同じ長さの電極端子７１，７２によって半導体素子７０を歩留まりよく接続することができ、接続の信頼性を確保することができる。また、電極端子７１，７２の高さが多少ばらつくとしても、各電極端子７１，７２の先端のはんだ８３，８４によってそのばらつきを吸収することができる。
そして、半導体素子６０と半導体素子７０は、配線部品２０を介して互いに接続される。配線部品２０は、配線層４３，４４と比較して微細に形成された配線層２３，２４を有している。このため、半導体素子６０，７０を実装する配線基板の全体にわたって微細な配線を形成する場合と比べ、製造コストを低減することができる。
また、図１（ａ）に示すように、配線部品２０は、下面に内部接続端子ＩＰ１．ＩＰ２を有している。内部接続端子ＩＰ１，ＩＰ２は、配線層４３に接続される。このため、配線層４３と内部接続端子ＩＰ１，ＩＰ２を介して配線部品２０に対して所望の信号や電源を供給することができる。
配線部品２０を搭載した支持体２３１（金属箔２３４）に対して配線層４３，４４等を形成した。このような製造方法では、配線基板の絶縁層に配線部品２０を配置するキャビティを形成する場合と比べて工程数が少なく、製造コストの低減を図ることができる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）配線基板１０には、半導体素子６０，７０が実装される。配線基板１０は、配線部品２０を有している。配線部品２０は、半導体素子６０，７０の一部の端子を互いに接続する。配線部品２０は、半導体素子６０の電極端子６１が接続される外部端子２１と、半導体素子７０の電極端子７１が接続される外部端子２２とを有している。配線部品２０は、外部端子２１，２２が配設された上面２０ａと反対側の下面２０ｂに内部接続端子ＩＰ１，ＩＰ２を有している。配線基板１０は、半導体素子６０の電極端子６２が接続される外部端子４１と、半導体素子７０の電極端子７２が接続される外部端子４２とを有している。配線基板１０の絶縁層５１は、配線部品２０と外部端子４１，４２とを埋設する。絶縁層５１の下面には、外部端子４１，４２と配線部品２０の内部接続端子ＩＰ１，ＩＰ２とに接続された配線層４３が形成されている。
そして、配線部品２０の外部端子２１，２２の上面２１ａ，２２ａと、外部端子４１，４２の上面４１ａ，４２ａは、同一平面上に位置している。このため、半導体素子６０において、電極端子６１を配線部品２０の外部端子２１に対して接続するとともに、電極端子６２を配線基板１０の外部端子４１に対して接続することができる。このため、配線基板１０に対して、同じ長さの電極端子６１，６２によって半導体素子６０を歩留まりよく接続することができ、接続の信頼性を確保することができる。また、電極端子６１，６２の高さが多少ばらつくとしても、各電極端子６１，６２の先端のはんだ８１，８２によってそのばらつきが吸収されるため、接続信頼性を確保することができる。半導体素子７０においても同様であり、接続信頼性を確保することができる。
（１−２）半導体素子６０と半導体素子７０は、配線部品２０を介して互いに接続される。配線部品２０は、微細に形成された配線層２３，２４を有している。このため、半導体素子６０，７０を実装する配線基板の全体にわたって微細な配線を形成する場合と比べ、製造コストを低減することができる。
（１−３）配線部品２０は、下面に内部接続端子ＩＰ１．ＩＰ２を有している。内部接続端子ＩＰ１，ＩＰ２は、配線層４３に接続される。このため、配線層４３と内部接続端子ＩＰ１，ＩＰ２を介して配線部品２０に対して所望の信号や電源を供給することができる。
（１−４）配線部品２０を搭載した支持体２３１（金属箔２３４）に対して配線層４３，４４等を形成した。このような製造方法では、配線基板の絶縁層に配線部品２０を配置するキャビティを形成する場合と比べて工程数が少なく、製造コストの低減を図ることができる。
（第２実施形態）
以下、第２実施形態を図９〜図１４に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する場合がある。
図１０に示すように、半導体装置１ａは、配線基板１０ａと、配線基板１０ａに実装された複数（図１０では２つ）の半導体素子６０，７０と、アンダーフィル樹脂８５とを有している。なお、図１０は、半導体装置１ａの一部であり、２つの半導体素子６０，７０の間の接続部分を示している。
半導体素子６０は、複数の電極端子（ピラー）６２を介して配線基板１０ａに接続されている。同様に、半導体素子７０は、複数の電極端子（ピラー）７２を介して配線基板１０ａに接続されている。配線基板１０ａは、２つの半導体素子６０，７０を互いに接続するための配線部品（ブリッジボード）２０を有している。半導体素子６０は、電極端子６１を介して配線部品２０に接続されている。同様に、半導体素子７０は、電極端子７１を介して配線部品２０に接続されている。電極端子６１，６２，７１，７２の材料としては、例えば銅又は銅合金を用いることができる。
アンダーフィル樹脂８５は、配線基板１０ａと半導体素子６０，７０の間を充填するように設けられている。アンダーフィル樹脂８５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
図９（ａ）に示すように、配線基板１０ａは、配線部品２０、外部端子４１，４２、配線層４３，４４、絶縁層１０１，５２、ソルダレジスト層５３を有している。
配線部品２０と外部端子４１，４２は、絶縁層１０１に埋設されている。絶縁層１０１は、配線部品２０の上面２０ａと外部端子４１，４２の面４１ａ，４２ａを露出するように形成されている。つまり、絶縁層１０１は、配線部品２０の下面及び側面と、外部端子４１，４２の下面及び側面を覆うように形成されている。
そして、本実施形態において、配線部品２０の上面２０ａと外部端子４１，４２の面４１ａ，４２ａは、絶縁層１０１の上面１０１ａより下側に位置している。
図９（ｂ）に示すように、配線部品２０は、外部端子（パッド）２１，２２、配線層２３，２４，２５、絶縁層３１，３２，３３を有している。外部端子２１は、複数（本実施形態では２つ）の金属層２１ｂ，２１ｃにより形成されている。同様に、外部端子２２は、複数（本実施形態では２つ）の金属層２２ｂ，２２ｃにより形成されている。上面側、つまり絶縁層３１の上面３１ａに露出する金属層２１ｂ、２２ｂは、例えば金（Ａｕ）層である。埋設された金属層２１ｃ、２２ｃは、例えばニッケル（Ｎｉ）層である。
絶縁層３１の下面には、配線層２３が形成されている。配線層２３は、絶縁層３１を厚み方向に貫通して外部端子２１，２２に接続されたビア配線と、ビア配線を介して外部端子２１，２２と接続され、絶縁層３１の下面に形成された配線パターンと、を有している。
絶縁層３２は、絶縁層３１の下面に、配線層２３を覆うように形成されている。配線層２４は、絶縁層３２の下面に形成されている。配線層２４は、絶縁層３２を厚み方向に貫通するビア配線と、そのビア配線を介して配線層２３と接続され、絶縁層３２の下面に形成された配線パターンとを有している。
絶縁層３３は、絶縁層３２の下面に、配線層２４を覆うように形成されている。配線層２５は、絶縁層３３の下面に形成されている。配線層２５は、絶縁層３３を厚み方向に貫通するビア配線と、そのビア配線を介して配線層２４と接続され、絶縁層３３の下面に形成された配線パターンとを有している。この配線層２５において、絶縁層３３の下面に形成された配線パターンは、内部接続端子ＩＰ１．ＩＰ２として機能する。
配線層２３，２４，２５の材料としては、例えば銅又は銅合金を用いることができる。絶縁層３１，３２，３３の材料としては、例えば感光性を有する樹脂（例えば、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂、等）を用いることができる。
図９（ａ）に示すように、絶縁層１０１には、その絶縁層１０１の上面１０１ａの側において、配線部品２０の側面に対応する部分に、上面１０１ａ側に向かうにつれて拡開するテーパ状の開口部１０１Ｘが形成されている。開口部１０１Ｘと配線部品２０との間には接着剤５５が配設されている。
図９（ａ）に示す外部端子４１，４２は、例えば円柱状に形成されている。外部端子４１，４２の面４１ａ，４２ａは、配線部品２０に含まれる外部端子２１，２２の面２１ａ，２２ａと同一の平面上に位置している。そして、外部端子４１，４２の面４１ｂ，４２ｂは、配線部品２０に含まれる内部接続端子ＩＰ１．ＩＰ２の下面とほぼ同一の平面上に位置している。
外部端子４１は、金属ポスト４１ｄと、金属ポスト４１ｄの上面に形成された表面処理層４１ｃとを含む。同様に、外部端子４２は、金属ポスト４２ｄと、金属ポスト４２ｄの上面に形成された表面処理層４２ｃとを含む。金属ポスト４１ｄ，４２ｄの材料としては、例えば銅又は銅合金を用いることができる。表面処理層４１ｃ，４２ｃとしては、例えば、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）とすることができる。
絶縁層１０１の下面には、配線層４３が形成されている。配線層４３は、絶縁層１０１を厚み方向に貫通して外部端子４１，４２、配線部品２０の内部接続端子ＩＰ１．ＩＰ２に接続されたビア配線と、ビア配線を介して外部端子４１，４２、内部接続端子ＩＰ１．ＩＰ２に接続され、絶縁層１０１の下面に形成された配線パターンとを有している。絶縁層５２は、絶縁層１０１の下面に、配線層４３を覆うように形成されている。配線層４４は、絶縁層５２を厚み方向に貫通して配線層４３に接続されたビア配線と、ビア配線を介して配線層４３に接続され、絶縁層５２の下面に形成された配線パターンとを有している。
ソルダレジスト層５３は、絶縁層５２の下面に、配線層４４の一部を被覆するように形成されている。ソルダレジスト層５３には、配線層４４の下面の一部を外部接続端子ＥＰ１として露出する開口部５３Ｘが形成されている。外部接続端子ＥＰ１には、この配線基板１０ａ（図１０に示す半導体装置１ａ）を基板等に実装するために利用されるバンプ（例えばはんだバンプ）が形成される。
配線層４３，４４の材料としては、例えば銅又は銅合金を用いることができる。絶縁層１０１，５２の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。ソルダレジスト層５３の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。
次に、上記の配線基板１０ａの製造方法を説明する。
なお、配線部品２０の製造方法については前述の第１実施形態と同じであるため、説明及び図面を省略する。
図１１（ａ）に示す工程では、支持体２３１の上面に、キャリア付金属箔２３２を積層した支持基板２３０（第１支持基板）を形成する。支持体２３１としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含浸させたコア材を用いることができる。キャリア付金属箔２３２は、キャリア層２３３と、キャリア層２３３の上面に剥離層（図示略）を介して積層された金属箔２３４とを有している。キャリア層２３３は、図示しない接着層により支持体２３１の上面に貼着される。キャリア層２３３は、例えば、厚さが３５μｍ程度の銅板である。金属箔２３４は、例えば、厚さが５μｍ程度の銅箔である。
図１１（ｂ）に示す工程では、金属箔２３４の上面２３４ａに、補助層２４１，２４２を形成し、それらの補助層２４１，２４２の上に外部端子４１，４２を形成する。補助層２４１，２４２の材料としては、例えば、金属箔２３４と同じ材質である銅（Ｃｕ）を用いることができる。
詳述すると、金属箔２３４の上面２３４ａに、外部端子４１，４２を形成する位置に開口部を有するレジスト層を形成する。レジスト層は、耐めっき性を有する感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。金属箔２３４の上面２３４ａをドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口部を有するレジスト層を形成する。なお、液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等の液状レジスト）を用いてレジスト層を形成してもよい。
そして、レジスト層をめっきマスクとして、金属箔２３４の上面２３４ａに、金属箔２３４をめっき給電層に利用した電解めっき法（電解銅めっき法）を施し、開口部内に補助層２４１，２４２を形成する。補助層２４１，２４２の厚さとしては、構造体２２０の金属箔２０５の厚さと接着層の厚さとに応じて設定され、例えば１５μｍとすることができる。
さらに、補助層２４１，２４２の上に、表面処理層４１ｃ，４２ｃと金属ポスト４１ｄ，４２ｄを順次形成する。例えば、表面処理層４１ｃ，４２ｃがＡｕ／Ｎｉ層である場合には、補助層２４１，２４２の上面に、厚さが０．１〜０．２μｍのＡｕ層と、厚さが２〜５μｍのＮｉ層とをこの順番で積層して表面処理層４１ｃ，４２ｃを形成する。次いで、表面処理層４１ｃ，４２ｃの上に、Ｃｕ層を積層して金属ポスト４１ｄ，４２ｄを形成する。そして、レジスト層を例えばアルカリ性の剥離液を用いて除去する。
図１１（ｃ）に示す工程では、金属箔２３４の上面２３４ａに、接着剤５５（例えばフィルム状の接着剤）と構造体２２０とを配置する。そして、接着剤５５を硬化し、金属箔２３４の上に構造体２２０を固定する。このとき、構造体２２０に含まれる配線部品２０において、外部端子２１，２２の面２１ａ，２２ａは、外部端子４１，４２の面４１ａ，４２ａと同一の平面上に位置する。外部端子４１，４２の面４１ｂ，４２ｂは、構造体２２０に含まれる配線部品２０の内部接続端子ＩＰ１．ＩＰ２の上面とほぼ同一の平面上に位置する。
図１２に示す工程では、絶縁層１０１、配線層４３、絶縁層５２、配線層４４、ソルダレジスト層５３を形成する。
先ず、外部端子４１，４２と構造体２２０（配線部品２０）を覆う絶縁層１０１を形成する。次いで、絶縁層１０１を貫通し、外部端子４１，４２の面４１ｂ，４２ｂの一部と、内部接続端子ＩＰ１．ＩＰ２の上面の一部を露出するビアホールを形成する。ビアホールは、例えばＣＯ２レーザやＹＡＧレーザ等によるレーザ加工法によって形成することができる。レーザ加工法によりビアホールを形成した場合、必要に応じてデスミア処理を行う。このとき、外部端子４１，４２の面４１ｂ，４２ｂは、構造体２２０に含まれる配線部品２０の内部接続端子ＩＰ１．ＩＰ２の上面とほぼ同一の平面上に位置する。このため、レーザ加工法により形成するビアホールによって、外部端子４１，４２の面４１ｂ，４２ｂと、内部接続端子ＩＰ１．ＩＰ２の上面とを、ほぼ同じ処理時間にて容易に露出させることができる。
次いで、絶縁層１０１の上面に、例えばセミアディティブ法によって配線層４３を形成する。詳述すると、先ず、絶縁層１０１の上面及びビアホールの内面に無電解めっき法又はスパッタ法により、銅などからなるシード層を形成する。次いで、所望の位置に開口部を有するレジスト層を形成する。そして、シード層をめっき給電層に利用する電解めっき法（電解銅めっき法）を施し、レジスト層の開口部に、銅などからなる金属めっき層を形成する。レジスト層を除去した後、不要なシード層をエッチングにより除去する。これにより、配線層４３が形成される。
次いで、上記の絶縁層１０１と同様にして、絶縁層５２を形成する。そして、上記の配線層４３と同様にして、配線層４４を形成する。
次いで、絶縁層５２の上面に、開口部５３Ｘを有するソルダレジスト層５３を形成する。ソルダレジスト層５３は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。ソルダレジスト層５３の開口部５３Ｘにより、配線層４４の一部が外部接続端子ＥＰ１として露出される。
図１３（ａ）に示す工程では、図１２に示すキャリア層２３３を金属箔２３４から剥離し、支持体２３１及びキャリア層２３３を除去する。
図１３（ｂ）に示す工程では、図１３（ａ）に示す金属箔２３４と補助層２４１，２４２とを、例えばエッチングにより除去する。この金属箔２３４と補助層２４１，２４２に対するエッチング処理において、外部端子４１，４２の表面処理層４１ｃ、４２ｃがエッチングストッパとして機能する。
図１４（ａ）に示す工程では、金属箔２０５を覆う接着剤５５を除去し、金属箔２０５の表面（図では下面）を露出させる。例えば、接着剤５５を除去する方法として、サンドブラスト，レーザ加工、機械研磨、等の方法を利用することができる。この工程において、接着剤５５以外の部分は、レジスト層により被覆され、除去のための処理から保護されている。レジスト層は、処理後に除去される。
図１４（ｂ）に示す工程では、図１４（ａ）に示す金属箔２０５を、例えばエッチングにより除去する。外部端子２１，２２は、表面側（図において下面側）に金属層（Ａｕ層）２１ｂ、２２ｂを有している。また、外部端子４１，４２は、表面側（図において下面側）に、表面処理層４１ｃ，４２ｃ（Ａｕ／Ｎｉ層）を有している。これらは、エッチングストッパ層として機能するため、金属箔２０５を選択的にエッチングして除去することができる。このように、金属箔２０５を除去し、配線基板１０ａが得られる。
以上記述したように、本実施形態によれば、前述の第１実施形態の効果に加え、以下の効果を奏する。
（２−１）キャリア付金属箔２３２の金属箔２３４の上面２３４ａに、接着剤５５によって、配線部品２０を含む構造体２２０を、その配線部品２０の外部端子２１，２２が形成された面を覆う金属箔２０５を、金属箔２３４の上面２３４ａに向けて接着する。そして、金属箔２３４の上面２３４ａに補助層２４１，２４２を形成し、その補助層２４１，２４２に対して外部端子４１，４２を積層して形成するようにした。この結果、補助層２４１，２４２により、外部端子４１，４２の面４１ａ，４２ａと、配線部品２０の外部端子２１，２２の面２１ａ，２２ａとを同一の平面上に位置するように形成することができる。
（２−２）
補助層２４１，２４２は、外部端子４１，４２を形成するレジスト層を用いて、外部端子４１，４２に先立って、例えば電解めっき法により形成される。このため、前述した第１実施形態のように、搭載凹部２３４ｂを形成するエッチング工程が不要となり、工程間の移動等に要する時間がかからない。このため、配線基板１０ａの製造に要する時間の短縮を図ることができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、図３（ａ）に示すように、支持体２０１の上面にキャリア付金属箔２０３を貼付して配線部品２０（図４（ｄ）参照）を製造するようにした。これに限らず、例えば、図３（ａ）に示す支持体２０１の上下両面にキャリア付金属箔２０３を貼付して複数の配線部品２０を製造するようにしてもよい。
同様に、上記第１実施形態では、図５（ａ）に示すように、支持体２３１の上面にキャリア付金属箔２３２を貼付して配線基板１０（図８（ｂ）参照）を製造するようにした。これに限らず、例えば、図５（ａ）に示す支持体２３１の上下両面にキャリア付金属箔２３２を貼付して複数の配線基板１０を製造するようにしてもよい。第２実施形態についても、第１実施形態と同様に、支持体２３１の両面に配線基板１０ａを形成するようにしてもよい。
・上記各実施形態では、支持体２０１の上面にキャリア付金属箔２０３を接着層２０２により接着し、そのキャリア付金属箔２０３の上面に配線部品２０を形成した。これに対し、図１５に示すように、支持体２０１の上面に接着層２０２を介して金属箔（銅箔）２５１を貼付し、その金属箔２５１の上面に配線部品２０を形成した後、支持体２０１から、金属箔２５１と配線部品２０（図１（ｂ）参照）を含む構造体を剥離するようにしてもよい。
１，１ａ 半導体装置
１０，１０ａ 配線基板
２０ 配線部品
２１，２２ 接続端子
２１ａ，２２ａ 上面
４１，４２ 接続端子
４１ａ，４２ａ 上面
５１，１０１ 絶縁層
４３ 配線層
６０，７０ 半導体素子
６１，６２，７１，７２ 電極端子
ＩＰ１，ＩＰ２ 内部接続端子

Claims (7)

  1. それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板であって、
    上面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、下面に内部接続端子が形成された配線部品と、
    前記第１半導体素子の第２電極端子が接続される第３接続端子と、
    前記第２半導体素子の第２電極端子が接続される第４接続端子と、
    前記配線部品と前記第３接続端子と前記第４接続端子とが埋設された絶縁層と、
    前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、
    前記第１〜前記第４接続端子の上面は同一の平面上に位置しており、
    前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、
    前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えていること、を特徴とする配線基板。
  2. 前記第３接続端子と前記第４接続端子は前記絶縁層の厚さ方向に延びる柱状に形成され、前記絶縁層の厚さ方向において前記第３接続端子及び前記第４接続端子の長さは、前記配線部品の前記上面から前記下面までの厚さと等しくなるように設定されていること、を特徴とする請求項１に記載の配線基板。
  3. 配線基板と、それぞれ第１電極端子と第２電極端子を有して前記配線基板に実装された第１半導体素子と第２半導体素子とを有し、
    前記配線基板は、
    上面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、下面に内部接続端子が形成された配線部品と、
    前記第１半導体素子の第２電極端子が接続される第３接続端子と、
    前記第２半導体素子の第２電極端子が接続される第４接続端子と、
    前記配線部品と前記第３接続端子と前記第４接続端子とが埋設された絶縁層と、
    前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、
    前記第１〜前記第４接続端子の上面は同一の平面上に位置しており、
    前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、
    前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えていること、を特徴とする半導体装置。
  4. それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板の製造方法であって、
    第１の面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、前記第１の面とは反対側の第２の面に内部接続端子が形成された配線部品と、前記第１の面を覆う金属箔とを有する構造体を形成する工程と、
    第１支持基板の上面に搭載凹部を形成する工程と、
    前記金属箔の上面を前記第１支持基板の上面と同一高さとするように、前記搭載凹部に前記構造体の前記金属箔を埋設して接着層により前記構造体を接着する工程と、
    前記第１支持基板の上面に第３接続端子と第４接続端子とを形成する工程と、
    前記構造体と前記第３接続端子と前記第４接続端子とを覆う絶縁層を形成する工程と、
    前記絶縁層の上面に、前記内部接続端子と前記第３接続端子と前記第４接続端子とにそれぞれ接続された配線層を形成する工程と、
    前記第１支持基板を除去する工程と、
    前記金属箔を覆う前記接着層を除去する工程と、
    前記構造体の前記金属箔を除去する工程と、
    を有する配線基板の製造方法。
  5. それぞれ第１電極端子と第２電極端子を有する第１半導体素子と第２半導体素子が実装される配線基板の製造方法であって、
    第１の面に前記第１半導体素子の第１電極端子が接続される第１接続端子と前記第２半導体素子の第１電極端子が接続される第２接続端子とが露出して形成され、前記第１の面とは反対側の第２の面に内部接続端子が形成された配線部品と、前記第１の面を覆う金属箔とを有する構造体を形成する工程と、
    第１支持基板の上面に、前記構造体の前記金属箔を接着層により接着する工程と、
    前記第１支持基板の上面に、前記金属箔の上面と同一の高さの補助層を形成する工程と、
    前記補助層の上に第３接続端子と第４接続端子とを形成する工程と、
    前記構造体と前記第３接続端子と前記第４接続端子とを覆う絶縁層を形成する工程と、
    前記絶縁層の上面に、前記内部接続端子と前記第３接続端子と前記第４接続端子とにそれぞれ接続された配線層を形成する工程と、
    前記第１支持基板及び前記補助層を除去する工程と、
    前記金属箔を覆う前記接着層を除去する工程と、
    前記構造体の前記金属箔を除去する工程と、
    を有する配線基板の製造方法。
  6. 前記第１支持基板は、支持体と、前記支持体の上面に接着されたキャリア板と、前記キャリア板の上面に剥離層を介して積層された金属箔とを含み、
    前記第１支持基板を除去する工程では、前記キャリア板を前記金属箔から剥離して前記支持体と前記キャリア板とを除去した後、前記金属箔をエッチングにより除去すること、を特徴とする請求項４又は５に記載の配線基板の製造方法。
  7. 前記構造体を形成する工程は、
    キャリア板と、前記キャリア板の上面に剥離層を介して積層された金属箔とを含む第２支持基板を用い、前記金属箔の上面に第１接続端子と第２接続端子とを形成する工程と、
    前記金属箔の上面側に、絶縁層と配線層とを交互に積層する工程と、
    最上層の前記配線層をパターニングして内部接続端子を形成する工程と、
    最上層の前記絶縁層の上面に第１支持層を形成する工程と、
    前記キャリア板を前記金属箔から剥離する工程と、
    前記金属箔の下面に第２支持層を形成した後、前記第１支持層を除去する工程と、
    を有し、
    前記金属箔から前記第２支持層を除去して前記構造体を前記第１支持基板に接着すること、を特徴とする請求項４〜６のいずれか１項に記載の配線基板の製造方法。
JP2016129022A 2016-06-29 2016-06-29 配線基板、半導体装置、配線基板の製造方法 Active JP6625491B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016129022A JP6625491B2 (ja) 2016-06-29 2016-06-29 配線基板、半導体装置、配線基板の製造方法
US15/633,078 US10153177B2 (en) 2016-06-29 2017-06-26 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016129022A JP6625491B2 (ja) 2016-06-29 2016-06-29 配線基板、半導体装置、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2018006466A JP2018006466A (ja) 2018-01-11
JP2018006466A5 JP2018006466A5 (ja) 2019-02-07
JP6625491B2 true JP6625491B2 (ja) 2019-12-25

Family

ID=60807724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129022A Active JP6625491B2 (ja) 2016-06-29 2016-06-29 配線基板、半導体装置、配線基板の製造方法

Country Status (2)

Country Link
US (1) US10153177B2 (ja)
JP (1) JP6625491B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
US11978699B2 (en) * 2021-08-19 2024-05-07 Texas Instruments Incorporated Electronic device multilevel package substrate for improved electromigration preformance

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
US7741194B2 (en) * 2008-01-04 2010-06-22 Freescale Semiconductor, Inc. Removable layer manufacturing method
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2013243227A (ja) 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US20140131854A1 (en) 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP6321215B2 (ja) * 2014-06-16 2018-05-09 インテル・コーポレーション 三次元集積回路の製造方法、および方法
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
JP2016100599A (ja) * 2014-11-17 2016-05-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、その製造方法、及び電子部品モジュール
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2018006466A (ja) 2018-01-11
US20180005844A1 (en) 2018-01-04
US10153177B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
JP5101169B2 (ja) 配線基板とその製造方法
US9723729B2 (en) Printed wiring board
US8209856B2 (en) Printed wiring board and method for manufacturing the same
JP6358431B2 (ja) 電子部品装置及びその製造方法
US9613893B2 (en) Wiring substrate and method for manufacturing the same
JP2010141018A (ja) 配線基板及びその製造方法
JP6029958B2 (ja) 配線基板の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20160095216A1 (en) Circuit board
JP2016004889A (ja) プリント配線板
JP2015146346A (ja) 多層配線板
JP6625491B2 (ja) 配線基板、半導体装置、配線基板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP7539820B2 (ja) 配線基板及び半導体装置
JP2016082143A (ja) プリント配線板
JP2013058775A (ja) 半導体パッケージ基板の製造方法
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP2015103535A (ja) プリント配線板
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
JP2016082089A (ja) プリント配線板
JP2015173157A (ja) 金属ポストの搭載方法と金属ポストを搭載するためのマスク

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191127

R150 Certificate of patent or registration of utility model

Ref document number: 6625491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150