Nothing Special   »   [go: up one dir, main page]

JP6473595B2 - 多層配線板及びその製造方法 - Google Patents

多層配線板及びその製造方法 Download PDF

Info

Publication number
JP6473595B2
JP6473595B2 JP2014209083A JP2014209083A JP6473595B2 JP 6473595 B2 JP6473595 B2 JP 6473595B2 JP 2014209083 A JP2014209083 A JP 2014209083A JP 2014209083 A JP2014209083 A JP 2014209083A JP 6473595 B2 JP6473595 B2 JP 6473595B2
Authority
JP
Japan
Prior art keywords
main
wiring board
sub
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014209083A
Other languages
English (en)
Other versions
JP2016081961A (ja
Inventor
一 坂本
一 坂本
閑野　義則
義則 閑野
山田　茂
茂 山田
苅谷　隆
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014209083A priority Critical patent/JP6473595B2/ja
Priority to US14/880,299 priority patent/US9893016B2/en
Publication of JP2016081961A publication Critical patent/JP2016081961A/ja
Application granted granted Critical
Publication of JP6473595B2 publication Critical patent/JP6473595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数の電子部品を実装するための多層配線板及びその製造方法に関する。
従来、このような分野の技術として、例えば特許文献１に記載のものがある。この公報に記載された多層配線板は、コア基板の両面にそれぞれ絶縁層と導体層とを交互に積層してなる主配線板と、該主配線板の内部に埋設された配線構造体を備える。主配線板の絶縁層の内部には、隣接する導体層同士を電気的に接続する円錐台形状のビア導体が複数形成されている。これらのビア導体は、主配線板の中央に位置するコア基板を挟んでコア基板の両側に配置され、両側のビア導体の拡径方向が異なっている。
特開２０１３−２１４５７８号公報
しかし、上述した多層配線板では、コア基板を設けるスペースを確保する必要があるため、多層配線板の薄型化を図ることが難しかった。また、主配線板の作製はコア基板の両面にそれぞれ絶縁層と導体層とを交互に積層して行われるため、ビアホール形成に用いたレーザ、絶縁層に用いた層間樹脂絶縁材料等の選択自由度が制限されている。その結果、多層配線板のコスト削減を図り難い。
本発明は、上記の点に鑑みてなされたものであり、薄型化を可能にするとともに、コスト削減を図ることができる多層配線板を提供することを目的とする。
上記課題を解決する本発明の多層配線板は、積層された複数の絶縁層と、前記複数の絶縁層の内部に形成された複数の第１ビア導体と、隣接する第１電子部品及び第２電子部品を実装するための複数の第１実装パッドを含む第１導体層とを有する主配線板と、前記複数の絶縁層のうちの最も外側に位置する前記絶縁層の内部に設けられ、前記第１電子部品及び前記第２電子部品を実装するための複数の第２実装パッドを含む第２導体層を有する配線構造体と、を備える多層配線板であって、前記複数の第１ビア導体は、同一方向に向かって拡径されている。
本発明によれば、主配線板の絶縁層の内部に形成された複数の第１ビア導体が同一方向に向かって拡径されているので、同一方向から第１ビア導体を形成することが可能になる。このため、コア基板を設ける必要がなくなり、多層配線板の薄型化を図ることができる。また、コア基板を有しないコアレス工法を用いて多層配線板を作製することができるので、従来のコア基板を有する多層配線板と比べて、ビアホール形成に用いたレーザ、層間樹脂絶縁材料等の選択自由度を高めることができる。その結果、多層配線板の作製コストの削減を図ることができる。
第１実施形態に係る多層配線板を示す部分断面図である。 図１の配線構造体を示す拡大断面図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 配線構造体の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 多層配線板の他の製造方法を説明する工程図である。 第２実施形態に係る多層配線板を示す部分断面図である。 第３実施形態に係る多層配線板を示す部分断面図である。 第４実施形態に係る多層配線板を示す部分断面図である。 第５実施形態に係る多層配線板を示す部分断面図である。 第６実施形態に係る多層配線板を示す部分断面図である。
以下、図面を参照して本発明に係る多層配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。
＜第１実施形態＞
図１に示すように、本実施形態に係る多層配線板１は、隣接するＭＰＵ（Micro-Processing Unit）（電子部品）２及びＤＲＡＭ（Dynamic Random Access Memory）（電子部品）３を実装するための配線板であって、主配線板２０と該主配線板２０に形成された配線構造体１０とを備える。主配線板２０は、いわゆるコア基板を有しないコアレス基板であり、複数の主絶縁層及び主導体層を交互に積層してなるビルドアップ多層積層配線板である。また、本実施形態において、主導体層及び後述の副導体層は、電気回路を構成する配線層であり、その配置位置によってパッドと配線パターン等を含む場合もあれば、電子部品を実装するための実装パッドのみを含む場合もある。
主配線板２０のＭＰＵ２及びＤＲＡＭ３に面する側には、ＭＰＵ２及びＤＲＡＭ３を実装するための複数の主実装パッド（第１実装パッド）２００を含む主導体層（第１導体層）２０１が形成されている。主導体層２０１は、例えば無電解めっき層と電解めっき層から構成されている。主実装パッド２００は、その上表面２００ａが外部に露出するように主絶縁層２０２に埋め込まれ、且つその上表面２００ａが主絶縁層２０２の上表面２０２ａと同一平面に配置されている。主絶縁層２０２は、複数の主絶縁層のうちの最も外側に位置する絶縁層であり、層間樹脂絶縁材料により形成されている。層間樹脂絶縁材料として、例えば熱硬化性エポキシ樹脂が挙げられる。
主絶縁層２０２の下面には、主導体層２０３が形成されている。主導体層２０３は、主導体層２０１と同様に無電解めっき層と電解めっき層から構成されている。また、主絶縁層２０２の内部には、主ビア導体（第１ビア導体）２１０が複数形成されている。主ビア導体２１０は、主絶縁層２０２を貫通し、主実装パッド２００及び主導体層２０３を電気的に接続している。
主絶縁層２０２及び主導体層２０３の下には、更に、主絶縁層２０４、主導体層２０５、主絶縁層２０６、主導体層２０７、主絶縁層２０８及び主導体層２０９がこの順番で積層されている。主絶縁層２０４，２０６，２０８は、主絶縁層２０２と同様に熱硬化性エポキシ樹脂により形成されている。主絶縁層２０２，２０４，２０６，２０８のうち、最も外側に位置する主絶縁層２０２は、最も厚く形成されている。主導体層２０５，２０７，２０９は、主導体層２０１と同様に無電解めっき層及び電解めっき層から構成されている。
主絶縁層２０４の内部には主ビア導体（第１ビア導体）２１１、主絶縁層２０６の内部には主ビア導体（第１ビア導体）２１２、主絶縁層２０８の内部には主ビア導体（第１ビア導体）２１３が、それぞれ複数形成されている。そして、主導体層２０３及び主導体層２０５は主ビア導体２１１によって電気的に接続され、主導体層２０５及び主導体層２０７は主ビア導体２１２によって電気的に接続され、主導体層２０７及び主導体層２０９は主ビア導体２１３によって電気的に接続されている。
本実施形態において、主ビア導体２１０，２１１，２１２，２１３は、それぞれ円錐台形状をなし、同一方向に向かって拡径されている。具体的には、これらの主ビア導体２１０，２１１，２１２，２１３の全ては、主実装パッド２００から離れる方向（すなわち、ＭＰＵ２及びＤＲＡＭ３から離れる方向）に向かってその直径が拡がるように形成されている。図１に示すように、これらの主ビア導体２１０，２１１，２１２，２１３のうち、その一部が主配線板２０の積層方向に沿って直線状に積み重ねてスタック導体ビアを形成し、一部が主配線板２０の積層方向に沿って位置ずれをしながら積み重ねてオフセット導体ビアを形成している。
配線構造体１０は、最も外側に位置する主絶縁層２０２の内部に形成されている。図２に示すように、配線構造体１０は、断面矩形を呈し、三次元的には直方体に形成されており、その底部に配置される副絶縁層１００、副絶縁層１００の上に形成される副導体層１０１、副導体層１０１を覆う副絶縁層１０２、及び副絶縁層１０２の上に形成される副導体層（第２導体層）１０３を有する。副導体層１０３は、ＭＰＵ２及びＤＲＡＭ３を実装するための複数の副実装パッド（第２実装パッド）１０４を含む導体層である。本実施形態において、副導体層１０１，１０３は、信号のみを伝送する導体層である。すなわち、副導体層１０１，１０３の配線は信号線のみから構成されている。
本実施形態において、配線構造体１０の副導体層１０３は主配線板２０の主導体層２０１と接続されていない。更に、この副導体層１０３は、主配線板２０の主導体層２０３，２０５，２０７，２０９とも接続されていない。すなわち、多層配線板１において、配線構造体１０と主配線板２０とは電気的に絶縁されている状態である。なお、後述するように多層配線板１にＭＰＵ２及びＤＲＡＭ３を実装すると、ＭＰＵ２及びＤＲＡＭ３が配線構造体１０によって互いに導通されるので、副導体層１０３と主導体層２０１とは、ＭＰＵ２及びＤＲＡＭ３を介して電気的に接続される状態になる。
副絶縁層１００，１０２は、感光性樹脂からなる絶縁層である。このように感光性樹脂層を用いることで、副絶縁層に小径のビア孔及び高密度の配線パターンを容易に形成することができる。一方、副導体層１０１，１０３は、シート層と銅めっき層から構成されている。
図２に示すように、副実装パッド１０４は、その上表面１０４ａが外部に露出するように接着層１０６に埋め込まれている。副実装パッド１０４の上表面１０４ａは、接着層１０６の上表面１０６ａと同一平面に位置している。また、副実装パッド１０４の上表面１０４ａは、主配線板２０の主実装パッド２００の上表面２００ａと同一平面に位置している。
副絶縁層１０２の内部には副ビア導体（第２ビア導体）１０５が、複数形成されている。副ビア導体１０５は、円錐台形状に形成され、ＭＰＵ２及びＤＲＡＭ３から離れる方向に向かって縮径されている。このため、副ビア導体１０５の拡径方向は、主配線板２０の主ビア導体２１０，２１１，２１２，２１３の拡径方向と異なっている。そして、副実装パッド１０４は、副ビア導体１０５を介して副導体層１０１と電気的に接続されている。
本実施形態では、配線構造体１０は、主配線板２０よりも高密度の配線が形成されている。副導体層１０１，１０３における配線層の幅は、主導体層２０１，２０３，２０５，２０７，２０９における配線層の幅よりも小さく、１〜５μｍの範囲である。すなわち、副導体層１０１，１０３における配線のＬ／Ｓ（ラインスペース）は、主導体層２０１，２０３，２０５，２０７，２０９における配線のＬ／Ｓよりも小さい。好ましくは、副導体層１０１，１０３における配線のＬ／Ｓが１μｍ／１μｍ〜５μｍ／５μｍである。ここで、Ｌ（ライン）は配線の幅、Ｓ（スペース）は配線間の間隙を意味している。
このように構成された多層配線板１にＭＰＵ２とＤＲＡＭ３とを実装する場合に、ＭＰＵ２及びＤＲＡＭ３は、半田バンプ４を介して主実装パッド２００及び副実装パッド１０４とそれぞれ電気的に接続される。具体的には、ＭＰＵ２の電極は、主実装パッド２００及び副実装パッド１０４のうちの一方側の実装パッド（図１及び２においては、左側に位置する主実装パッド２００及び副実装パッド１０４）と電気的に接続される。ＤＲＡＭ３の電極は、主実装パッド２００及び副実装パッド１０４のうちの他方側の実装パッド（図１及び２においては、右側に位置する主実装パッド２００及び副実装パッド１０４）と電気的に接続される。このようにすることで、ＭＰＵ２及びＤＲＡＭ３は配線構造体１０によって互いに導通される。なお、図示しないが、ＭＰＵ２、ＤＲＡＭ３と多層配線板１との実装状態を確実に保護するために、多層配線板１と、多層配線板１に実装されたＭＰＵ２及びＤＲＡＭ３との隙間にアンダーフィル材としての樹脂が充填されてもよい。
以上の構成を有する多層配線板１では、主配線板２０の内部にコア基板を設けておらず、主ビア導体２１０，２１１，２１２，２１３が同一方向に向かって拡径されているため、主配線板２０を作製する際に、同一方向から主絶縁層２０２，２０４，２０６，２０８にビアホールを形成し、同一方向から主ビア導体２１０，２１１，２１２，２１３を形成することが可能になる。そして、コア基板を設けるスペースをなくすことで、多層配線板１の薄型化を図ることができる。加えて、コア基板を設ける必要がなくなり、コア基板を有しないコアレス工法を用いて多層配線板１を作製することができるので、従来のコア基板を有する多層配線板と比べて、ビアホール形成に用いたレーザ、層間樹脂絶縁材料等の選択自由度を高めることができる。その結果、多層配線板１の作製コストの削減を図ることができる。
更に、主ビア導体２１０，２１１，２１２，２１３がＭＰＵ２及びＤＲＡＭ３から離れる方向に向かって拡径されているため、ＭＰＵ２及びＤＲＡＭ３から離れる方向に縮径されるビア導体と比べて周囲への放熱面積が大きくなり、主配線板２０に実装されるＭＰＵ２及びＤＲＡＭ３の作動時に発生する熱を効率良く放熱することができる。その結果、ＭＰＵ２及びＤＲＡＭ３の安定した作動を確保することができる。
また、主実装パッド２００の上表面２００ａが最も外側に位置する主絶縁層２０２の上表面２０２ａと同一平面に配置されているため、ＭＰＵ２及びＤＲＡＭ３を実装するための実装面が平坦化になり、実装性の向上を図ることができる。更に、主実装パッド２００の上表面２００ａと主絶縁層２０２の上表面２０２ａとが同一平面に位置するので、ＭＰＵ２及びＤＲＡＭ３を実装する際にセルフアライメント効果を利用して半田ブリッジの発生を確実に防止することができる。その結果、ＭＰＵ２及びＤＲＡＭ３との接続信頼性を高めることができる。
更に、配線構造体１０の副導体層１０３が主配線板２０の主導体層２０１と接続されておらず、互いに電気的に絶縁されているので、副導体層１０３と主導体層２０１とを電気的に接続する回路を設ける必要がなく、多層配線板１の回路構造を簡単化することができる。また、配線構造体１０の副ビア導体１０５の拡径方向が主配線板２０の主ビア導体２１０，２１１，２１２，２１３の拡径方向と異なるため、配線構造体１０の熱膨張係数と主配線板２０の熱膨張係数の違いにより生じる熱応力を緩和することができ、熱応力に起因する反りやクラックの発生を防止することができる。その結果、多層配線板１の信頼性を高めることができる。
更に、主実装パッド２００の上表面２００ａと副実装パッド１０４の上表面１０４ａとが同一平面に配置されているので、これらの実装パッドにＭＰＵ２とＤＲＡＭ３とを実装する際に半田バンプ４の高さが同じである。従って、ＭＰＵ２及びＤＲＡＭ３の実装を容易に行うことができ、実装の歩留りを高めることができる。また、副実装パッド１０４の上表面１０４ａと絶縁層１０６の上表面１０６ａと同一平面に位置しているため、副実装パッド１０４の剥離を防止することができるとともに、電子部品実装の際に、セルフアライメント効果を利用して半田ブリッジの発生を抑制することができる。
本発明に係る多層配線板１において、必要に応じて、主実装パッド２００の上表面２００ａと副実装パッド１０４の上表面１０４ａに粗化処理が施されてもよい。粗化処理の方法としては、例えばエッチング方法が挙げられる。このように粗化処理を施すことによって、主実装パッド２００と半田バンプ４との密着性、副実装パッド１０４と半田バンプ４との密着性を高めることができるので、電子部品実装時の実装不良を防止することができる。
また、主実装パッド２００の上表面２００ａ及び副実装パッド１０４の上表面１０４ａに、表面処理膜が形成されてもよい。表面処理膜としては、無電解Ｎｉ／Ｐｄ／Ａｕ膜、無電解Ｎｉ／Ａｕ膜、又はＯＳＰ（Organic Solderability Preservative）膜などが挙げられる。このようにすれば、主実装パッド２００の上表面２００ａ及び副実装パッド１０４の上表面１０４ａの酸化に起因する接触抵抗の増加を抑制することができる。
以下、多層配線板１の製造方法について説明する。本実施形態に係る多層配線板１の製造方法は、配線構造体１０の製造方法と、配線構造体１０を主配線板２０の内部に埋め込んで積層し多層配線板１を作製する方法とを含む。まず、図３Ａ〜図３Ｈを参照して配線構造体１０の製造方法を説明する。
＜配線構造体１０の製造方法＞
まず、支持板１１０を準備する。支持板１１０は、例えば、低熱膨張率を有する表面の平坦なガラス板である。但し、支持板１１０はこれに限定せず、例えば、Ｓｉ、金属板等でも良い。続いて、支持板１１０の上に剥離層１１１を形成する（図３Ａ参照）。剥離層１１１に用いられる剥離剤として、例えば、ブリューワサイエンス社のＷａｆｅｒ Ｂｏｎｄが挙げられる。続いて、剥離層１１１の上に樹脂からなる副絶縁層１００を形成する。副絶縁層１００は、例えば、感光性ポリイミド樹脂からなる絶縁材を塗布して加熱することにより形成されている。続いて、剥離層１１１と副絶縁層１００に加熱処理を施すことでこれらを接着させる。
次に、セミアディティブ法（Semi Additive Process：SAP）を用いて副絶縁層１００の上に副導体層１０１を形成する。具体的には、まず、副絶縁層１００の上にシード層１０１ａを形成する（図３Ｂ参照）。シード層１０１ａは、例えばスパッタリング法により形成されており、シード層１０１ａの材料としては、例えばチタン、チタンナイトライド、クロム、銅などが用いられる。続いて、シード層１０１ａの上に所定のレジストパターン１１２を形成する。具体的には、シード層１０１ａの上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことにより、所定のレジストパターン１１２を形成する（図３Ｃ参照）。
次に、レジストパターン１１２が形成されていないシード層１０１ａの上に銅めっき層１０１ｂを形成する。ここでは、銅めっき層１０１ｂは、無電解めっき層、電解めっき層、又は無電解めっき層及び電解めっき層を積層してなる層であってもよい。続いて、シード層１０１ａ上に形成された所定のレジストパターン１１２を剥離させる。次に、レジストパターン１１２の剥離により外部に露出するシード層１０１ａの部分をエッチングする。副絶縁層１００に残されたシード層１０１ａ及び銅めっき層１０１ｂは、副導体層１０１を構成する（図３Ｄ参照）。
続いて、副導体層１０１及び副絶縁層１００の上に、これらを覆うように副絶縁層１０２を形成する（図３Ｅ参照）。副絶縁層１０２は、副絶縁層１００と同様に感光性ポリイミド樹脂からなる絶縁材を塗布して加熱することにより形成されている。続いて、所定の位置に開口を有するマスクを用いて副絶縁層１０２の露光処理を行い、更に現像処理を行うことで、所定の位置にビアホール１１３を形成する（図３Ｆ参照）。
次に、副ビア導体１０５及び副導体層１０３を形成する。具体的には、まず、副絶縁層１０２上、ならびにビアホール１１３の内壁面及び底面に、スパッタリング法によりシード層を形成する。続いて、そのシード層の上に上述の方法で所定のレジストパターンを形成し、その後にレジストパターンが形成されていないシード層の上に銅めっき層を形成し、レジストパターンを剥離させる。更に、レジストパターンの剥離によって外部に露出するシード層の部分をエッチングすることで、副絶縁層１０２の上にシード層と銅めっき層から構成される副導体層１０３を形成する。なお、副導体層１０３には、ＭＰＵ２及びＤＲＡＭ３を実装するための複数の副実装パッド１０４が含まれている。
また、銅めっき層の形成により、ビアホール１１３の内部に銅が充填され、この充填された銅は副ビア導体１０５を構成する（図３Ｇ参照）。次に、例えば副導体層１０３が形成された側から、所定の切断予定ラインに沿って切断して配線構造体１０の個片化を行う（図３Ｈ参照）。
＜配線構造体１０を主配線板２０の内部に埋め込んで積層し多層配線板１を作製する方法＞
以下、図４Ａ〜図４Ｏを参照し配線構造体１０を主配線板２０の内部に埋め込んで積層して多層配線板１を作製する方法について説明する。そして、配線構造体１０を主配線板２０の内部に埋め込んで積層し多層配線板１を作製する際に、配線構造体１０の副導体層１０３と主配線板２０の主導体層２０１とを絶縁するように各工程が行われる。
まず、キャリア銅箔２１５が設けられた支持板２１４を用意する。支持板２１４としては、ガラスクロスを芯材とするエポキシ樹脂基板（芯材入りプリプレグ）等を用いることができる。次に、支持板２１４の上に複数の主実装パッド２００を含む主導体層２０１を形成する。具体的に、まず、支持板２１４の上に銅箔２１６を形成する（図４Ａ参照）。続いて、銅箔２１６の表面に感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムにそれぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムに紫外線で露光処理を行う。続いて、感光性ドライフィルムに対してアルカリ水溶液を用いた現像処理を行う。これによって、所定のレジストパターン２１７が形成される（図４Ｂ参照）。
次に、銅箔２１６の上面に電解めっき処理を行い、めっき膜を形成する。そして、モノエタノールアミンを含む溶液等を用いて、レジストパターン２１７を除去する。これによって、銅箔２１６の上面に主導体層２０１が形成される（図４Ｃ参照）。主導体層２０１には、電子部品を実装するための複数の主実装パッド２００が含まれている。続いて、支持板２１４に形成された銅箔２１６の上面に接着剤を塗布することにより、接着層１０６を形成する。接着剤としては、例えば、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤を用いることができる。接着層１０６は、配線構造体１０の大きさとほぼ同じ大きさになるように形成されている。
次に、配線構造体１０の副実装パッド１０４が下方に向くように、配線構造体１０を支持板２１４上に固定する。すなわち、副実装パッド１０４が下向きになった状態で、配線構造体１０を接着層１０６の上面に載置し、この接着層１０６を介して支持板２１４に形成された銅箔２１６と固定させる（図４Ｄ及び図４Ｅ参照）。これによって、配線構造体１０の副ビア導体１０５が支持板２１４に向かって拡径する状態になっている。また、副実装パッド１０４が接着層１０６と密着させることにより、隣接する副実装パッド１０４同士の間には、接着剤が隙間なく充填される。
次に、配線構造体１０と一体になった支持板１１０を剥離する。支持板１１０の剥離は、例えば配線構造体１０及び支持板１１０を加熱し、剥離層１１１を軟化させて配線構造体１０と支持板１００を分離させることで行われる。そして、支持板１１０を剥離した後に、配線構造体１０に残留した剥離剤をきれいに除去する（図４Ｆ参照）。
次に、主導体層２０１及び配線構造体１０を覆うように、銅箔２１６の上に主絶縁層２０２を形成する（図４Ｇ参照）。主絶縁層２０２の材料として、例えば熱硬化性エポキシ樹脂が用いられる。続いて、主絶縁層２０２にＣＯ２レーザ光を照射し、ビアホール２１８を複数形成する（図４Ｈ参照）。ビアホール２１８を形成した後に、ビアホール２１８の内部に残留するスミアを除去するためのデスミア処理を行う。ビアホール２１８は、支持板２１４に向かって直径が小さくなるように加工されている。従って、このビアホール２１８に形成される主ビア導体は、支持板２１４に向かって縮径する状態になる。
次に、主絶縁層２０２が形成された支持板２１４を、Ｐｄ等を主成分とする触媒に浸漬して、主絶縁層２０２の表面に触媒を付着させる。続いて、支持板２１４を無電解銅めっき液に浸漬する。これによって、主絶縁層２０２の表面、及びビアホール２１８の内壁に無電解めっき膜２０３ａが形成される（図４Ｉ参照）。無電解めっき膜の材料として、銅やニッケル等を用いることができる。
次に、無電解めっき膜２０３ａの表面に、感光性ドライフィルムをラミネートする。続いて、感光性ドライフィルムにそれぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムに紫外線で露光処理を行う。続いて、感光性ドライフィルムに対してアルカリ水溶液を用いた現像処理を行う。これによって、所定のレジストパターン２１９が形成される（図４Ｊ参照）。
次に、無電解めっき層２０３ａをシード層としてその上に電解めっき層２０３ｂを形成する（図４Ｋ参照）。続いて、レジストパターン２１９を除去した後、レジストパターン２１９に被覆されていた無電解めっき膜２０３ａをエッチングすることにより除去する。これによって、主絶縁層２０２に残された無電解めっき層２０３ａ及び電解めっき層２０３ｂは、主導体層２０３を構成する。そして、ビアホール２１８は電解めっき材で充填され、この充填された電解めっき材は主ビア導体２１０を形成する（図４Ｌ参照）。
次に、上述した方法を繰り返すことで、主絶縁層２０４、主導体層２０５、主ビア導体２１１、主絶縁層２０６、主導体層２０７、主ビア導体２１２、主絶縁層２０８、主導体層２０９及び主ビア導体２１３を順次に形成する。これによって、支持板２１４上に多層配線板１が形成される（図４Ｍ参照）。
次に、多層配線板１から支持板２１４及びキャリア銅箔２１５を剥離した後に、多層配線板１を上下反転させる（図４Ｎ参照）。続いて、銅箔２１６をエッチングすることにより除去する。これによって、主導体層２０１の一部である主実装パッド２００が外部に露出する。続いて、主実装パッド２００の上表面２００ａと主絶縁層２０２の上表面２０２ａとを同一平面に配置するようにエッチング処理を行う。
次に、ＣＯ２レーザ光照射で副実装パッド１０４の上表面１０４ａが外部に露出するように、接着層１０６を除去する。これによって、副導体層１０３の一部である副実装パッド１０４が外部に露出する。続いて、主実装パッド２００の上表面２００ａと副実装パッド１０４の上表面１０４ａとを同一平面に位置するようにエッチング処理を行う。更に、接着層１０６の上表面１０６ａと副実装パッド１０４の上表面１０４ａとを同一平面に位置するように接着層１０６の除去を行う。
次に、必要に応じて、主実装パッド２００の上表面２００ａ及び副実装パッド１０４の上表面１０４ａに粗化処理を施し、または表面処理膜を形成する。また、必要に応じて、副実装パッド１０４と副実装パッド１０４とを外部に露出するように、主絶縁層２０２の上表面２０２ａ及び接着層１０６の上表面１０６ａの上にソルダーレジスト層を形成してもよい。これによって、多層配線板１の作製を完了する（図４Ｏ参照）。
上述した製造方法では、主配線板２０の内部にコア基板を設ける必要がなく、コア基板を有しないコアレス工法を用いて多層配線板１を作製することが可能であるので、従来のコア基板を有する多層配線板と比べて、ビアホール形成に用いたレーザ、層間樹脂絶縁材料等の選択自由度を高めることができる。従って、多層配線板１の作製コストの削減を容易に図ることができる。また、主配線板２０を作製する際に、同一方向から主絶縁層２０２，２０４，２０６，２０８にビアホールを形成し、同一方向から主ビア導体２１０，２１１，２１２，２１３を形成することができる。更に、主配線板２０の内部にコア基板を設ける必要がないので、多層配線板１の薄型化を図ることができる。
また、配線構造体１０の副ビア導体１０５の拡径方向が主配線板２０の主ビア導体２１０，２１１，２１２，２１３の拡径方向と異なるため、配線構造体１０の熱膨張係数と主配線板２０の熱膨張係数の違いにより生じる熱応力を緩和することができ、熱応力に起因する反りやクラックの発生を防止することができる。
本実施形態に係る多層配線板１は、上述した製造方法に限定されず、図５Ａ〜図５Ｃに示すように、主配線板に凹部を形成してその凹部に配線構造体を配置させる方法で作製されてよい。具体的には、まず、上述した主配線板２０の積層方法を用いて主配線板２０を作製する（図５Ａ参照）。すなわち、主絶縁層２０２，２０４，２０６，２０８と、複数の主実装パッド２００を含む主導体層２０１と、主導体層２０３，２０５，２０７，２０９と、主ビア導体２１０，２１１，２１２，２１３とを有する主配線板２０を作製する。
次に、主絶縁層２０２の上表面２０２ａから配線構造体１０を収容する凹部２２０を形成する（図５Ｂ参照）。続いて、配線構造体１０をその凹部２２０に配置させて配線板２０に固定する（図５Ｃ参照）。その際に、配線構造体１０の副ビア導体の拡径方向が主配線板２０の主ビア導体２１０，２１１，２１２，２１３の拡径方向と異なり且つ主導体層２０１と副導体層１０３とを互いに絶縁するように、配線構造体１０を凹部２２０に配置させる。また、ここでは、接着層１０６に代えて副実装パッド１０４同士の間に副絶縁層１０８を充填してもよい。副絶縁層１０８は、副絶縁層１００,１０２と同様に感光性樹脂からなる絶縁層である。副絶縁層１０８の上表面１０８ａが副実装パッド１０４の上表面１０４ａと同一平面に位置する。そして、上述の製造方法によって、第１実施形態に係る多層配線板１を作製することができる。
上述の図５Ａ〜図５Ｃでは、主配線板２０の主導体層２０１及び配線構造体１０の副導体層１０３が絶縁される（すなわち、電気的に接続されていない）ケースについて説明した。以下、図６Ａ〜図６Ｃを参照して主導体層及び副導体層が電気的に接続されるケースを説明する。
図６Ｃに示す多層配線板１４では、配線構造体１２は、副絶縁層１００を有しない点及び接着層１０６に代えて副実装パッド１０４同士の間に副絶縁層１０８が充填される点において、上述の配線構造体１０と異なっている。副絶縁層１０８は、副絶縁層１０２と同様に感光性樹脂からなる絶縁層である。副絶縁層１０８の上表面１０８ａが副実装パッド１０４の上表面１０４ａと同一平面に位置する。副実装パッド１０４の反対側には、副導体層１０１の下表面１０１ａが外部に露出している。副導体層１０１の下表面１０１ａは副絶縁層１０２の下表面１０２ａと同一平面に位置する。そして、露出した副導体層１０１のうちの一部が、主配線板２１の主導体層２２１と接続するためのパッド１１７を複数形成する。一方、主配線板２１は、内部に配線構造体１２のパッド１１７と接続するためのパッド２２３が複数形成される点において、上述の主配線板２０と異なっているが、その他の構造は主配線板２０と同様である。パッド２２３は、主導体層２２１の一部であって、半田１３を介して配線構造体１２のパッド１１７と接合されている。これによって、主配線板２１のパッド２２３と配線構造体１２のパッド１１７とは電気的に接続される。また、図６Ｃに示すように、主配線板２１のパッド２２３と電気的に接続される複数の配線構造体１２のパッド１１７のうちの一部が、更に主ビア導体２１１、主導体層２０５、主ビア導体２１２、主導体層２０７及び主ビア導体２１３を介して主配線板２１の最外層に位置する主導体層２０９と電気的に接続されている。これによって、配線構造体２１に形成される配線回路の一部は、電源用又はグランド用として機能する。
このような構成を有する多層配線板１４を作製する際に、まず、上述した主配線板２０積層方法を用いて主配線板２１を作製する（図６Ａ参照）。すなわち、主絶縁層２０２，２０４，２０６，２０８と、複数の主実装パッド２００を含む主導体層２０１と、主導体層２２１，２０５，２０７，２０９と、主ビア導体２１０，２１１，２１２，２１３とを有する主配線板２１を作製する。なお、主導体層２２１は、導体層２０５，２０７，２０９と同様に無電解めっき層と電解めっき層から構成されている。
次に、主絶縁層２０２の上表面２０２ａから配線構造体１２を収容する凹部２２２を形成する。凹部２２２を形成する際に、主絶縁層２０２により覆われるパッド２２３を外部に露出させる（図６Ｂ参照）。続いて、予め作製した配線構造体１２を凹部２２２に配置させて、半田接合で配線構造体１２を主配線板２１に接合させる。具体的には、配線構造体１２のパッド１１７に半田１３を塗布した状態で、配線構造体１２を凹部２２２に配置させて、配線構造体１２のパッド１１７及び主配線板２１のパッド２２３の位置を合わせる。続いて、半田１３を加熱することにより、配線構造体１２のパッド１１７及び主配線板２１のパッド２２３を接合させる。これによって、多層配線板１４の作製を完了する（図６Ｃ参照）。なお、凹部２２２を形成する際に露出されたパッド２２３上に半田１３を塗布した後に、半田接合で配線構造体１２を主配線板２１に接合させてもよい。
＜第２実施形態＞
以下、図７を参照して本発明の第２実施形態を説明する。この実施形態に係る多層配線板５は、配線構造体１０が主配線板２０から外部に突出する点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。
具体的には、配線構造体１０の副実装パッド１０４の上表面１０４ａが、主配線板２０の主実装パッド２００の上表面２００ａと同一平面に位置せずに、上表面２００ａより高い位置に配置される。副実装パッド１０４同士の間には、感光性樹脂からなる副絶縁層１０８が充填されている。副絶縁層１０８の上表面１０８ａが副実装パッド１０４の上表面１０４ａと同一平面に位置する。本実施形態に係る多層配線板５は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。
＜第３実施形態＞
以下、図８を参照して本発明の第３実施形態を説明する。この実施形態に係る多層配線板６は、放熱部材１１４を備える点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。
具体的には、配線構造体１０の副絶縁層１００の下面には、放熱部材１１４が設けられている。この放熱部材１１４は、例えば、銅めっきにより形成された金属めっき層であり、その厚さは１０〜８０μｍであることが好ましい。また、放熱部材１１４は、上述した銅めっき層のほか、その他の金属メッキ層、金属板又はナノカーボン材料によって形成されてもよい。
本実施形態に係る多層配線板６は、上述の第１実施形態と同様な構造を有する点において、上述した第１実施形態と同様な作用効果を得られるほか、配線構造体１０に放熱部材１１４が設けられるため、放熱部材１１４を介してＭＰＵ２、ＤＲＡＭ３の作動時に発生した熱を効率良く周囲に放出することができ、熱応力による影響を抑制する効果を奏する。これによって、多層配線板６の信頼性を更に高めることができる。
＜第４実施形態＞
以下、図９を参照して本発明の第４実施形態を説明する。この実施形態に係る多層配線板７は、副ビア導体１１５の拡径方向及び主ビア導体２１０，２１１，２１２，２１３の拡径方向が同じである点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。
具体的には、配線構造体１１は、副絶縁層１１６及び副絶縁層１１８を有する。配線構造体１１の最外層である副絶縁層１１８には、ＭＰＵ２及びＤＲＡＭ３を実装するための複数の副実装パッド（第２実装パッド）１１９を含む副導体層（第２導体層）１２１が形成されている。副実装パッド１１９は、信号のみを伝送する導体層であって、例えばシート層と銅めっき層から構成されている。副実装パッド１１９は、その上表面１１９ａが外部に露出するように副絶縁層１１８に埋め込まれている。副実装パッド１１９の上表面１１９ａが副絶縁層１１８の上表面１１８ａと同一平面に位置している。
副絶縁層１１８の内部には、副実装パッド１１９と副導体層１２０とを電気的に接続する副ビア導体１１５が複数形成されている。副ビア導体１１５は、主ビア導体２１０，２１１，２１２，２１３と同様にＭＰＵ２及びＤＲＡＭ３から離れる方向に向かってその直径が拡がるように形成されている。本実施形態に係る多層配線板７は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。
＜第５実施形態＞
以下、図１０を参照して本発明の第５実施形態を説明する。この実施形態に係る多層配線板８は、副実装パッド１０４の上表面１０４ａが主実装パッド２００の上表面２００ａよりも低く配置される点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。
具体的には、配線構造体１０の副実装パッド１０４の上表面１０４ａは、主配線板２０の主実装パッド２００の上表面２００ａと同一平面に位置せずに、上表面２００ａよりも低く配置されている。すなわち、副実装パッド１０４の上表面１０４ａは、主実装パッド２００の上表面２００ａから主配線板２０の内側に凹んでいる。なお、副実装パッド１０４同士の間には、感光性樹脂からなる副絶縁層１０８が充填されている。副絶縁層１０８の上表面１０８ａが副実装パッド１０４の上表面１０４ａと同一平面に位置する。本実施形態に係る多層配線板８は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。
＜第６実施形態＞
以下、図１１を参照して本発明の第６実施形態を説明する。この実施形態に係る多層配線板９は、主実装パッド２００の上表面２００ａが主絶縁層２０２の上表面２０２ａよりも低く配置される点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様である。
具体的には、主配線板２０の主実装パッド２００の上表面２００ａは、主絶縁層２０２の上表面２０２ａと同一平面に位置せずに、上表面２０２ａよりも低く配置されている。すなわち、主実装パッド２００の上表面２００ａは、主絶縁層２０２の上表面２０２ａから主配線板２０の内側に凹んでいる。本実施形態に係る多層配線板９は、上述の第１実施形態と同様な構造を有する点において、第１実施形態と同様な作用効果を得られる。
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、配線構造体１０の副絶縁層及び副導体層の層数、主配線板２０の主絶縁層及び主導体層の層数は上述の実施形態に限らず、必要に応じてそれらの層数を変えることができる。また、上述した実施形態では、２つの電子部品（ＭＰＵ２及びＤＲＡＭ３）が多層配線板１に実装される例を挙げて説明したが、これに限らず、３つ以上の電子部品が実装されてもよい。
また、複数の主絶縁層のうちの最も外側に位置する主絶縁層２０２は、材質が異なる複数の樹脂層から構成されてもよい。例えば、主絶縁層２０２は、ガラスクロス入りの絶縁樹脂層とガラスクロスなしの絶縁樹脂層との２層により構成されている。この場合、ガラスクロスなしの絶縁樹脂層がガラスクロス入りの絶縁樹脂層よりも外側（ＭＰＵ２及びＤＲＡＭ３に近い側）に位置することが好ましい。このようにすれば、主導体層２０１の配線パターンを容易に形成することができる。また、最も外側に位置する主絶縁層２０２は、厚みが異なる複数の樹脂層、或いは材質及び厚みが異なる樹脂層から構成されてもよい。
１，５，６，７，８，９，１４ 多層配線板
２ ＭＰＵ（電子部品）
３ ＤＲＡＭ（電子部品）
１０，１１，１２ 配線構造体
２０，２１ 主配線板
１００，１０２，１０８，１１６，１１８ 副絶縁層
１０１，１２０ 副導体層
１０３，１２１ 副導体層（第２導体層）
１０４，１１９ 副実装パッド（第２実装パッド）
１０４ａ，１１９ａ 上表面
１０５，１１５ 副ビア導体（第２ビア導体）
１０６ 接着層
１１４ 放熱部材
２００ 主実装パッド（第１実装パッド）
２００ａ 上表面
２０１ 主導体層（第１導体層）
２０２，２０４，２０６，２０８ 主絶縁層
２０２ａ 上表面
２０３，２０５，２０７，２０９，２２１ 主導体層
２１０，２１１，２１２，２１３ 主ビア導体（第１ビア導体）
２２０，２２２ 凹部

Claims (4)

  1. 多層配線板の製造方法であって、
    キャリア銅箔が設けられた支持板の上に複数の第１実装パッドを含む第１導体層を形成する工程と、
    表面に複数の第２実装パッドを含む第２導体層と、内部に複数の第２ビア導体とがそれぞれ形成される配線構造体を、その第２実装パッドが下方に向くように前記キャリア銅箔の上に固定する工程と、
    前記第１導体層と前記第２導体層とを互いに絶縁するように、前記第１導体層及び前記配線構造体を覆う絶縁層を複数形成する工程と、
    前記複数の絶縁層の内部に、前記第２ビア導体の拡径方向と異なる拡径方向を有する第１ビア導体を複数形成する工程と、
    前記支持板を前記キャリア銅箔とともに剥離する工程と、を備える。
  2. 多層配線板の製造方法であって、
    複数の絶縁層と、複数の第１実装パッドを含む第１導体層と、前記複数の絶縁層の内部に同一方向に向かって拡径されるように形成された複数の第１ビア導体とを有する主配線板を作製する工程と、
    前記複数の絶縁層のうちの最も外側に位置する前記絶縁層に凹部を形成する工程と、
    複数の第２実装パッドを含む第２導体層と複数の第２ビア導体とを有する配線構造体を、その第２ビア導体の拡径方向が前記第１ビア導体の拡径方向と異なり且つ前記第１導体層と前記第２導体層とを互いに絶縁するように、前記凹部に配置させて固定する工程と、を備える。
  3. 請求項１又は２に記載の多層配線板の製造方法において、
    前記第１実装パッドの上表面及び前記第２実装パッドの上表面に粗化処理を施す工程を更に備える。
  4. 請求項１又は２に記載の多層配線板の製造方法において、
    前記第１実装パッドの上表面及び前記第２実装パッドの上表面に表面処理膜を形成する工程を更に備える。
JP2014209083A 2014-10-10 2014-10-10 多層配線板及びその製造方法 Active JP6473595B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014209083A JP6473595B2 (ja) 2014-10-10 2014-10-10 多層配線板及びその製造方法
US14/880,299 US9893016B2 (en) 2014-10-10 2015-10-12 Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014209083A JP6473595B2 (ja) 2014-10-10 2014-10-10 多層配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016081961A JP2016081961A (ja) 2016-05-16
JP6473595B2 true JP6473595B2 (ja) 2019-02-20

Family

ID=55656449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014209083A Active JP6473595B2 (ja) 2014-10-10 2014-10-10 多層配線板及びその製造方法

Country Status (2)

Country Link
US (1) US9893016B2 (ja)
JP (1) JP6473595B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036918B1 (fr) * 2015-05-29 2018-08-10 Thales Carte electronique et procede de fabrication associe
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
EP3479398A4 (en) 2016-07-01 2020-02-12 Intel Corporation MOLDED INTEGRATED BRIDGE FOR IMPROVED EMIB APPLICATIONS
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7007127B2 (ja) * 2017-07-28 2022-01-24 京セラ株式会社 検出素子搭載用基板、検出装置および検出モジュール
JP2019071393A (ja) * 2017-10-11 2019-05-09 イビデン株式会社 プリント配線板
US10888001B2 (en) * 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US10999939B2 (en) * 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US10438885B1 (en) 2018-06-21 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102680006B1 (ko) * 2018-12-12 2024-07-02 삼성전기주식회사 인쇄회로기판
KR102679997B1 (ko) * 2018-12-17 2024-07-02 삼성전기주식회사 인쇄회로기판
JP7232123B2 (ja) * 2019-05-14 2023-03-02 新光電気工業株式会社 配線基板、電子装置、及び配線基板の製造方法
US10905007B1 (en) * 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
US11257742B2 (en) * 2020-07-02 2022-02-22 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR20220007254A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220065550A (ko) * 2020-11-13 2022-05-20 삼성전기주식회사 연결구조체 내장기판
KR20230032040A (ko) * 2021-08-30 2023-03-07 삼성전기주식회사 인쇄회로기판
CN116053232A (zh) * 2022-12-20 2023-05-02 成都海光集成电路设计有限公司 一种电子封装、电子封装的制作方法及电子设备

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258648A (en) 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP2781954B2 (ja) * 1994-03-04 1998-07-30 メック株式会社 銅および銅合金の表面処理剤
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
JPH10215048A (ja) * 1997-01-30 1998-08-11 Toshiba Corp プリント配線板及びプリント配線板の実装構造
US6190834B1 (en) 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2000349198A (ja) 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP4510975B2 (ja) * 2000-02-08 2010-07-28 パナソニック株式会社 回路基板
JP3651413B2 (ja) 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP2003152014A (ja) 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2004281830A (ja) 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
US7361985B2 (en) 2004-10-27 2008-04-22 Freescale Semiconductor, Inc. Thermally enhanced molded package for semiconductors
US9299634B2 (en) 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
JP2011159855A (ja) * 2010-02-02 2011-08-18 Panasonic Corp 局所多層回路基板、および局所多層回路基板の製造方法
CN102947931A (zh) 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
WO2011108308A1 (ja) 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5343164B2 (ja) 2010-03-31 2013-11-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
WO2011125380A1 (ja) 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
US8526186B2 (en) 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
JP5931547B2 (ja) * 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP2014229698A (ja) 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
US9070676B2 (en) 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US9484325B2 (en) 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
US9330954B2 (en) 2013-11-22 2016-05-03 Invensas Corporation Substrate-to-carrier adhesion without mechanical adhesion between abutting surfaces thereof
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9368479B2 (en) 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
US9299572B2 (en) 2014-03-07 2016-03-29 Invensas Corporation Thermal vias disposed in a substrate without a liner layer
US9418924B2 (en) 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
US20150371938A1 (en) 2014-06-19 2015-12-24 Invensas Corporation Back-end-of-line stack for a stacked device

Also Published As

Publication number Publication date
US9893016B2 (en) 2018-02-13
US20160105960A1 (en) 2016-04-14
JP2016081961A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
JP6473595B2 (ja) 多層配線板及びその製造方法
JP5931547B2 (ja) 配線板及びその製造方法
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2013214578A (ja) 配線板及びその製造方法
JP2014082334A (ja) 配線板及びその製造方法
US9554462B2 (en) Printed wiring board
JP5948795B2 (ja) 半導体装置の製造方法
JP2014236188A (ja) 配線板及びその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2011029585A (ja) 半導体パッケージ及びこれの製造方法
JP2010165855A (ja) 配線基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2015146346A (ja) 多層配線板
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
JP4901809B2 (ja) 部品内蔵多層回路基板
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2010062199A (ja) 回路基板
JP2019067973A (ja) 電子部品内蔵基板及びその製造方法
JP2016029681A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6473595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250