JP6619631B2 - 固体撮像装置および撮像システム - Google Patents

Description

本発明は、固体撮像装置および撮像システムに関する。

固体撮像装置の高画素化、高画質化に伴い、電源ラインの構造に関して様々な取り組みがなされている。特許文献１には、第１の電源ラインと第２の電源ラインとをクロス接続ラインによって接続することにより、電源ラインの配線抵抗を低減する構成が開示されている。また、第１および第２の電源ラインとを複数のクロス接続ラインによって並列接続することにより、電流の集中を回避し、配線抵抗をさらに低減できることが記載されている。

特開２００８−０５４２４６号公報

アナログデジタル変換回路を備えた固体撮像装置においては、アナログデジタル変換回路、デジタル回路の影響により、画質の劣化が生じることがある。この場合、特許文献１に記載されているように配線抵抗を低減するだけでは、必ずしも十分な画質を得ることはできない。

本発明の一態様としての固体撮像装置は、行列状に配置された複数の画素を含む画素部と、前記画素部からの信号をデジタル信号に変換するアナログデジタル変換部と、前記アナログデジタル変換部からの前記デジタル信号を処理するデジタル回路部と、前記画素部に電圧を供給する配線とを備え、前記配線は、前記画素部に対向する第１の配線部分と、前記アナログデジタル変換部または前記デジタル回路部に対向する第２の配線部分と、前記第２の配線部分及び電極パッドに接続される部分との間の第３の配線部分と、を含み、前記第２の配線部分の幅は前記第１の配線部分および前記第３の配線部分のそれぞれの幅よりも狭い。

他列のアナログデジタル変換動作の影響を低減し、画質の劣化を抑制する。

第１実施形態に係る固体撮像装置のブロック図である。 第１実施形態に係る固体撮像装置の模式図である。 第１実施形態に係る固体撮像装置の断面模式図である。 撮像結果の比較例を説明するための図である。 撮像結果の比較例を説明するための図である。 第２実施形態における固体撮像装置の模式図である。 第３実施形態における固体撮像装置の模式図である。 第４実施形態における固体撮像装置の模式図である。 第５実施形態における固体撮像装置の模式図である。 第６実施形態における固体撮像装置の模式図である。 第７実施形態における固体撮像装置の模式図である。 第８実施形態における撮像システムのブロック図である。

以下、図面を参照しながら本発明の実施形態を説明する。

（第１実施形態）
図１は第１実施形態における固体撮像装置のブロック図である。固体撮像装置は、画素部２、列増幅回路部３、アナログデジタル変換部４、デジタル回路部５、垂直走査回路６、ＴＧ（Timing Generator）回路７を備えるＣＭＯＳイメージセンサである。画素部２は２次元の行列状に配列された複数の画素２０を備える。図１においては、説明を簡略化するため３行×４列の画素２０が示されているが、画素２０の数は限定されない。画素部２には、画像を出力する有効画素の他に、遮光画素、光電変換部を有さないダミー画素などのように画像を出力しない画素が含まれ得る。それぞれの画素２０は、光電変換部ＰＤ、浮遊拡散部ＦＤ、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を備える。

画素２０を構成するトランジスタＭ１〜Ｍ３は例えばＮ型ＣＭＯＳトランジスタから構成され得る。光電変換部ＰＤは埋め込み型のフォトダイオードから構成され、入射光に応じた電荷を蓄積する。転送トランジスタＭ１はオンになることにより、光電変換部ＰＤの電荷を浮遊拡散部ＦＤに転送する。リセットトランジスタＭ２はオンになることにより、浮遊拡散部ＦＤの電位を電源電圧にリセットする。浮遊拡散部ＦＤは所定の容量を有し、電荷に応じた電圧を発生させる。増幅トランジスタＭ３は、浮遊拡散部ＦＤの電位に応じてソースの電位が変わるソースフォロアとして動作する。選択トランジスタＭ４は増幅トランジスタＭ３のソースを列信号線２０１に電気的に接続する。列信号線２０１には増幅トランジスタＭ３の負荷として機能する電流源２０２が接続されている。読み出すべき行の選択トランジスタＭ４がオンとなることで、当該行の光電変換部ＰＤの電荷に応じた電圧が列信号線２０１に出力される。

トランジスタＭ１〜Ｍ４はＮ型ＣＭＯＳトランジスタに限定されることなく、Ｐ型ＣＭＯＳトランジスタであっても良い。画素２０の構成も図１に示された例に限定されることなく様々な画素を用いることができる。例えば、複数の光電変換部ＰＤが１つの増幅トランジスタＭ３を共有しても良く、また、画素２０は光電変換部ＰＤから溢れた電荷を排出するオーバーフロードレインを備えても良い。

列増幅回路部３はスイッチ３０１、入力容量３０２、差動増幅器３０３、帰還容量３０４、スイッチ３０５、３１０、保持容量３１１、ボルテージフォロア３１２、スイッチ３１３を備える。スイッチ３０１は制御信号ＶＬＯＮによって駆動され、列信号線２０１を列増幅回路部３に電気的に接続する。列信号線２０１からの画素信号は入力容量３０２を介して差動増幅器３０３の反転入力端子に入力されている。差動増幅器３０３の非反転入力端子には基準電圧ＶＲＥＦが入力され、反転入力端子と出力端子との間には帰還容量３０４およびスイッチ３０５が並列に接続されている。スイッチ３０５のゲートには制御信号ＡＲＥＳが印加される。スイッチ３０５がオンの場合には、帰還容量３０４はリセットされ、入力容量３０２が基準電圧ＶＲＥＦにクランプされる。スイッチ３０５がオフの場合には、差動増幅器３０３は入力容量３０２および帰還容量３０４の容量比に基づく増幅率にて画素信号を増幅する。

スイッチ３１０、保持容量３１１はサンプルホールド部を構成する。スイッチ３１０のゲートには制御信号ＳＨが印加され、スイッチ３１０がオンからオフになるタイミングにて画素信号が保持容量３１１に保持される。サンプルホールドされた画素信号はボルテージフォロア３１２に入力される。ボルテージフォロア３１２の入出力端子はスイッチ３１３が接続されており、スイッチ３１３のゲートには制御信号ＴＨが印加される。スイッチ３１３がオンとなることにより、ボルテージフォロア３１２の入力端子と出力端子とが短絡され、スイッチ３１３がオフとなることにより、サンプルホールドされた画素信号がボルテージフォロア３１２から出力される。

アナログデジタル変換部４は、コンパレータ４０１、入力容量４０２、４０３、スイッチ４０４、４０５を備える。コンパレータ４０１の反転入力端子には入力容量４０２を介して画素信号が入力され、非反転入力端子には入力容量４０３を介してランプ信号ＲＡＭＰが入力される。コンパレータ４０１は画素信号とランプ信号ＲＡＭＰとを比較し、ランプ信号ＲＡＭＰが画素信号よりも大きくなると、コンパレータ４０１は非反転出力端子の信号Ｖ＿ＣＯＵＴを反転させる。スイッチ４０４、４０５のそれぞれのゲートには制御信号ＣＲＥＳが印加され、スイッチ４０４、４０５がオンとなることによりコンパレータ４０１がリセットされる。

デジタル回路部５はパルス生成回路５０１、カウンタ５０２、第１のデジタルメモリ５０３、第２のデジタルメモリ５０４、スイッチ５０５、水平走査回路５１０、信号処理回路５２０を備える。パルス生成回路５０１は、コンパレータ４０１からの信号Ｖ＿ＣＯＵＴが反転した際にパルスＬＡＴを生成する。カウンタ５０２は、ランプ信号ＲＡＭＰが変化してからパルスＬＡＴが出力されるまでの時間をカウントし、カウント値を出力する。第１のデジタルメモリ５０３はカウント値を保持し、制御信号ＭＲＥＡＤによって駆動されるスイッチ５０５を介して第２のデジタルメモリ５０４にカウント値を出力する。このようにして、デジタル信号に変換された画素信号が列毎の第２のデジタルメモリ５０４に保持される。

水平走査回路５１０はシフトレジスタを備え、列選択信号ＣＳＥＬを順に出力することにより、第２のデジタルメモリ５０４を走査する。信号処理回路５２０は画素２０のリセット時の画素信号と光電変換時の画素信号とに基づき相関二重サンプリング処理を行い、ノイズ成分が除去された画素信号を出力する。

垂直走査回路６は画素２０のトランジスタＭ１、Ｍ２、Ｍ４のゲートに印加される制御信号を駆動し、画素２０を行毎に読み出す。各行の制御信号は転送トランジスタＭ１のゲートに印加される制御信号ＲＥＡＤ、リセットトランジスタＭ２のゲートに印加される制御信号ＲＥＳ、選択トランジスタＭ４のゲートに印加される制御信号ＳＥＬを含む。ＴＧ回路７は、制御信号ＶＬＯＮ、ＡＲＥＳ、ＳＨ、ＴＨ、ＣＲＥＳ、ＭＲＥＡＤを出力するとともに、垂直走査回路６、水平走査回路５１０を含む撮像装置全体の動作タイミングを制御する。

なお、複数の画素列を２つのグループに分け、それぞれのグループについて、列増幅回路部３、アナログデジタル変換部４、デジタル回路部５を設けても良い。この場合、図１において、画素部２の下側および上側のぞれぞれに、列増幅回路部３、アナログデジタル変換部４、デジタル回路部５が形成され得る。

図２は本実施形態に係る固体撮像装置の模式図であって、接地配線の上面図である。図２において、画素部２、列増幅回路部３、アナログデジタル変換部４、デジタル回路部５、領域８が順にＹ方向に形成されている。ここで、Ｙ方向は列信号線２０１が延在する方向、Ｘ方向は１行の画素２０が配列される方向を指すものとする。画素部２には、Ｘ方向に沿って接地配線ＳＧＮＤ１が延在し、接地配線ＳＧＮＤ１は画素２０、電流源２０２などの回路に接地電位を供給する。列増幅回路部３には、Ｘ方向に沿って接地配線ＳＧＮＤ２が延在し、接地配線ＳＧＮＤ２は差動増幅器３０３、保持容量３１１、ボルテージフォロア３１２などの回路に接地電位を供給する。同様に、アナログデジタル変換部４、デジタル回路部５には、接地配線ＡＧＮＤ、接地配線ＤＧＮＤがそれぞれＸ方向に沿って延在している。接地配線ＡＧＮＤはコンパレータ４０１などの回路に接地電位を供給する。接地配線ＤＧＮＤはパルス生成回路５０１、カウンタ５０２、デジタルメモリ５０３、５０４、スイッチ５０５、水平走査回路５１０、信号処理回路５２０に接地電位を供給する。

接地配線１０は、領域８から列増幅回路部３、画素部２までＹ方向に延在している。すなわち、接地配線１０は、デジタル回路部５の外側の領域８から、デジタル回路部５、アナログデジタル変換部４と交差しながら、列増幅回路部３、画素部２まで延在している。接地配線１０は配線部分１０ａ、１０ｂ、１０ｃ、プラグ１０ｅ、１０ｄを含み得る。配線部分（第３の配線部分）１０ｃは領域８に位置し、配線部分１０ａの端部は図示されていない外部電極に接続されている。配線部分１０ｃは接地配線１０における第１および第２の配線部分以外の部分である。配線部分（第２の配線部分）１０ｂはアナログデジタル変換部４、デジタル回路部５に対向し、平面視においてアナログデジタル変換部４、デジタル回路部５と交差している。配線部分１０ｂの幅Ｗｂは配線部分１０ａの幅Ｗａおよび配線部分１０ｃの幅Ｗｃよりも狭く、接地配線１０は配線部分１０ｂにおいて凹部を有している。本実施形態においては、配線部分１０ａ〜１０ｃのぞれぞれの幅は、Ｗａ≒Ｗｃ＞Ｗｂの関係を有している。

配線部分（第１の配線部分）１０ａは画素部２、列増幅回路部３に対向して形成され、配線部分１０ｃにはプラグ１０ｄ、１０ｅが形成されている。プラグ１０ｄは画素部２の接地配線ＳＧＮＤ１に電気的に接続され、プラグ１０ｅは列増幅回路部３の接地配線ＳＧＮＤ２に電気的に接続されている。

接地配線１０の両側には接地配線（他の配線）１２、１４が形成されている。接地配線１２は、領域８からアナログデジタル変換部４まで延在し、プラグ１２ａを介して列増幅回路部３の接地配線ＡＧＮＤに電気的に接続されている。接地配線１２の端部はアナログデジタル変換部４を超えて延在していないため、接地配線１２と画素部２および列増幅回路部３との寄生容量を低減することができる。接地配線１４は、領域８からデジタル回路部５まで延在し、プラグ１４ａを介してデジタル回路部５の接地配線ＤＧＮＤに電気的に接続されている。接地配線１２、１４は一定の配線幅を有している。また、接地配線１４の端部はデジタル回路部５を超えて延在していない。接地配線１２、１４の端部はそれぞれ図示されていない外部電極に電気的に接続されている。

図３は本実施形態に係る固体撮像装置の断面模式図であって、図２のＡ−Ｂ線に沿った断面構造を示している。Ｎ型の半導体基板１０１の上部には複数のＰ型の半導体領域１０２が形成され、半導体領域１０２には画素部２、列増幅回路部３、アナログデジタル変換部４、デジタル回路部５がそれぞれ構成されている。半導体基板１０１の上部には複数の配線層が形成され、第１の配線層には接地配線ＳＧＮＤ１、ＳＧＮＤ２、ＡＧＮＤ、ＤＧＮＤが形成されている。第１の配線層の上部には第２の配線層が形成され、第２の配線層には接地配線１０が形成されている。接地配線１０はプラグ１０ｄを介して接地配線ＳＧＮＤ１に接続され、また、接地配線１０はプラグ１０ｅを介して接地配線ＳＧＮＤ２に接続されている。第１、第２の配線層はアルミニウム、銅などから構成され、第１、第２の配線層はそれぞれ層間絶縁層１０３内に形成されている。

図示されていないが、Ｐ型の半導体領域１０２の上部にはゲート電極、ソース／ドレイン電極などの回路構成を相互に接続するための配線層が設けられている。また、画素部２の上部には光を集光するマイクロレンズ、光を分光するカラーフィルタが形成され得る。画素部２の光電変換部ＰＤはＰ型半導体領域を有する埋め込み型フォトダイオードであっても良く、フォトゲートであっても良い。

アナログデジタル変換部４においては、コンパレータ４０１の出力反転に伴い、コンパレータ４０１の電源電圧、接地電圧およびその他のノードの電圧が変動し得る。また、デジタル回路部５においても、デジタルメモリ５０３、５０４の電源電圧、接地電圧およびその他のノードの電圧が変動し得る。本実施形態おいては、上述したように、接地配線１０の配線部分１０ｂの幅は他の配線部分１０ａ、１０ｃの幅よりも狭い。このため、接地配線１０とアナログデジタル変換部４およびデジタル回路部５との寄生容量を低減することができ、寄生容量に起因する接地電位の変動を低減することが可能となる。

アナログデジタル変換部４およびデジタル回路部５と対向する配線部分１０ｂ以外においては、接地配線１０の幅は縮小されないため、接地配線１０の配線抵抗の増加を最小限に抑えることができる。また、アナログデジタル変換部４の接地配線１２およびデジタル回路部５の接地配線１４は列増幅回路部３および画素部２に延在していない。このため、接地配線１２、１４を介して列増幅回路部３および画素部２にノイズ等の影響が及ぶのを回避することができる。

図４は撮像結果の比較例を説明するための図である。ここで、図４（Ａ）は、撮像結果の比較に用いた被写体のチャートを示している。領域（１）は黒色、領域（２）は白色、領域（３）および（４）は同一輝度の灰色である。このチャートを固体撮像装置によって撮像すると、複数の列信号線２０１から電圧の異なる２つの信号が同時に出力される。ここで、接地配線１０に凹部が形成されていない場合、ある列のアナログデジタル変換動作が接地配線１０を介して他の列のアナログデジタル変換に影響を与え得る。この結果、図４（Ｂ）に示されるように、領域（３）の輝度が低くなり、領域（３）が領域（４）よりも暗く撮像されてしまう。

図５を参照しながら上述の現象を詳述する。図５（Ａ）は領域（１）および（３）における信号のタイミングチャートであって、列増幅回路部３の出力信号、ランプ信号、コンパレータ４０１の出力信号、接地配線ＳＧＮＤの電位、浮遊拡散部ＦＤの接地電位のそれぞれの時間変化を表している。領域（１）に対応する列増幅回路部３の出力信号は領域（３）に対応する列増幅回路部３の出力信号より低い。よって、ランプ信号の上昇に従い、時刻ｔ１において領域（１）における複数列のコンパレータ４０１の信号Ｖ＿ＣＯＵＴが一斉に反転する。この時、コンパレータ４０１の信号Ｖ＿ＣＯＵＴの反転、デジタルメモリ５０３へのカウント値のラッチ動作などに起因して、接地電位、電源電圧、回路の出力ノードの電圧などが変動する。接地配線１０に凹部が形成されていない場合、接地配線１０とコンパレータ４０１およびデジタル回路部５との間の寄生容量が大きくなる。このため、接地配線１０の接地電位が変動し、接地配線ＳＧＮＤ１、ＳＧＮＤ２の接地電位も変動する。例えば、図５（Ａ）に示すように、浮遊拡散部ＦＤの電位、列増幅回路部３の接地配線ＳＧＮＤ２の電位が上昇すると、領域（３）に対応する列増幅回路部３の出力信号は低下する。この結果、時刻ｔ２において、コンパレータ４０１の信号Ｖ＿ＣＯＵＴが本来のタイミングよりも早く反転し、変換後のデジタル信号値が低くなる。

図５（Ｂ）は領域（２）および（４）における信号のタイミングチャートであって、列増幅回路部３の出力信号、ランプ信号、コンパレータ４０１の出力信号、接地配線ＳＧＮＤの電位、浮遊拡散部ＦＤの接地電位のそれぞれの時間変化を表している。領域（４）に対応する列増幅回路部３の出力信号は領域（２）に対応する列増幅回路部３の出力信号より低い。時刻ｔ１’において、領域（４）における複数列のコンパレータ４０１の信号Ｖ＿ＣＯＵＴが一斉に反転し、接地配線ＳＧＮＤ１、ＳＧＮＤ２の電位、浮遊拡散部ＦＤの電位が変動する。この時、領域（２）に対応する列増幅回路部３の出力信号は低下するが、白色の領域（２）の出力信号はランプ信号よりも高い。このためコンパレータ４０１の信号Ｖ＿ＣＯＵＴは反転しない。この後、接地配線ＳＧＮＤの電位、浮遊拡散部ＦＤの接地電位は定常状態に戻る。時刻ｔ２’において、列増幅回路部３の出力信号は元の電圧まで上昇した後、コンパレータ４０１の信号Ｖ＿ＣＯＵＴが反転する。このため、領域（３）と異なり、領域（４）においては出力低下は生じない。よって、本来は同一値であるべき、領域（３）、（４）のデジタル信号値が異なったものとなり、図４（Ｂ）に示されたように、領域（３）が領域（４）よりも暗く見えることになる。

上述の説明において、接地配線ＳＧＮＤ１の接地電位が変動することにより、浮遊拡散部ＦＤの電位が変動する例を説明した。この他、接地配線ＳＧＮＤ１、ＳＧＮＤ２の接地電位が変動することにより、列増幅回路部３における動増幅器３０３の入出力の信号など、様々な回路の信号が影響を受け得る。

本実施形態において、アナログデジタル変換部４またはデジタル回路部５と対向する配線部分１０ｂの幅は他の配線部分１０ａ、１０ｃの幅よりも狭い。このため、アナログデジタル変換部４またはデジタル回路部５と接地配線１０との寄生容量を低減することができる。よって、他の列のアナログデジタル変換動作による影響を回避することができ、例えば図４、図５に示されたような画質の劣化を抑制することが可能となる。なお、図４、図５は画質の劣化の例示にすぎず、本実施形態によれば寄生容量に起因する様々な画質の劣化を抑制することができる。

（第２の実施形態）
図６は第２実施形態に係る固体撮像装置の模式図である。以下、第１実施形態と異なる点を中心に説明する。第１実施形態においては、接地配線１０の配線部分１０ｂの両側に凹部が形成されていたが、本実施形態においては、配線部分１０ｂの一方の側部にのみ凹部が形成されている。本実施形態においても、配線部分１０ｂの幅は、他の配線部分１０ａ、１０ｃの幅よりも狭い。アナログデジタル変換部４またはデジタル回路部５と接地配線１０との寄生容量を低減することができ、他の列のアナログデジタル変換動作による影響を回避することが可能となる。

（第３の実施形態）
図７は第３実施形態に係る固体撮像装置の模式図である。本実施形態においては、接地配線１０の配線部分１０ａの幅Ｗａ’は第１および第２実施形態における幅Ｗａよりも広い。配線部分１０ａ〜１０ｃのそれぞれの幅は、Ｗａ’＞Ｗｃ＞Ｗｂの関係を有している。このため、画素部２、列増幅回路部３における配線部分１０ａの抵抗を低くすることができる。また、配線部分１０ａの幅Ｗａ’は、接地配線１０、１２、１４の全体の幅と略等しい。本実施形態においても、第１および第２の実施形態における効果を奏することが可能である。すなわち、他の列のアナログデジタル変換動作による影響を回避し、画質の劣化を抑制することができる。

（第４の実施形態）
図８は第４実施形態に係る固体撮像装置の模式図である。配線部分１０ａはアナログデジタル変換部４の一部領域まで延在している。アナログデジタル変換部４において、入力容量４０２には画素信号が入力され、入力容量４０３にはランプ信号が入力される。入力容量４０２、４０３における電圧変化は緩やかであるため、入力容量４０２、４０３の上部の配線部分１０ａの幅を広くしたとしても、接地配線１０の接地電位は寄生容量による影響を受け難いい。本実施形態においては、接地配線１０において、幅の狭い配線部分１０ｂの長さを極力短くすることができ、接地配線１０の抵抗を低減することが可能となる。

（第５の実施形態）
図９は第５実施形態に係る固体撮像装置の模式図である。本実施形態に係る固体撮像装置は列増幅回路部３を備えておらず、画素部２からの信号が直接にアナログデジタル変換部４に入力されている。接地配線１０の配線部分１０ａはプラグ１０ｄを介して接地配線ＳＧＮＤに電気的に接続されている。本実施形態においても、アナログデジタル変換部４およびデジタル回路部５の上部における配線部分１０ｂの幅は他の配線部分よりも狭い。このため、アナログデジタル変換部４およびデジタル回路部５と接地配線１０との寄生容量を低減することができ、他の列のアナログデジタル変換動作による影響を回避することが可能となる。

（第６の実施形態）
図１０は第６実施形態に係る固体撮像装置の模式図である。本実施形態に係る固体撮像装置は、複数組の接地配線１０、１２、１４を備えている。それぞれの接地配線１０は第１実施形態の接地配線１０と同様に構成されているが、第２〜第５の実施形態の接地配線１０を用いても良い。複数の接地配線１０は個別の電極パッド８０に電気的に接続されても良く、共通の電極パッド８０に電気的に接続されても良い。個別の電極パッドを設ける場合には、固体撮像装置の外部において複数の電極パッド８０が電気的に接続され得る。接地配線１２、１４についても同様に個別または共通の電極パッド８０に接続される。電極パッド８０はワイヤボンディングによりチップの外部端子に電気的に接続される。

本実施形態においては、複数組の接地配線１０、１２、１４を設けることにより、配線抵抗を低減することができる。接地配線１０、１２、１４の組数はチップサイズ等に応じて適宜変更可能である。

（第７の実施形態）
図１１は第７実施形態に係る固体撮像装置の模式図である。本実施形態に係る固体撮像装置は接地配線１０、１２、１４に加えて列方向の電源配線１１、１３、１５をさらに備える。電源配線１１は接地配線１０と対をなし、画素部２の電源配線ＳＶＤＤ１、列増幅回路部３の電源配線ＳＶＤＤ２に電源電圧を供給する。電源配線１１は接地配線１０に隣接して配置され、配線部分１１ａ、１１ｂ、１１ｃを含む。配線部分１１ａは画素部２および列増幅回路部３の上部に位置し、画素部２および列増幅回路部３と対向している。配線部分１１ｂはアナログデジタル変換部４およびデジタル回路部５の上部に位置し、アナログデジタル変換部４およびデジタル回路部５と対向している。配線部分１１ｃは領域８の上部に位置している。電源配線１１は配線部分１１ｂにおいて凹部を形成し、配線部分１１ｂの幅は他の配線部分１１ａ、１１ｃの幅よりも狭い。よって、アナログデジタル変換部４およびデジタル回路部５と電源配線１１との寄生容量によるカップリングの影響を低減することができる。

図１１においては、電源配線１１の配線部分１１ｂの幅は接地配線１０の配線部分１０ｂの幅よりも広いが、凹部を形成する配線部分１０ｂ、１１ｂの広狭の関係はこの例に限定されない。アナログデジタル変換部４およびデジタル回路部５とのカップリングの影響が大きい配線については、凹部の配線部分の幅をより狭くすることが望ましい。一方、カップリングの影響が小さい配線については、凹部の配線部分の幅を広くし、配線抵抗を低減することができる。このように、カップリングの影響の大きさに応じて、凹部の配線部分の幅を適宜定めることにより、設計を最適化することが可能となる。また、カップリングの影響の大きさに応じて、凹部の配線部分の長さを適宜変更しても良い。

（第８の実施形態）
上述の各実施形態で述べ固体撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１２に、撮像システムの一例としてデジタルスチルカメラに、上述の実施形態のいずれかの撮像装置を適用した撮像システムの図を示す。

図１２に例示した撮像システムは、固体撮像装置１、レンズ１００２の保護のためのバリア１００１、被写体の光学像を固体撮像装置１に結像させるレンズ１００２、およびレンズ１００２を通過する光量を可変にするための絞り１００３を有する。レンズ１００２、絞り１００３は固体撮像装置１に光を集光する光学系である。固体撮像装置１は、上述の実施形態のいずれかの固体撮像装置である。また、撮像システムは、固体撮像装置１より出力される出力信号の処理を行う信号処理部１００７を有する。信号処理部１００７は、固体撮像装置１が出力する信号に基づいて画像を生成する。具体的には、信号処理部１００７は、必要に応じて、各種の補正および圧縮を行って、画像データを出力する。また、信号処理部１００７は、固体撮像装置１が出力する信号を用いて、焦点検出を行う。

撮像システムは、さらに、画像データを一時的に記憶するためのバッファメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。さらに、撮像システムは、撮像データの記録または読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録または読み出しを行うための記録媒体インターフェース部（記録媒体Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。

さらに、撮像システムは、各種演算とデジタルスチルカメラ全体を制御する制御部１００９、固体撮像装置１と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは、外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１と、固体撮像装置１から出力された出力信号を処理する信号処理部１００７とを有すればよい。以上のように、本実施形態の撮像システムは、固体撮像装置１を適用して撮像動作を行うことが可能である。

（他の実施形態）
上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、本発明は接地配線、電源配線に限定されることなく、バイアス電圧、基準電圧などの所定の電圧を供給する配線に適用可能である。また、配線部分１０ａの長さが十分に短い場合には、配線部分１０ａの幅Ｗａを配線部分１０ｂの幅Ｗｂと等しく形成しても良い。さらに、固体撮像装置はＣＭＯＳイメージセンサに限定されず、ＣＣＤイメージセンサであっても良い。

１ 固体撮像装置
２ 画素部
３ 列増幅回路部
４ アナログデジタル変換部
５ デジタル回路部
１０ 接地配線
１０ａ、１０ｂ、１０ｃ 配線部分
１１ 電源配線
１１ａ、１１ｂ、１１ｃ 配線部分

Claims (14)

1. 行列状に配置された複数の画素を含む画素部と、
   前記画素部からの信号をデジタル信号に変換するアナログデジタル変換部と、
   前記アナログデジタル変換部からの前記デジタル信号を処理するデジタル回路部と、
   前記画素部に電圧を供給する配線とを備え、
   前記配線は、前記画素部に対向する第１の配線部分と、前記アナログデジタル変換部または前記デジタル回路部に対向する第２の配線部分と、前記第２の配線部分及び電極パッドに接続される部分との間の第３の配線部分と、を含み、前記第２の配線部分の幅は前記第１の配線部分および前記第３の配線部分のそれぞれの幅よりも狭いことを特徴とする固体撮像装置。
2. 前記第１の配線部分の幅は前記第３の配線部分の幅よりも広いことを特徴とする請求項１に記載の固体撮像装置。
3. 前記アナログデジタル変換部および前記デジタル回路部のそれぞれに電圧を供給する他の配線を備え、前記他の配線は前記画素部とは対向しないことを特徴とする請求項１または２に記載の固体撮像装置。
4. 前記第１の配線部分の幅は、前記配線が前記第３の配線部分から前記第１の配線部分に延在する方向に垂直な方向における、前記第３の配線部分および前記他の配線の一端から他端までの距離と等しいことを特徴とする請求項３に記載の固体撮像装置。
5. 前記第２の配線部分は、前記行列状に配置された複数の画素を含む面に対する平面視において、前記配線の一方の側部のみ凹部を有する部分であることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記第１の配線部分は、前記アナログデジタル変換部の一部と対向していることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
7. 複数の前記配線を備え、それぞれの前記配線は前記電極パッドを介して個別の外部端子に接続されていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 複数の前記配線を備え、それぞれの前記配線は互いに電気的に接続されている請求項１乃至６のいずれか１項に記載の固体撮像装置。
9. 前記配線は接地電位を供給する接地配線であることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
10. 前記配線は電源電圧を供給する電源配線であることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
11. 前記複数の配線は、接地電位を供給する接地配線および電源電圧を供給する電源配線を含むことを特徴とする請求項７に記載の固体撮像装置。
12. 前記第２の配線部分の幅または長さは、前記接地配線と前記電源配線とにおいて互いに異なることを特徴とする請求項１１に記載の固体撮像装置。
13. 前記電源配線の前記第２の配線部分の幅は前記接地配線の前記第２の配線部分の幅よりも広いことを特徴とする請求項１１に記載の固体撮像装置。
14. 請求項１乃至１３のいずれか１項に記載の固体撮像装置と、
    固体撮像装置からの信号を処理する信号処理装置とを備えることを特徴とする撮像システム。

Images