Nothing Special   »   [go: up one dir, main page]

JP6648349B1 - 有機ｅｌデバイスおよびその製造方法 - Google Patents

有機ｅｌデバイスおよびその製造方法 Download PDF

Info

Publication number
JP6648349B1
JP6648349B1 JP2019564182A JP2019564182A JP6648349B1 JP 6648349 B1 JP6648349 B1 JP 6648349B1 JP 2019564182 A JP2019564182 A JP 2019564182A JP 2019564182 A JP2019564182 A JP 2019564182A JP 6648349 B1 JP6648349 B1 JP 6648349B1
Authority
JP
Japan
Prior art keywords
layer
organic
barrier layer
inorganic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019564182A
Other languages
English (en)
Other versions
JPWO2019202739A1 (ja
Inventor
克彦 岸本
克彦 岸本
鳴瀧　陽三
陽三 鳴瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Priority to JP2020004292A priority Critical patent/JP6942208B2/ja
Application granted granted Critical
Publication of JP6648349B1 publication Critical patent/JP6648349B1/ja
Publication of JPWO2019202739A1 publication Critical patent/JPWO2019202739A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

有機ＥＬデバイス（１００）は、基板（１）と、駆動回路層（２）と、第１無機保護層（２Ｐａ）と、有機平坦化層（２Ｐｂ）と、有機ＥＬ素子層（３）と、第２無機保護層（２Ｐａ２）と、ＴＦＥ構造（１０）とを有する。ＴＦＥ構造は、第１無機バリア層（１２）と、有機バリア層（１４）と、第２無機バリア層（１６）とを有する。基板の法線方向から見たとき、第１無機保護層が形成された領域内に有機平坦化層が形成されており、有機平坦化層が形成された領域内に有機ＥＬ素子が配置されており、ＴＦＥ構造の外縁は、引出し配線（３２）と交差し、かつ、有機平坦化層の外縁と第１無機保護層の外縁との間に存在し、引出し配線の上で第１無機保護層と第１無機バリア層とが直接接触する部分において、第１無機バリア層の、引出し配線の線幅方向に平行な断面の形状における側面のテーパー角θ（１２）は９０°未満である。有機平坦化層は、算術平均粗さＲａが５０ｎｍ超の表面を有し、第２無機保護層は、算術平均粗さＲａが５０ｎｍ以下の表面を有する。

Description

本発明は、有機ＥＬデバイス（例えば、有機ＥＬ表示装置および有機ＥＬ照明装置）およびその製造方法に関する。
有機ＥＬ（Electro Luminescence）表示装置が実用化され始めた。有機ＥＬ表示装置の特徴の１つにフレキシブルな表示装置が得られる点が挙げられる。有機ＥＬ表示装置は、画素ごとに少なくとも１つの有機ＥＬ素子（Organic Light Emitting Diode：ＯＬＥＤ）と、各ＯＬＥＤに供給される電流を制御する少なくとも１つのＴＦＴ（Thin Film Transistor）とを有する。以下、有機ＥＬ表示装置をＯＬＥＤ表示装置と呼ぶことにする。このようにＯＬＥＤごとにＴＦＴなどのスイッチング素子を有するＯＬＥＤ表示装置は、アクティブマトリクス型ＯＬＥＤ表示装置と呼ばれる。また、ＴＦＴおよびＯＬＥＤが形成された基板を素子基板ということにする。
ＯＬＥＤ（特に有機発光層および陰極電極材料）は、水分の影響を受けて劣化しやすく、表示むらを生じやすい。ＯＬＥＤを水分から保護するとともに、柔軟性を損なわない封止構造を提供する技術として、薄膜封止（Thin Film Encapsulation：ＴＦＥ）技術が開発されている。薄膜封止技術は、無機バリア層と有機バリア層とを交互に積層することによって、薄膜で十分な水蒸気バリア性を得ようとするものである。ＯＬＥＤ表示装置の耐湿信頼性の観点から、薄膜封止構造のＷＶＴＲ（Water Vapor Transmission Rate）としては、典型的には１×１０-4ｇ／ｍ2／ｄａｙ以下が求められている。
現在市販されているＯＬＥＤ表示装置に使われている薄膜封止構造は、厚さが約５μｍ〜約２０μｍの有機バリア層（高分子バリア層）を有している。このように比較的厚い有機バリア層は、素子基板の表面を平坦化する役割も担っている。しかしながら、有機バリア層が厚いと、ＯＬＥＤ表示装置の屈曲性が制限されるという問題がある。
また、量産性が低いという問題もある。上述の比較的厚い有機バリア層は、インクジェット法やマイクロジェット法などの印刷技術を用いて形成されている。一方、無機バリア層は、薄膜成膜技術を用いて真空（例えば、１Ｐａ以下）雰囲気で形成されている。印刷技術を用いた有機バリア層の形成は大気中または窒素雰囲気中で行われ、無機バリア層の形成は真空中で行われるので、薄膜封止構造を形成する過程で、素子基板を真空チャンバーから出し入れすることになり量産性が低い。
そこで、例えば、特許文献１に開示されているように、無機バリア層と有機バリア層とを連続して製造することが可能な成膜装置が開発されている。
また、特許文献２には、第１の無機材料層、第１の樹脂材、および第２の無機材料層を素子基板側からこの順で形成する際に、第１の樹脂材を第１の無機材料層の凸部（凸部を被覆した第１の無機材料層）の周囲に偏在させた薄膜封止構造が開示されている。特許文献２によると、第１の無機材料層によって十分に被覆されないおそれのある凸部の周囲に第１の樹脂材を偏在させることによって、その部分からの水分や酸素の侵入が抑制される。また、第１の樹脂材が第２の無機材料層の下地層として機能することで、第２の無機材料層が適正に成膜され、第１の無機材料層の側面を所期の膜厚で適切に被覆することが可能になる。第１の樹脂材は次の様にして形成される。加熱気化させたミスト状の有機材料を、室温以下の温度に維持された素子基板上に供給し、基板上で有機材料が凝縮し、滴状化する。滴状化した有機材料が、毛細管現象または表面張力によって、基板上を移動し、第１の無機材料層の凸部の側面と基板表面との境界部に偏在する。その後、有機材料を硬化させることによって、境界部に第１の樹脂材が形成される。特許文献３にも同様の薄膜封止構造を有するＯＬＥＤ表示装置が開示されている。また、特許文献４はＯＬＥＤ表示装置の製造に用いられる成膜装置を開示している。
特開２０１３−１８６９７１号公報 国際公開第２０１４／１９６１３７号 特開２０１６−３９１２０号公報 特開２０１３−６４１８７号公報
特許文献２または３に記載されている薄膜封止構造は、厚い有機バリア層を有しないので、ＯＬＥＤ表示装置の屈曲性は改善されると考えられる。また、無機バリア層と有機バリア層とを連続して形成することが可能なので、量産性も改善される。
しかしながら、本発明者の検討によると、特許文献２または３に記載の方法で有機バリア層を形成すると、十分な耐湿信頼性が得られないという問題が発生することがあった。
インクジェット法などの印刷法を用いて有機バリア層を形成する場合、有機バリア層は、素子基板上のアクティブ領域（「素子形成領域」または「表示領域」ということもある。）にのみ形成され、アクティブ領域以外の領域には形成されないようにすることができる。したがって、アクティブ領域の周辺（外側）では、第１の無機材料層と第２の無機材料層とが直接接触する領域が存在し、有機バリア層は第１無機材料層と第２無機材料層とによって完全に包囲されており、周囲から隔絶されている。
これに対し、特許文献２または３に記載の有機バリア層の形成方法では、素子基板の全面に樹脂（有機材料）が供給され、液状の樹脂の表面張力を利用して、素子基板の表面の凸部の側面と基板表面との境界部に樹脂を偏在させる。したがって、アクティブ領域外の領域（「周辺領域」ということもある。）、すなわち、複数の端子が配置される端子領域、およびアクティブ領域から端子領域に至る引出し配線が形成される引出し配線領域にも有機バリア層が形成されることがある。具体的には、例えば、引出し配線および端子の側面と基板表面との境界部に樹脂が偏在する。そうすると、引出し配線に沿って形成された有機バリア層の部分の端部は第１無機バリア層と第２無機バリア層とによって包囲されておらず、大気（周辺雰囲気）に晒されている。
有機バリア層は、無機バリア層に比べて水蒸気バリア性が低いので、引出し配線に沿って形成された有機バリア層は、大気中の水蒸気をアクティブ領域内へ導く経路となってしまう。
ここでは、フレキシブルな有機ＥＬ表示装置に好適に用いられる薄膜封止構造の問題を説明したが、薄膜封止構造は、有機ＥＬ表示装置に限られず、有機ＥＬ照明装置などの他の有機ＥＬデバイスにも用いられる。
本発明は、上記の問題を解決するためになされたものであり、量産性および耐湿信頼性が改善された、比較的薄い有機バリア層を有する薄膜封止構造を備える有機ＥＬデバイスおよびその製造方法を提供することを目的とする。
本発明のある実施形態による有機ＥＬデバイスは、基板と、前記基板上に形成された複数のＴＦＴと、それぞれが前記複数のＴＦＴのいずれかに接続された複数のゲートバスラインおよび複数のソースバスラインと、複数の端子と、前記複数の端子と前記複数のゲートバスラインまたは前記複数のソースバスラインのいずれかとを接続する複数の引出し配線とを有する、駆動回路層と、前記駆動回路層上に形成され、少なくとも前記複数の端子を露出する第１無機保護層と、前記第１無機保護層上に形成された有機平坦化層であって、算術平均粗さＲａが５０ｎｍ超の表面を有する有機平坦化層と、前記有機平坦化層上に形成された第２無機保護層であって、算術平均粗さＲａが５０ｎｍ以下の表面を有する第２無機保護層と、前記第２無機保護層上に形成され、それぞれが前記複数のＴＦＴのいずれかに接続された複数の有機ＥＬ素子を有する有機ＥＬ素子層と、前記有機ＥＬ素子層を覆うように形成され、第１無機バリア層と、前記第１無機バリア層の上面に接する有機バリア層と、前記有機バリア層の上面に接する第２無機バリア層とを有し、前記有機バリア層は、前記第１無機バリア層と前記第２無機バリア層とが直接接触している無機バリア層接合部によって包囲されている領域内に形成されている、薄膜封止構造とを有し、前記基板の法線方向から見たとき、前記第１無機保護層が形成された領域内に、前記有機平坦化層が形成されており、前記有機平坦化層が形成された領域内に、前記複数の有機ＥＬ素子が配置されており、前記薄膜封止構造の外縁は、前記複数の引出し配線と交差し、かつ、前記有機平坦化層の外縁と前記第１無機保護層の外縁との間に存在し、前記複数の引出し配線の上で前記第１無機保護層と前記第１無機バリア層とが直接接触する部分において、前記第１無機バリア層の、前記複数の引出し配線の線幅方向に平行な断面の形状における側面のテーパー角は、９０°未満である。
ある実施形態において、前記第１無機バリア層の前記側面の前記テーパー角は７０°未満である。
ある実施形態において、前記有機平坦化層は、感光性を有しない樹脂から形成されている。
ある実施形態において、前記有機平坦化層は、ポリイミドから形成されている。
本発明のある実施形態による、有機ＥＬデバイスの製造方法は、上記のいずれかの有機ＥＬデバイスの製造方法であって、前記基板上に前記駆動回路層を形成する工程Ａと、前記駆動回路層上に第１無機保護膜を形成する工程Ｂと、前記第１無機保護膜上に有機平坦化膜を形成する工程Ｃと、前記有機平坦化膜上に第２無機保護膜を形成する工程Ｄと、前記第２無機保護膜の表面に化学機械研磨を施す工程Ｅと、前記第１無機保護膜、前記有機平坦化膜および前記第２無機保護膜をパターニングすることによって、前記第１無機保護層、前記有機平坦化層および前記第２無機保護層を得る工程Ｆと、前記有機平坦化層を１００℃以上の温度に加熱する工程Ｇと、前記工程Ｇの後に、前記第２無機保護層上に、前記有機ＥＬ素子に含まれる有機層を形成する工程Ｈとを包含する。
ある実施形態において、前記工程Ｆは、前記第１無機保護膜、前記有機平坦化膜および前記第２無機保護膜を貫通するコンタクトホールを一括して形成する工程を包含する。
ある実施形態において、前記製造方法は、前記工程Ｆの後、かつ前記工程Ｇの前に、前記有機平坦化層を覆うポジ型のフォトレジスト膜を形成する工程Ｆ１と、前記フォトレジスト膜を全面露光した後、現像することによって、前記フォトレジスト膜を除去する工程Ｆ２とをさらに包含する。
ある実施形態において、前記工程Ｆ１と前記工程Ｆ２との間に、前記フォトレジスト膜が形成された前記基板を保管または運搬する工程をさらに包含する。
ある実施形態において、前記製造方法は、前記工程Ｈの後で、前記複数の有機ＥＬ素子が形成されたアクティブ領域に選択的に前記第１無機バリア層を形成する工程Ｉと、前記工程Ｆの後で、前記基板をチャンバー内に配置し、前記チャンバー内に光硬化性樹脂の蒸気または霧状の光硬化性樹脂を供給する工程Ｊと、前記第１無機バリア層上で光硬化性樹脂を凝縮させる工程であって、前記テーパー角が９０°未満の前記第１無機バリア層の部分の上には、前記光硬化性樹脂を存在させないように、前記光硬化性樹脂を凝縮させる工程Ｋと、前記工程Ｊの後に、前記凝縮された前記光硬化性樹脂に光を照射することによって、光硬化樹脂からなる前記有機バリア層を形成する工程Ｌとを包含する。
ある実施形態において、前記製造方法は、前記工程Ｇの後で、前記複数の有機ＥＬ素子が形成されたアクティブ領域に選択的に前記第１無機バリア層を形成する工程Ｉと、前記工程Ｇの後で、前記基板をチャンバー内に配置し、前記チャンバー内に光硬化性樹脂の蒸気または霧状の光硬化性樹脂を供給する工程Ｊと、前記第１無機バリア層上で前記光硬化性樹脂を凝縮させ、液状の膜を形成する工程Ｋと、前記光硬化性樹脂の前記液状の膜に光を照射することによって、光硬化樹脂層を形成する工程Ｌと、前記光硬化樹脂層を部分的にアッシングすることによって、前記有機バリア層を形成する工程Ｍとを包含する。
本発明の実施形態によると、量産性および耐湿信頼性が改善された、比較的薄い有機バリア層を有する薄膜封止構造を備える有機ＥＬ表示装置およびその製造方法が提供される。
（ａ）は本発明の実施形態によるＯＬＥＤ表示装置１００のアクティブ領域の模式的な部分断面図であり、（ｂ）はＯＬＥＤ３上に形成されたＴＦＥ構造１０の部分断面図である。 本発明の実施形態によるＯＬＥＤ表示装置１００Ａの模式的な平面図である。 （ａ）および（ｂ）はＯＬＥＤ表示装置１００Ａの模式的な断面図であり、（ａ）は図２中の３Ａ−３Ａ'線に沿った断面図であり、（ｂ）は図２中の３Ｂ−３Ｂ'線に沿った断面図であり、（ｃ）は、各層の側面のテーパー角θを示す断面図である。 （ａ）〜（ｄ）はＯＬＥＤ表示装置１００Ａの模式的な断面図であり、（ａ）は図２中の４Ａ−４Ａ'線に沿った断面図であり、（ｂ）は図２中の４Ｂ−４Ｂ'線に沿った断面図であり、（ｃ）は図２中の４Ｃ−４Ｃ'線に沿った断面図であり、（ｄ）は図２中の４Ｄ−４Ｄ'線に沿った断面図である。 （ａ）および（ｂ）は比較例のＯＬＥＤ表示装置１００Ｂ１および１００Ｂ２における図４（ｂ）に対応する模式的な断面図である。 比較例のＯＬＥＤ表示装置１００Ｃの模式的な平面図である。 （ａ）および（ｂ）はＯＬＥＤ表示装置１００Ｃの模式的な断面図であり、（ａ）は図６中の７Ａ−７Ａ'線に沿った断面図であり、（ｂ）は図６中の７Ｂ−７Ｂ'線に沿った断面図である。 （ａ）〜（ｃ）はＯＬＥＤ表示装置１００Ｃの模式的な断面図であり、（ａ）は図６中の８Ａ−８Ａ'線に沿った断面図であり、（ｂ）は図６中の８Ｂ−８Ｂ'線に沿った断面図であり、（ｃ）は図６中の８Ｃ−８Ｃ'線に沿った断面図である。 （ａ）および（ｂ）はそれぞれ実施形態によるＯＬＥＤ表示装置が有し得るＴＦＴの例を示す模式的な断面図である。 （ａ）〜（ｃ）は、実施形態による他のＯＬＥＤ表示装置の模式的な断面図であり、それぞれ図４（ｂ）〜（ｄ）に対応する。 （ａ）〜（ｃ）は、実施形態によるさらに他のＯＬＥＤ表示装置の模式的な断面図である。 （ａ）および（ｂ）は、成膜装置２００の構成を模式的に示す図であり、（ａ）は、第１無機バリア層上で光硬化性樹脂を凝縮させる工程における成膜装置２００の状態を示しており、（ｂ）は、光硬化性樹脂を硬化させる工程における成膜装置２００の状態を示している。
以下、図面を参照して、本発明の実施形態によるＯＬＥＤ表示装置およびその製造方法を説明する。以下では、フレキシブル基板を有するＯＬＥＤ表示装置を例示するが、本発明の実施形態は、有機ＥＬ表示装置に限られず、有機ＥＬ照明装置などの他の有機ＥＬデバイスであってもよく、以下に例示する実施形態に限定されない。
まず、図１（ａ）および（ｂ）を参照して、本発明の実施形態によるＯＬＥＤ表示装置１００の基本的な構成を説明する。図１（ａ）は、本発明の実施形態によるＯＬＥＤ表示装置１００のアクティブ領域の模式的な部分断面図であり、図１（ｂ）は、ＯＬＥＤ３上に形成されたＴＦＥ構造１０の部分断面図である。
ＯＬＥＤ表示装置１００は、複数の画素を有し、画素ごとに少なくとも１つの有機ＥＬ素子（ＯＬＥＤ）を有している。ここでは、簡単のために、１つのＯＬＥＤに対応する構造について説明する。
図１（ａ）に示す様に、ＯＬＥＤ表示装置１００は、フレキシブル基板（以下、単に「基板」ということがある。）１と、基板１上に形成されたＴＦＴを含む回路（「駆動回路」または「バックプレーン回路」ということがある。）２と、回路２上に形成された無機保護層（第１無機保護層）２Ｐａと、無機保護層２Ｐａ上に形成された有機平坦化層２Ｐｂと、有機平坦化層２Ｐｂ上に形成されたＯＬＥＤ３と、ＯＬＥＤ３上に形成されたＴＦＥ構造１０とを有している。以下、基板１と、基板１上に形成された回路２、無機保護層２Ｐａ、有機平坦化層２ＰｂおよびＯＬＥＤ３を素子基板２０ということがある。すなわち、基板１と、基板１上のＴＦＥ構造１０よりも基板１に近い側に配置された構成要素をまとめて、素子基板という。
ＯＬＥＤ３は例えばトップエミッションタイプである。ＯＬＥＤ３の最上部は、例えば、上部電極またはキャップ層（屈折率調整層）である。複数のＯＬＥＤ３が配列されている層をＯＬＥＤ層３ということがある。ＴＦＥ構造１０の上にはオプショナルな偏光板４が配置されている。なお、回路２とＯＬＥＤ層３とが一部の構成要素を共有してもよい。また、例えば、ＴＦＥ構造１０と偏光板４との間にタッチパネル機能を担う層が配置されてもよい。すなわち、ＯＬＥＤ表示装置１００は、オンセル型のタッチパネル付き表示装置に改変され得る。
基板１は、例えば厚さが１５μｍのポリイミドフィルムである。ＴＦＴを含む回路２の厚さは例えば４μｍである。無機保護層２Ｐａは、例えばＳｉＮx層（５００ｎｍ）／ＳｉＯ2層（１００ｎｍ）（上層／下層）である。無機保護層２Ｐａは、この他、例えば、ＳｉＯ2層／ＳｉＮx層／ＳｉＯ2層という３層の構成でも良く、各層の厚さは、例えば２００ｎｍ／３００ｎｍ／１００ｎｍである。また、無機保護層２Ｐａは、ＳｉＮx層（２００ｎｍ）の単層であってもよい。有機平坦化層２Ｐｂは、例えば厚さが４μｍのアクリル樹脂層、エポキシ樹脂層またはポリイミド層である。有機平坦化層２Ｐｂは、感光性を有しない樹脂を用いて形成することが好ましいが、感光性樹脂を用いて形成してもよい。ＯＬＥＤ３の厚さは例えば１μｍである。ＴＦＥ構造１０の厚さは例えば２．５μｍ以下である。
図１（ｂ）は、ＯＬＥＤ３上に形成されたＴＦＥ構造１０の部分断面図である。ＯＬＥＤ３の直上に第１無機バリア層（例えばＳｉＮx層）１２が形成されており、第１無機バリア層１２の上に有機バリア層（例えばアクリル樹脂層）１４が形成されており、有機バリア層１４の上に第２無機バリア層（例えばＳｉＮx層）１６が形成されている。
例えば、第１無機バリア層１２は例えば厚さが１．５μｍのＳｉＮx層であり、第２無機バリア層１６は例えば厚さが８００ｎｍのＳｉＮx層であり、有機バリア層１４は例えば厚さが１００ｎｍ未満のアクリル樹脂層である。第１無機バリア層１２および第２無機バリア層１６の厚さはそれぞれ独立に、２００ｎｍ以上１５００ｎｍ以下であり、有機バリア層１４の厚さは５０ｎｍ以上２００ｎｍ未満である。ＴＦＥ構造１０の厚さは４００ｎｍ以上３μｍ未満であることが好ましく、４００ｎｍ以上２．５μｍ以下であることがさらに好ましい。
ＴＦＥ構造１０は、ＯＬＥＤ表示装置１００のアクティブ領域（図２中のアクティブ領域Ｒ１参照）を保護するように形成されており、少なくともアクティブ領域Ｒ１には、上述したように、ＯＬＥＤ３に近い側から順に、第１無機バリア層１２、有機バリア層１４、および第２無機バリア層１６を有している。なお、有機バリア層１４は、アクティブ領域Ｒ１の全面を覆う膜として存在しているのではなく、開口部を有している。有機バリア層１４の内、開口部を除く、実際に有機膜が存在する部分を「中実部」ということにする。有機バリア層１４は、例えば、特許文献１または２に記載の方法、あるいは、後述する成膜装置２００を用いて形成することができる。
また、「開口部」（「非中実部」ということもある。）は、中実部で包囲されている必要はなく、切欠きなどを含み、開口部においては、第１無機バリア層１２と第２無機バリア層１６とが直接接触している。以下において、第１無機バリア層１２と第２無機バリア層１６とが直接接触している部分を「無機バリア層接合部」という。
次に、図２および図３を参照して、本発明の実施形態によるＯＬＥＤ表示装置１００Ａの構造および製造方法を説明する。
図２に本発明の実施形態によるＯＬＥＤ表示装置１００Ａの模式的な平面図を示す。また、図３（ａ）〜（ｃ）および図４（ａ）〜（ｄ）を参照して、ＯＬＥＤ表示装置１００Ａの断面構造を説明する。図３（ａ）および（ｂ）はＯＬＥＤ表示装置１００Ａの模式的な断面図であり、図３（ａ）は図２中の３Ａ−３Ａ'線に沿った断面図であり、図３（ｂ）は図２中の３Ｂ−３Ｂ'線に沿った断面図である。図３（ｃ）は各層の側面のテーパー角θを示す断面図である。図４（ａ）〜（ｄ）はＯＬＥＤ表示装置１００Ａの模式的な断面図であり、図４（ａ）は図２中の４Ａ−４Ａ'線に沿った断面図であり、図４（ｂ）は図２中の４Ｂ−４Ｂ'線に沿った断面図であり、図４（ｃ）は図２中の４Ｃ−４Ｃ'線に沿った断面図であり、図４（ｄ）は図２中の４Ｄ−４Ｄ'線に沿った断面図である。
まず、図２を参照する。基板１上に形成されている回路２は、複数のＴＦＴ（不図示）と、それぞれが複数のＴＦＴ（不図示）のいずれかに接続された複数のゲートバスライン（不図示）および複数のソースバスライン（不図示）とを有している。回路２は、複数のＯＬＥＤ３を駆動するための公知の回路であってよい。複数のＯＬＥＤ３は、回路２が有する複数のＴＦＴのいずれかに接続されている。ＯＬＥＤ３も公知のＯＬＥＤであってよい。
回路２は、さらに、複数のＯＬＥＤ３が配置されているアクティブ領域（図２中の破線で囲まれた領域）Ｒ１の外側の周辺領域Ｒ２に配置された複数の端子３４と、複数の端子３４と複数のゲートバスラインまたは複数のソースバスラインのいずれかとを接続する複数の引出し配線３２を有している。複数のＴＦＴ、複数のゲートバスライン、複数のソースバスライン、複数の引出し配線３２および複数の端子３４を含む回路２全体を駆動回路層２ということがある。また、駆動回路層２の内で、アクティブ領域Ｒ１内に形成されている部分を駆動回路層２Ａと表記する。
なお、図２等において、駆動回路層２の構成要素として、引出し配線３２および／または端子３４だけを図示することがあるが、駆動回路層２は、引出し配線３２および端子３４を含む導電層だけでなく、さらなる１以上の導電層、１以上の絶縁層および１以上の半導体層を有している。駆動回路層２に含まれる導電層、絶縁層、半導体層の構成は、例えば、後に図９（ａ）および（ｂ）に例示するＴＦＴの構成によって変わり得る。また、基板１上に、駆動回路層２の下地膜として、絶縁膜（ベースコート）が形成されてもよい。
基板１の法線方向から見たとき、無機保護層２Ｐａが形成された領域内に、有機平坦化層２Ｐｂが形成されており、有機平坦化層２Ｐｂが形成された領域内に、アクティブ領域Ｒ１（２Ａ、３）が配置されている。ＴＦＥ構造１０の外縁は、複数の引出し配線３２と交差し、かつ、有機平坦化層２Ｐｂの外縁と無機保護層２Ｐａの外縁との間に存在する。したがって、有機平坦化層２Ｐｂは、ＯＬＥＤ層３とともに、無機保護層２Ｐａと第１無機バリア層１２とが直接接触した接合部によって包囲されている（図３（ｂ）および図４（ｂ）参照）。無機保護層２Ｐａは、例えば、マスク（例えばメタルマスク）を用いたプラズマＣＶＤ法で、少なくとも複数の端子３４を露出するように形成される。あるいは、一旦、端子３４を覆うように無機保護膜をプラズマＣＶＤ法で形成した後、フォトリソグラフィプロセス（ドライエッチング工程を含む）でパターニングし、端子３４を露出させる開口部を形成することによって、無機保護層２Ｐａを得てもよい。なお、後述するように、有機平坦化層２Ｐｂ上に第２無機保護層２Ｐａ２を形成する場合（図１１（ｂ）参照）、コンタクトホールの形成を含むパターニングは、無機保護膜２Ｐａ（第１無機保護膜２Ｐａ１）、有機平坦化膜２Ｐｂおよび第２無機保護層２Ｐａ２に対して、一括して行われることが好ましい。
無機保護層２Ｐａは、駆動回路層２を保護する。有機平坦化層２Ｐｂは、ＯＬＥＤ層３が形成される下地の表面を平坦化する。有機平坦化層２Ｐｂは、有機バリア層１４と同様に、無機保護層２Ｐａや無機バリア層１２、１６に比べて水蒸気バリア性が低い。したがって、図６〜図８に示す比較例のＯＬＥＤ表示装置１００Ｃの有機平坦化層２Ｐｂｃのように、その一部が大気（周辺雰囲気）に晒されていると、そこから水分を吸収する。その結果、有機平坦化層２Ｐｂｃが大気中の水蒸気をアクティブ領域Ｒ１内へ導く経路となってしまう。上述した様に、実施形態によるＯＬＥＤ表示装置１００においては、有機平坦化層２Ｐｂは、無機保護層２Ｐａと第１無機バリア層１２とが直接接触した接合部によって包囲さているので、有機平坦化層２Ｐｂから水分がアクティブ領域Ｒ１内に導かれることが防止される。
有機平坦化層２Ｐｂは、有機樹脂から形成されている。有機樹脂としては、アクリル樹脂、エポキシ樹脂やポリイミド樹脂を好適に用いることができる。有機平坦化層２Ｐｂは、種々の塗布法や印刷法を用いて形成された有機樹脂膜をパターニングすることによって得られる。有機樹脂膜は、例えば、感光性を有しない樹脂を用いて形成される。ただし、感光性を有する樹脂を用いてもよい。感光性樹脂としては、ポジ型の感光性樹脂を用いることが好ましい。感光性樹脂を用いると、フォトリソグラフィプロセスで、有機樹脂膜を所定の領域内にのみ形成することができる。例えば、素子基板上のほぼ全面に感光性樹脂を付与した後、感光性樹脂を露光・現像することによって、素子基板の周辺部を除く所定の領域（例えば、図１１（ｃ）参照）に有機樹脂膜を形成することができる。
有機樹脂膜のパターニングは、有機平坦化層２Ｐｂ上に形成される第２無機保護層２Ｐａ２を形成する場合（図１１（ｂ）参照）、コンタクトホールの形成は、無機保護膜２Ｐａ（第１無機保護膜２Ｐａ１）、有機平坦化膜２Ｐｂおよび第２無機保護層２Ｐａ２に対して、一括して行われることが好ましい。
有機樹脂は、水分を含み易い。一方、上述した様に、ＯＬＥＤ（特に有機発光層および陰極電極材料）は、水分の影響を受けて劣化しやすい。したがって、有機平坦化層２Ｐｂ上に、ＯＬＥＤ層３を形成する前に、有機平坦化層２Ｐｂに含まれる水分を除去するために、加熱（ベーク）することが好ましい。加熱温度は、例えば１００℃以上（例えば１時間以上）が好ましく、２５０℃以上（例えば１５分以上）がさらに好ましい。雰囲気は大気圧であってよい。減圧雰囲気で加熱すれば、加熱時間を短くすることができる。この加熱（ベーク）工程において熱劣化が生じないように、耐熱性の高い樹脂材料が好ましく、例えば、ポリイミドが好ましい。
なお、有機平坦化層２Ｐｂを形成した後、ＯＬＥＤ層３を形成するまでに、素子基板が保管または運搬されることがある。すなわち、駆動回路層２、無機保護層２Ｐａおよび有機平坦化層２Ｐｂを形成した素子基板を作製した後、ＯＬＥＤ層３を形成するまでに、時間が空く（例えば、１日以上数日間にわたって保管する）、あるいは、別の工場に移動することがある。この間に、有機平坦化層２Ｐｂの表面が汚染されること、もしくは、移動の際にダストが付着することを防止する方法として、例えば、有機平坦化層２Ｐｂを覆うポジ型のフォトレジスト膜を形成すればよい。このフォトレジスト膜は、フォトレジスト溶液を付与した後、プリベーク（溶剤の揮発除去：例えば約９０℃以上約１１０℃以下の温度範囲で約５分〜約３０分程度の加熱）を行うことによって形成することが好ましい。保管や移動の後、ＯＬＥＤ層３を形成する直前に、フォトレジスト膜を除去することによって、有機平坦化層２Ｐｂの清浄な表面を得ることができる。フォトレジスト膜の除去は、フォトレジスト膜の全面を露光した後、通常のポストベークを行うことなく、現像する、もしくはプリベークを行った後、全面露光をせずに剥離液で剥離することが好ましい。ポジ型のフォトレジスト膜を形成する材料としては、例えば、ポジ型フォトレジストである東京応化株式会社製の製品名ＯＦＰＲ−８００を好適に用いることができる。
なお、図１１（ｂ）を参照して後述するように、ＯＬＥＤ素子３を形成する過程で、バンク層が形成されることがある。バンク層は、下部電極を形成した後、有機層（有機ＥＬ層）を形成する前に形成される。バンク層は、有機樹脂（例えばポリイミド）で形成されるので、水分を含み易く、かつ、有機層に接触する。したがって、バンク層の水分を除去するために加熱することが好ましい。そこで、有機平坦化層２Ｐｂを形成した後、下部電極の形成およびバンク層の形成を行った後で、上述の様に、素子基板の表面を保護するポジ型のフォトレジスト膜を形成してもよい。必要な保管および／また運搬の後、上述の様にフォトレジスト膜を除去し、有機層の形成の直前に、加熱することによって、有機平坦化層２Ｐｂおよびバンク層に含まれる水分を除去する。このように、有機平坦化層２Ｐｂに含まれる水分を除去するための加熱工程と、バンク層に含まれる水分を除去するための加熱工程とを兼ねてもよい。もちろん、上述した様に、有機平坦化層２Ｐｂをポジ型のフォトレジスト膜で保護し、ポジ型のフォトレジスト膜を除去した後、有機平坦化層２Ｐｂに含まれる水分を除去するための加熱工程を行い、その後、下部電極およびバンク層を形成した後、有機層を形成する前に、バンク層に含まれる水分を除去するための加熱工程を行ってもよい。
次に、図３（ａ）〜（ｃ）および図４（ａ）〜（ｄ）を参照して、ＯＬＥＤ表示装置１００Ａの断面構造をさらに詳細に説明する。
図３（ａ）、（ｂ）および図４（ａ）、（ｂ）に示す様に、ＴＦＥ構造１０Ａは、ＯＬＥＤ３上に形成された第１無機バリア層１２と、第１無機バリア層１２に接する有機バリア層１４と、有機バリア層１４に接する第２無機バリア層１６とを有している。第１無機バリア層１２および第２無機バリア層１６は、例えば、ＳｉＮx層であり、マスクを用いたプラズマＣＶＤ法で、アクティブ領域Ｒ１を覆うように所定の領域だけに選択的に形成される。
有機バリア層１４は、例えば、上記特許文献２または３に記載の方法によって形成され得る。例えば、チャンバー内で、有機材料（例えばアクリルモノマー）の蒸気または霧状の有機材料を、室温以下の温度に維持された素子基板上に供給し、素子基板上で凝縮させ、液状になった有機材料の毛細管現象または表面張力によって、第１無機バリア層１２の凸部の側面と平坦部との境界部に偏在させる。その後、有機材料に例えば紫外線を照射することによって、凸部の周辺の境界部に有機バリア層（例えばアクリル樹脂層）１４の中実部を形成する。この方法によって形成される有機バリア層１４は、平坦部には中実部が実質的に存在しない。有機バリア層の形成方法に関して、特許文献２および３の開示内容を参考のために本明細書に援用する。
有機バリア層１４はまた、成膜装置２００を用いて形成する樹脂層の最初の厚さを調整する（例えば、１００ｎｍ未満とする）、および／または、一旦形成した樹脂層をアッシング処理することによって、形成することもできる。アッシング処置は、後に詳述するように、例えば、Ｎ2Ｏ、Ｏ2およびＯ3の内の少なくとも１種のガスを用いたプラズマアッシングによって行われ得る。
図３（ａ）は、図２中の３Ａ−３Ａ'線に沿った断面図であり、パーティクルＰを含む部分を示している。パーティクルＰは、ＯＬＥＤ表示装置の製造プロセス中に発生する微細なゴミで、例えば、ガラスの微細な破片、金属の粒子、有機物の粒子である。マスク蒸着法を用いると、特にパーティクルが発生しやすい。
図３（ａ）に示す様に、有機バリア層（中実部）１４は、パーティクルＰの周辺にのみ形成され得る。これは、第１無機バリア層１２を形成した後に付与されたアクリルモノマーが、パーティクルＰ上の第１無機バリア層１２ａの表面（テーパー角θが９０°以上）の周辺に凝縮され、偏在するからである。第１無機バリア層１２の平坦部上は、有機バリア層１４の開口部（非中実部）となっている。
パーティクル（例えば直径が約１μｍ以上）Ｐが存在すると、第１無機バリア層１２にクラック（欠陥）１２ｃが形成されることがある。これは、パーティクルＰの表面から成長するＳｉＮx層１２ａと、ＯＬＥＤ３の表面の平坦部分から成長するＳｉＮx層１２ｂとが衝突（インピンジ）するために生じたと考えられる。このようなクラック１２ｃが存在すると、ＴＦＥ構造１０Ａのバリア性が低下する。
ＯＬＥＤ表示装置１００ＡのＴＦＥ構造１０Ａでは、図３（ａ）に示す様に、有機バリア層１４が、第１無機バリア層１２のクラック１２ｃを充填するように形成され、かつ、有機バリア層１４の表面は、パーティクルＰ上の第１無機バリア層１２ａの表面と、ＯＬＥＤ３の平坦部上の第１無機バリア層１２ｂとの表面を連続的に滑らかに連結する。したがって、パーティクルＰ上の第１無機バリア層１２および有機バリア層１４上に形成される第２無機バリア層１６に欠陥が形成されることなく、緻密な膜が形成される。このように、有機バリア層１４によって、パーティクルＰが存在しても、ＴＦＥ構造１０Ａのバリア性を保持することができる。
次に、図３（ｂ）および図４（ａ）〜（ｄ）を参照して、引出し配線３２および端子３４上の断面構造を説明する。
図３（ｂ）に示す様に、基板１上に、引出し配線３２および端子３４が一体的に形成されており、端子３４を露出するように、引出し配線３２上に無機保護層２Ｐａが形成されている。無機保護層２Ｐａ上には有機平坦化層２Ｐｂが形成されており、有機平坦化層２Ｐｂ上には、ＯＬＥＤ層３が形成されている。ＴＦＥ構造１０Ａは、ＯＬＥＤ層３および有機平坦化層２Ｐｂを覆うように形成されており、ＯＬＥＤ層３および有機平坦化層２Ｐｂは、無機保護層２Ｐａと第１無機バリア層１２とが直接接触した接合部によって包囲さている。なお、ＴＦＥ構造１０Ａの第１無機バリア層１２と第２無機バリア層１６との間の有機バリア層（中実部）１４は、パーティクルなどの凸部の周囲にのみ形成されるので、ここでは図示されていない。有機バリア層（中実部）１４は、第１無機バリア層１２と第２無機バリア層１６とが直接接触している無機バリア層接合部によって包囲されている。
図４（ａ）に示すように、アクティブ領域Ｒ１に近い領域（図２中の４Ａ−４Ａ'線に沿った断面）においては、引出し配線３２上には、無機保護層２Ｐａ、有機平坦化層２ＰｂおよびＴＦＥ構造１０Ａが形成されている。
図４（ｂ）に示すように、図２中の４Ｂ−４Ｂ'線に沿った断面においては、無機保護層２Ｐａと第１無機バリア層１２とが直接接触しており、有機平坦化層２Ｐｂは、無機保護層２Ｐａと第１無機バリア層１２とが直接接触した接合部によって包囲さている（図２、図３（ｂ）参照）。
図４（ｃ）に示すように、端子３４に近い領域においては、引出し配線３２上には無機保護層２Ｐａだけが形成されている。
図４（ｄ）に示すように、端子３４は、無機保護層２Ｐａからも露出されており、外部の回路（例えば、ＦＰＣ（Flexible Printed Circuits））との電気的な接続に用いられる。
図４（ｂ）〜（ｄ）に示した部分を含む領域は、有機平坦化層２Ｐｂに覆われていないので、ＴＦＥ構造１０Ａの有機バリア層１４を形成する過程で、有機バリア層（中実部）が形成され得る。例えば、引出し配線３２の線幅方向に平行な断面形状における側面が９０°以上のテーパー角θを有していると、引出し配線３２の側面に沿って有機バリア層が形成され得る。しかしながら、図４（ｂ）〜（ｄ）に示す様に、実施形態によるＯＬＥＤ表示装置１００Ａは、少なくとも、これらの領域において、引出し配線３２および端子３４の断面形状における側面のテーパー角θは９０°未満とされており、光硬化性樹脂が偏在することが無い。したがって、引出し配線３２および端子３４の側面に沿って有機バリア層（中実部）が形成されることがない。
ここで、図３（ｃ）を参照して、各層の側面のテーパー角θを説明する。図３（ｃ）は各層の側面のテーパー角θを示す断面図であり、例えば、図４（ｂ）に示す断面図に対応する。図３（ｃ）に示す様に、引出し配線３２の幅方向に平行な断面形状における側面のテーパー角θをθ（３２）と表し、他の層の側面のテーパー角θも同様に、θ（構成要素の参照符号）で表すことにする。
そうすると、引出し配線３２の上に形成される無機保護層２Ｐａ、無機保護層２Ｐａの上に形成されるＴＦＥ構造１０Ａの第１無機バリア層１２の側面および第２無機バリア層１６の側面の各テーパー角θは、θ（３２）≧θ（２Ｐａ）≧θ（１２）≧θ（１６）の関係を満足する。したがって、引出し配線３２の側面のテーパー角θ（３２）が９０°未満であれば、無機保護層２Ｐａの側面のテーパー角θ（２Ｐａ）および第１無機バリア層１２の側面のテーパー角θ（１２）も９０°未満となる。
側面のテーパー角θが９０°以上であると、特許文献２または３に記載の有機バリア層の形成方法では、側面と平坦な表面との境界（９０°以下の角を成す）に沿って、有機材料（例えばアクリルモノマー）の蒸気または霧状の有機材料が凝縮し、有機バリア層（中実部）が形成されることになる。そうすると、例えば、引出し配線に沿って形成された有機バリア層（中実部）が大気中の水蒸気をアクティブ領域内へ導く経路となってしまう。
例えば、図５（ａ）の比較例のＯＬＥＤ表示装置１００Ｂ１における図４（ｂ）に対応する模式的な断面図に示すように、引出し配線３２Ｂ１の側面のテーパー角θ（３２Ｂ1）および第１無機バリア層１２Ｂ１の側面のテーパー角θ（1２Ｂ１）が９０°以上であると、ＴＦＥ構造１０Ｂ１の第１無機バリア層１２Ｂ１の側面に沿って、第１無機バリア層１２Ｂ１と第２無機バリア層１６Ｂ１との間に有機バリア層（中実部）１４Ｂ１が形成される。なお、ＯＬＥＤ表示装置１００Ｂ１は、例えば、実施形態によるＯＬＥＤ表示装置１００における無機保護層２Ｐａを省略し、かつ、引出し配線３２の側面のテーパー角θ（３２）および第１無機バリア層１２の側面のテーパー角θ（1２）を９０°以上に改変したものであってよい。
また、図５（ｂ）の比較例のＯＬＥＤ表示装置１００Ｂ２における図４（ｂ）に対応する模式的な断面図に示すように、引出し配線３２Ｂ２、無機保護層２ＰａＢ２および第１無機バリア層１２Ｂ２の側面のテーパー角θ（３２Ｂ２）、θ（２ＰａＢ２）およびθ（1２Ｂ２）が９０°以上であると、ＴＦＥ構造１０Ｂ２の第１無機バリア層１２Ｂ２の側面に沿って、第１無機バリア層１２Ｂ２と第２無機バリア層１６Ｂ２との間に有機バリア層（中実部）１４Ｂ２が形成される。なお、ＯＬＥＤ表示装置１００Ｂ２は、例えば、実施形態によるＯＬＥＤ表示装置１００Ａにおける引出し配線３２の側面テーパー角θ（３２）および第１無機バリア層１２の側面テーパー角θ（1２）を９０°以上に改変したものであってよい。
ＯＬＥＤ表示装置１００Ｂ２は、ＯＬＥＤ表示装置１００Ｂ１と異なり、無機保護層２ＰａＢ２を有しているので、第１無機バリア層１２Ｂ２の側面テーパー角θ（１２Ｂ２）は、ＯＬＥＤ表示装置１００Ｂ１の第１無機バリア層１２Ｂ１の側面テーパー角θ（１２Ｂ１）よりも小さくなりやすい。
図４（ｂ）〜（ｄ）に示した本発明の実施形態によるＯＬＥＤ表示装置１００Ａにおける引出し配線３２、無機保護層２Ｐａおよび第１無機バリア層１２の側面のテーパー角θ（３２）、θ（２Ｐａ）およびθ（1２）はいずれも９０°未満であり、これらの側面に沿って有機バリア層１４が形成されることが無い。したがって、アクティブ領域Ｒ１内に有機バリア層（中実部）１４を介して大気中の水分が到達することが無く、優れた耐湿信頼性を有し得る。ここでは、テーパー角θ（３２）、θ（２Ｐａ）およびθ（1２）がいずれも９０°未満である例を示したが、これに限られず、少なくとも、有機バリア層１４の直下の表面を構成する第１無機バリア層１２の側面のテーパー角θ（1２）が９０°未満であれば、図４（ｂ）に示した積層構造（無機保護層２Ｐａと第１無機バリア層１２とが直接接触している部分（有機平坦化層２Ｐｂが存在しない）、および第１無機バリア層１２と第２無機バリア層１６とが直接接触している部分（有機バリア層１４が存在しない）が形成されるので、アクティブ領域Ｒ１内に、有機平坦化層２Ｐｂまたは有機バリア層１４を介して大気中の水分が侵入することを抑制・防止することができる。また、無機保護層２Ｐａを有することによって、第１無機バリア層１２のテーパー角θ（１２）を低減することができるので、引出し配線３２のテーパー角θ（３２）を比較的大きくしても（例えば９０°）、第１無機バリア層１２のテーパー角θ（１２）を９０°未満にすることができる。すなわち、引出し配線３２のテーパー角θ（３２）を９０°または９０°に近づけることができるので、引出し配線３２のＬ／Ｓを小さくすることができるという利点が得られる。
なお、側面のテーパー角θが７０°以上９０°未満の範囲では、側面に沿って有機バリア層（中実部）１４が形成されることがある。もちろん、アッシング処理を行えば、傾斜した側面に沿って偏在した樹脂を除去することができるが、アッシング処理に要する時間が長くなる。例えば、平坦な表面上に形成された樹脂を除去した後も長時間のアッシング処理が必要になる。あるいは、パーティクルＰの周辺に形成される有機バリア層（中実部）が過度にアッシング（除去）される結果、有機バリア層を形成した効果が十分に発揮されないという問題が発生することがある。これを抑制・防止するためには、第１無機バリア層１２のテーパー角θ（１２）を７０°未満とすることが好ましく、６０°未満とすることがさらに好ましい。
次に、図６から図８を参照して、比較例のＯＬＥＤ表示装置１００Ｃの構造を説明する。図６は、ＯＬＥＤ表示装置１００Ｃの模式的な平面図を示す。図７（ａ）および（ｂ）はＯＬＥＤ表示装置１００Ｃの模式的な断面図であり、図７（ａ）は図６中の７Ａ−７Ａ'線に沿った断面図であり、図７（ｂ）は図６中の７Ｂ−７Ｂ'線に沿った断面図である。図８（ａ）〜（ｃ）はＯＬＥＤ表示装置１００Ｃの模式的な断面図であり、図８（ａ）は図６中の８Ａ−８Ａ'線に沿った断面図であり、図８（ｂ）は図６中の８Ｂ−８Ｂ'線に沿った断面図であり、図８（ｃ）は図６中の８Ｃ−８Ｃ'線に沿った断面図である。
ＯＬＥＤ表示装置１００Ｃは、無機保護層２Ｐａを有しない点、および有機平坦化層２Ｐｂｃが、ＴＦＥ構造１０Ｃに覆われていない領域まで延設されている点で、実施形態によるＯＬＥＤ表示装置１００と異なる。なお、ＯＬＥＤ表示装置１００Ａが有する構成要素と実質的に同じ構成要素には同じ参照符号を付して説明を省略することがある。
例えば、図６、図７（ｂ）および図８（ｂ）から明らかなように、有機平坦化層２Ｐｂｃの一部が大気（周辺雰囲気）に晒されている。そうすると、有機平坦化層２Ｐｂｃは、大気に晒されている部分から水分を吸収し、大気中の水蒸気をアクティブ領域Ｒ１内へ導く経路となってしまう。これに対し、実施形態によるＯＬＥＤ表示装置１００Ａは、図３（ｂ）および図４（ｂ）に示したように、有機平坦化層２Ｐｂは、ＯＬＥＤ層３とともに、無機保護層２Ｐａと第１無機バリア層１２とが直接接触した接合部によって包囲さている。したがって、比較例のＯＬＥＤ表示装置１００Ｃが有する上記の問題を解決することができる。
次に、図９および図１０を参照して、ＯＬＥＤ表示装置１００Ａに用いられるＴＦＴの例と、ＴＦＴを作製する際のゲートメタル層およびソースメタル層を用いて形成した引出し配線および端子の例を説明する。以下で説明する、ＴＦＴ、引出し配線および端子の構造は、上述した実施形態のＯＬＥＤ表示装置１００Ａに用いることができる。
高精細の中小型用ＯＬＥＤ表示装置には、移動度が高い、低温ポリシリコン（「ＬＴＰＳ」と略称する。）ＴＦＴまたは酸化物ＴＦＴ（例えば、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）、Ｏ（酸素）を含む４元系（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系）酸化物ＴＦＴ）が好適に用いられる。ＬＴＰＳ−ＴＦＴおよびＩｎ−Ｇａ−Ｚｎ−Ｏ系ＴＦＴの構造および製造方法はよく知られているので、以下では簡単な説明に留める。
図９（ａ）は、ＬＴＰＳ−ＴＦＴ２PＴの模式的な断面図であり、ＴＦＴ２PＴはＯＬＥＤ表示装置１００Ａの回路２に含まれ得る。ＬＴＰＳ−ＴＦＴ２PＴは、トップゲート型のＴＦＴである。
ＴＦＴ２PＴは、基板（例えばポリイミドフィルム）１上のベースコート２Pｐ上に形成されている。上記の説明では省略したが、基板１上には無機絶縁体で形成されたベースコートを形成することが好ましい。
ＴＦＴ２PＴは、ベースコート２Pｐ上に形成されたポリシリコン層２Pｓｅと、ポリシリコン層２Pｓｅ上に形成されたゲート絶縁層２Pｇｉと、ゲート絶縁層２Pｇｉ上に形成されたゲート電極２Pｇと、ゲート電極２Pｇ上に形成された層間絶縁層２Pｉと、層間絶縁層２Pｉ上に形成されたソース電極２Pｓｓおよびドレイン電極２Pｓｄとを有している。ソース電極２Pｓｓおよびドレイン電極２Pｓｄは、層間絶縁層２Pｉおよびゲート絶縁層２Pｇｉに形成されたコンタクトホール内で、ポリシリコン層２Pｓｅのソース領域およびドレイン領域にそれぞれ接続されている。
ゲート電極２Pｇはゲートバスラインと同じゲートメタル層に含まれ、ソース電極２Pｓｓおよびドレイン電極２Pｓｄはソースバスラインと同じソースメタル層に含まれる。ゲートメタル層およびソースメタル層を用いて、引出し配線および端子が形成される（図１０を参照して後述する）。
ＴＦＴ２PＴは、例えば、以下の様にして作製される。
基板１として、例えば、厚さが１５μｍのポリイミドフィルムを用意する。
ベースコート２Pｐ（ＳｉＯ2膜：２５０ｎｍ／ＳｉＮx膜：５０ｎｍ／ＳｉＯ2膜：５００ｎｍ（上層／中間層／下層））およびａ−Ｓｉ膜（４０ｎｍ）をプラズマＣＶＤ法で成膜する。
ａ−Ｓｉ膜の脱水素処理（例えば４５０℃、１８０分間アニール）を行う。
ａ−Ｓｉ膜をエキシマレーザーアニール（ＥＬＡ）法でポリシリコン化する。
フォトリソグラフィ工程でａ−Ｓｉ膜をパターニングすることによって活性層（半導体島）を形成する。
ゲート絶縁膜（ＳｉＯ2膜：５０ｎｍ）をプラズマＣＶＤ法で成膜する。
活性層のチャネル領域にドーピング（Ｂ+）を行う。
ゲートメタル（Ｍｏ：２５０ｎｍ）をスパッタ法で成膜し、フォトリソグラフィ工程（ドライエッチング工程を含む）でパターニングする（ゲート電極２Pｇおよびゲートバスライン等を形成する）。
活性層のソース領域およびドレイン領域にドーピング（Ｐ+）を行う。
活性化アニール（例えば、４５０℃、４５分間アニール）を行う。このようにしてポリシリコン層２Pｓｅが得られる。
層間絶縁膜（例えば、ＳｉＯ2膜：３００ｎｍ／ＳｉＮx膜：３００ｎｍ（上層／下層））をプラズマＣＶＤ法で成膜する。
ゲート絶縁膜および層間絶縁膜にコンタクトホールをドライエッチングで形成する。このように、層間絶縁層２Pｉおよびゲート絶縁層２Pｇｉが得られる。
ソースメタル（Ｔｉ膜：１００ｎｍ／Ａｌ膜：３００ｎｍ／Ｔｉ膜：３０ｎｍ）をスパッタ法で成膜し、フォトリソグラフィ工程（ドライエッチング工程を含む）でパターニングする（ソース電極２Pｓｓ、ドレイン電極２Pｓｄおよびソースバスライン等を形成する）。
この後、上述した無機保護層２Ｐａ（図２および図３参照）を例えばプラズマＣＶＤ法で形成する。
図９（ｂ）は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系ＴＦＴ２OＴの模式的な断面図であり、ＴＦＴ２OＴはＯＬＥＤ表示装置１００Ａの回路２に含まれ得る。ＴＦＴ２OＴは、ボトムゲート型のＴＦＴである。
ＴＦＴ２OＴは、基板（例えばポリイミドフィルム）１上のベースコート２Oｐ上に形成されている。ＴＦＴ２OＴは、ベースコート２Oｐ上に形成されたゲート電極２Oｇと、ゲート電極２Oｇ上に形成されたゲート絶縁層２Oｇｉと、ゲート絶縁層２Oｇｉ上に形成された酸化物半導体層２Oｓｅと、酸化物半導体層２Oｓｅのソース領域上およびドレイン領域上にそれぞれ接続されたソース電極２Oｓｓおよびドレイン電極２Oｓｄとを有している。ソース電極２Oｓｓおよびドレイン電極２Oｓｄは、層間絶縁層２Oｉに覆われている。
ゲート電極２Oｇはゲートバスラインと同じゲートメタル層に含まれ、ソース電極２Oｓｓおよびドレイン電極２Oｓｄはソースバスラインと同じソースメタル層に含まれる。ゲートメタル層およびソースメタル層を用いて、引出し配線および端子が形成され、図１０を参照して後述する構造を有し得る。
ＴＦＴ２OＴは、例えば、以下の様にして作製される。
基板１として、例えば、厚さが１５μｍのポリイミドフィルムを用意する。
ベースコート２Oｐ（ＳｉＯ2膜：２５０ｎｍ／ＳｉＮx膜：５０ｎｍ／ＳｉＯ2膜：５００ｎｍ（上層／中間層／下層））をプラズマＣＶＤ法で成膜する。
ゲートメタル（Ｃｕ膜：３００ｎｍ／Ｔｉ膜：３０ｎｍ（上層／下層））をスパッタ法で成膜し、フォトリソグラフィ工程（ドライエッチング工程を含む）でパターニングする（ゲート電極２Oｇおよびゲートバスライン等を形成する）。
ゲート絶縁膜（ＳｉＯ2膜：３０ｎｍ／ＳｉＮx膜：３５０ｎｍ（上層／下層））をプラズマＣＶＤ法で成膜する。
酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体膜：１００ｎｍ）をスパッタ法で成膜し、フォトリソグラフィ工程（ウエットエッチング工程を含む）でパターニングすることによって、活性層（半導体島）を形成する。
ソースメタル（Ｔｉ膜：１００ｎｍ／Ａｌ膜：３００ｎｍ／Ｔｉ膜：３０ｎｍ（上層／中間層／下層））をスパッタ法で成膜し、フォトリソグラフィ工程（ドライエッチング工程を含む）でパターニングする（ソース電極２Oｓｓ、ドレイン電極２Oｓｄおよびソースバスライン等を形成する）。
活性化アニール（例えば、３００℃、１２０分間アニール）を行う。このようにして酸化物半導体層２Oｓｅが得られる。
この後、保護膜として、層間絶縁層２Oｉ（例えば、ＳｉＮx膜：３００ｎｍ／ＳｉＯ2膜：３００ｎｍ（上層／下層））をプラズマＣＶＤ法で成膜する。この層間絶縁層２Oｉは、上述した無機保護層２Ｐａ（図２および図３参照）を兼ねることができる。もちろん、層間絶縁層２Oｉの上に、さらに無機保護層２Ｐａを形成してもよい。
次に、図１０（ａ）〜（ｃ）を参照して、実施形態による他のＯＬＥＤ表示装置の構造を説明する。このＯＬＥＤ表示装置の回路（バックプレーン）２は、図９（ａ）に示したＴＦＴ２PＴまたは図９（ｂ）に示したＴＦＴ２OＴを有し、ＴＦＴ２PＴまたはＴＦＴ２OＴを作製する際のゲートメタル層およびソースメタル層を用いて引出し配線３２Ａおよび端子３４Ａが形成されている。図１０（ａ）〜（ｃ）はそれぞれ図４（ｂ）〜（ｄ）に対応し、対応する構成要素の参照符号に「Ａ」を付すことにする。また、図１０中のベースコート２ｐは、図９（ａ）中のベースコート２Pｐおよび図９（ｂ）中のベースコート２Oｐに対応し、図１０中のゲート絶縁層２ｇｉは、図９（ａ）中のゲート絶縁層２Pｇｉおよび図９（ｂ）中のゲート絶縁層２Oｇｉに対応し、図１０中の層間絶縁層２ｉは、図９（ａ）中の層間絶縁層２Pｉおよび図９（ｂ）中の層間絶縁層２Oｉにそれぞれ対応する。
図１０（ａ）〜（ｃ）に示す様に、ゲートメタル層２ｇおよびソースメタル層２ｓは、基板１上に形成されたベースコート２ｐ上に形成されている。図３および図４では省略したが、基板１上には無機絶縁体で形成されたベースコート２ｐを形成することが好ましい。
図１０（ａ）〜（ｃ）に示すように、引出し配線３２Ａおよび端子３４Ａは、ゲートメタル層２ｇとソースメタル層２ｓとの積層体として形成されている。引出し配線３２Ａおよび端子３４Ａのゲートメタル層２ｇで形成された部分は、例えばゲートバスラインと同じ断面形状を有し、引出し配線３２Ａおよび端子３４Ａのソースメタル層２ｓで形成された部分は、例えばソースバスラインと同じ断面形状を有している。例えば、５００ｐｐｉの５．７型の表示装置の場合、ゲートメタル層２ｇで形成された部分の線幅は例えば１０μｍであり、隣接間距離は１６μｍ（Ｌ／Ｓ＝１０／１６）あり、ソースメタル層２ｓで形成された部分の線幅は例えば１６μｍであり、隣接間距離は１０μｍ（Ｌ／Ｓ＝１６／１０）である。テーパー角θはいずれも９０°未満であり、７０°未満であることが好ましく、６０°以下であることがさらに好ましい。なお、有機平坦化層Ｐｂの下に形成される部分のテーパー角は９０°以上であってもよい。
次に、図１１を参照して、本発明の他の実施形態による他のＯＬＥＤ表示装置の構造および製造方法を説明する。図１１に示すＯＬＥＤ表示装置は、図９（ａ）に示したＬＴＰＳ−ＴＦＴ２PＴを有している。もちろん、ＬＴＰＳ−ＴＦＴ２PＴに代えて、図９（ｂ）に示したＩｎ−Ｇａ−Ｚｎ−Ｏ系ＴＦＴ２OＴを用いることもできるし、他の公知のＴＦＴを用いることができる。また、図１１（ａ）および（ｂ）には、ＯＬＥＤの上部電極（共通電極）４６に電気的に接続される、共通配線２Pｃおよびコンタクト部２PｃＶを併せて図示している。
本実施形態のＯＬＥＤ表示装置１００Ｄは、有機平坦化層２Ｐｂ上に形成された第２無機保護層２Ｐａ２をさらに有し、第２無機保護層２Ｐａ２の表面の算術平均粗さＲａが５０ｎｍ以下である点で、先の実施形態と異なる。
ＯＬＥＤ３の下部電極や有機層（有機ＥＬ層ともいう。少なくとも有機発光層を含む。）に高い平坦性が求められる。平坦性が低いと、例えば、ＯＬＥＤ３の発光効率が低下する。有機平坦化層２Ｐｂは、素子基板（製造途中では簡単のために素子基板と呼ぶことにする。）の表面に付与された液状の有機樹脂材料（溶剤を含み得る）から形成されるので、有機平坦化層２Ｐｂの下地の凹凸（段差）を吸収し、平坦な表面を形成することができる。しかしながら、液状の樹脂材料から形成された有機樹脂膜の表面は、算術平均粗さＲａが１００ｎｍを超えて３００ｎｍ程度までの粗さ（「うねり」と表現され得る）を有している（図１１（ａ）参照）。このような表面粗さを有する有機平坦化層２Ｐｂ上にＯＬＥＤ３を形成すると、発光効率を十分に向上させられない。例えば、微小共振器構造を採用しても、その効果を十分に発現できないという問題がある。
そこで、本発明による実施形態においては、上述のようにして形成された有機樹脂膜上に第２無機保護膜を形成し、第２無機保護膜の表面に、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ、以下、「ＣＭＰ」という。)を施す。ＣＭＰを施すことによって、第２無機保護膜の算術平均粗さＲａを５０ｎｍ以下、好ましくは３０ｎｍ以下に制御している。算術平均粗さＲａは小さい方が好ましく、下限値に制限はないが、ＣＭＰに要するコストや時間と効果との関係を考慮すると、算術平均粗さＲａは、１０ｎｍ以上であってよく、２０ｎｍ以上であってもよい。
なお、表面粗さは、例えば、共焦点レーザー顕微鏡や原子間力顕微鏡（ＡＦＭ）を用いて測定され得る。測定範囲は画素の中心付近を含むことが好ましく、基準長は表面粗さに応じて適宜設定される。
本明細書において、有機平坦化層２Ｐｂによる平坦化と、ＣＭＰによる平坦化とを区別するために、ＣＭＰよる平坦化を「平滑化」と呼ぶことがある。
図１１（ａ）は、駆動回路層２上に、第１無機保護層２Ｐａ１となる第１無機保護膜２Ｐａ１、有機平坦化層２Ｐｂとなる有機平坦化膜２Ｐｂ、および第２無機保護層２Ｐａ２となる第２無機保護膜２Ｐａ２を形成した直後の状態を模式的に示している。第１無機保護膜２Ｐａ１および第２無機保護膜２Ｐａ２はメタルマスクにより所望の領域に選択成膜されている。また、有機平坦化膜２Ｐｂは素子基板２０の所望の領域に選択的に塗布形成されるか、一旦全面に形成された後、不要部分が除去される。第１無機保護膜２Ｐａ１および第２無機保護膜２Ｐａ２は、それぞれコンタクトホール等の開口部を有していない点において、第１無機保護層２Ｐａ１および第２無機保護層２Ｐａ２と異なるが、簡単のために同じ参照符号で示す。同様に、有機平坦化膜２Ｐｂは、コンタクトホール等の開口部を有していない点において、有機平坦化層２Ｐｂと異なるが、簡単のために同じ参照符号で示す。なお、第１無機保護層２Ｐａ１、第２無機保護層２Ｐａ２は、上述した無機保護層２Ｐａと同様に形成される。
有機平坦化膜２Ｐｂの表面２Ｐｂ＿Ｓａは、算術平均粗さＲａが１００ｎｍを超えて３００ｎｍ程度までの粗さを有している。感光性を有しない樹脂を用いて形成すると、感光性樹脂を用いて形成するよりも、レベリング剤の添加効果等によって、算術平均粗さの小さい表面を得ることができるが、算術平均粗さＲａは５０ｎｍを超える。
このような有機平坦化膜２Ｐｂの表面２Ｐｂ＿Ｓａ上に形成された第２無機保護膜２Ｐａ２の表面２Ｐａ２＿Ｓａの表面粗さは、有機平坦化膜２Ｐｂの表面２Ｐｂ＿Ｓａの表面粗さを反映し、その算術平均粗さＲａは５０ｎｍを超える。
そこで、本発明による実施形態のＯＬＥＤ表示装置１００Ｄにおいては、図１１（ｂ）に示すように、第２無機保護膜２Ｐａ２の表面２Ｐａ２＿Ｓｂは、平滑化されており、算術平均粗さＲａが５０ｎｍ以下に制御されている。
第２無機保護膜２Ｐａ２の成膜時の厚さ（図１１（ａ））は、有機平坦化膜２Ｐｂの表面２Ｐｂ＿Ｓａの算術平均粗さＲａの約３倍以上とし、その表面をＣＭＰすることによって、算術平均粗さＲａが５０ｎｍ以下の表面２Ｐａ２＿Ｓｂを得る。表面２Ｐａ２＿Ｓｂの算術平均粗さＲａは、３０ｎｍ以下であることが好ましい。算術平均粗さＲａは小さい方が好ましく、下限値に制限はないが、ＣＭＰに要するコストや時間と効果との関係を考慮すると、算術平均粗さＲａは、１０ｎｍ以上であってよく、２０ｎｍ以上であってもよい。
例えば、ＳｉＮx膜の単層で第２無機保護膜２Ｐａ２をプラズマＣＶＤ法で形成する場合、例えば、１０ｎｍ／ｓを超えない成膜速度でＳｉＮx膜を形成すれば、その下地となる有機平坦化膜２Ｐｂの表面２Ｐｂ＿Ｓａの算術平均粗さＲａをほぼそのまま反映した第２無機保護膜２Ｐａ２の表面２Ｐａ２＿Ｓａが得られる。その後のＣＭＰを施すことによって、第２無機保護膜２Ｐａ２の表面２Ｐａ２＿Ｓｂは、算術平均粗さＲａが５０ｎｍ以下となるように平滑化される。
ＣＭＰは、例えば、中性のセリア（ＣｅＯ2）系の研磨剤を含むスラリー、または、ヒュームドシリカ系、コロイダルシリカ系の研磨剤を含むスラリーを用いて行われる。あるいは、アルミナ（Ａｌ2Ｏ3）粉末を含むスラリーを使用することもできる。薬液としては、中性の水溶液やアルコールの他、基板１がガラス基板の場合には、ＫＯＨ水溶液を用いることができる。基板１がポリイミドフィルムの場合には、中性の薬液が好ましい。研磨パッドの荷重は５０ｇ／ｃｍ2以上１５０ｇ／ｃｍ2以下が好ましく、回転速度は２０ｒｐｍ以上４０ｒｐｍ以下が好ましい。研磨に要する時間は約３０秒から約１５０秒である。
本発明の実施形態によるＯＬＥＤ表示装置において、発光効率の低下を抑制すために必要な平滑化のレベルは、超ＬＳＩのフォトプロセスや光学レンズの表面に要求される平滑化のレベルに比べて、１桁程度低い（算術平均粗さＲａの値は１０倍程度大きい）ので、一般にＣＭＰに使われる公知の研磨剤を広く用いることができる。
第２無機保護層２Ｐａ２の表面を平滑化することによって、第２無機保護層２Ｐａ２上に形成されるＯＬＥＤ３の下部電極、有機層および上部電極を平滑にできるので、ＯＬＥＤ表示装置の発光効率を向上させることができる。
次に、素子基板２０の所望の領域に形成された第１無機保護膜２Ｐａ１、有機平坦化膜２Ｐｂおよび第２無機保護膜２Ｐａ２を一括でパターニングすることによって、コンタクトホールＣＨ１、ＣＨ２等の開口部を形成する。このパターニングは、例えば、Ｏ2とＣＦ4の混合ガスを用いたドライエッチングによって行うことができる。したがって、有機平坦化膜２Ｐｂを形成する樹脂は、感光性を有しなくてよい。なお、図１１（ｃ）に示すように、第１無機保護層２Ｐａ１とＴＦＥ構造１０Ｄを構成する第１無機バリア層（不図示）とが直接接触する部分を形成するために、第１無機保護層２Ｐａ１だけを残す部分は、例えば、多階調マスクを用いることによって形成され得る。
次に、下部電極４２および上部電極用コンタクト部４３を形成する。下部電極４２は、コンタクトホールＣＨ１内で、ドレイン電極２Pｓｄに電気的に接続される。
次に、複数の画素Ｐｉｘのそれぞれを規定するバンク層４８を形成する。バンク層４８は、画素Ｐｉｘに対応する開口部を有し、開口部の側面は、順テーパー側面部分を有する斜面を有する。バンク層４８の斜面は、各画素の周囲を包囲している。バンク層４８は、例えば感光性樹脂（例えばポリイミドまたはアクリル樹脂）を用いて形成される。バンク層４８の厚さは、例えば１μｍ以上２μｍ以下である。バンク層４８の斜面の傾斜角は、６０°以下である。バンク層４８の斜面の傾斜角θｂが６０°超であると、バンク層４８の上に位置する層に欠陥が生じることがある。
上述した様に、バンク層４８に含まれる水分および有機平坦化層２Ｐｂに含まれる水分を除去するために、加熱（ベーク）することが好ましい。加熱温度は、例えば１００℃以上（例えば１時間以上）が好ましく、２５０℃以上（例えば１５分以上）がさらに好ましい。雰囲気は大気圧であってよい。減圧雰囲気で加熱すれば、加熱時間を短くすることができる。この加熱（ベーク）工程において熱劣化が生じないように、バンク層４８および有機平坦化層２Ｐｂは、耐熱性の高い樹脂材料で形成されていることが好ましく、例えば、ポリイミドで形成されていることが好ましい。
この後、素子基板の製造を中断し、素子基板が保管または運搬されることがある。その場合には、上述した様に、バンク層４８まで形成された素子基板の表面を覆うポジ型のフォトレジスト膜を形成すればよい。保管や移動の後、有機層４４を形成する直前に、フォトレジスト膜を除去することによって、清浄な表面を得ることができる。また、有機層４４の形成の直前に、加熱することによって、有機平坦化層２Ｐｂおよびバンク層４８に含まれる水分を除去する。
次に、下部電極４２の上に有機層４４を形成する。有機層４４は、例えば蒸着法で形成される。有機層４４の上に、上部電極４６を形成する。上部電極４６は、上部電極用コンタクト部４３と接触し、コンタクト部２PｃＶを介して、共通配線２Pｃに電気的に接続される。
下部電極４２および上部電極４６は、例えば、それぞれ、陽極および陰極を構成する。上部電極４６は、アクティブ領域の画素全体にわたって形成されている共通の電極であり、下部電極（画素電極）４２は画素ごとに形成されている。下部電極４２と有機層４４との間にバンク層４８が存在すると、下部電極４２から有機層４４に正孔が注入されない。従って、バンク層４８が存在する領域は画素Ｐｉｘとして機能しないので、バンク層４８が画素Ｐｉｘの外縁を規定する。バンク層４８は、ＰＤＬ（Pixel Defining Layer）と呼ばれることもある。
このようにしてＯＬＥＤ３を形成した後、ＴＦＥ構造１０Ｄを形成する。ＴＦＥ構造１０Ｄは、上述したＴＦＥ構造１０Ａと同様の構造を有している。すなわち、ＴＦＥ構造１０Ｄは、ＯＬＥＤ３に近い側から、第１無機バリア層（例えばＳｉＮx層）１２、有機バリア層１４と、第２無機バリア層（例えばＳｉＮx層）１６とを有している。図１１（ｃ）に示す様に、第１無機バリア層１２は、第２無機保護層２Ｐａ２の上面および傾斜側面、有機平坦化層２Ｐｂの傾斜側面および第１無機保護層２Ｐａ１の上面と接触している。すなわち、ＯＬＥＤ表示装置１００Ｄは、その端部において、図３（ｂ）に示したＯＬＥＤ表示装置１００Ａと同様の構造を有しており、優れた耐湿信頼性を有している。
次に、図１２（ａ）および（ｂ）を参照して、有機バリア層の形成に用いられる成膜装置２００およびそれを用いた成膜方法を説明する。図１２（ａ）および（ｂ）は、成膜装置２００の構成を模式的に示す図であり、図１２（ａ）は、光硬化性樹脂の蒸気または霧状の光硬化性樹脂を含むチャンバー内において、第１無機バリア層上で光硬化性樹脂を凝縮させる工程における成膜装置２００の状態を示しており、図１２（ｂ）は、光硬化性樹脂が感光する光を照射し、光硬化性樹脂を硬化させる工程における成膜装置２００の状態を示している。
成膜装置２００は、チャンバー２１０と、チャンバー２１０の内部を２個の空間に分割する隔壁２３４とを有している。チャンバー２１０の内部のうち隔壁２３４で仕切られた一方の空間には、ステージ２１２と、シャワープレート２２０とが配置されている。隔壁２３４で仕切られた他方の空間には、紫外線照射装置２３０が配置されている。チャンバー２１０は、その内部の空間を所定の圧力（真空度）および温度に制御される。ステージ２１２は、第１無機バリア層が形成されたＯＬＥＤ３を複数有する素子基板２０を受容する上面を有し、上面を例えば−２０℃まで冷却することができる。
シャワープレート２２０は、隔壁２３４との間に、間隙部２２４を形成するように配置されており、複数の貫通孔２２２を有している。間隙部２２４の鉛直方向サイズは、例えば１００ｍｍ以上１０００ｍｍ以下であり得る。間隙部２２４に供給されたアクリルモノマー（蒸気または霧状）は、シャワープレート２２０の複数の貫通孔２２２から、チャンバー２１０内のステージ２１２側の空間に供給される。必要に応じてアクリルモノマーは加熱される。アクリルモノマーの蒸気または霧状のアクリルモノマー２６ｐは、素子基板２０の第１無機バリア層に付着または接触する。アクリルモノマー２６は、容器２０２からチャンバー２１０内に所定の流量で供給される。容器２０２には、配管２０６を介してアクリルモノマー２６が供給されるとともに、配管２０４から窒素ガスが供給される。容器２０２へのアクリルモノマーの流量は、マスフローコントローラ２０８によって制御される。シャワープレート２２０、容器２０２、配管２０４、２０６およびマスフローコントローラ２０８などによって原料供給装置が構成されている。
紫外線照射装置２３０は、紫外線光源とオプショナルな光学素子とを有している。紫外線光源は、例えば、紫外線ランプ（例えば、水銀ランプ（高圧、超高圧を含む）、水銀キセノンランプまたはメタルハライドランプ）であってもよい。光学素子は、例えば、反射鏡、プリズム、レンズ、および回折素子である。
紫外線照射装置２３０は所定の位置に配置されたときに、所定の波長および強度を有する光をステージ２１２の上面に向けて出射する。隔壁２３４およびシャワープレート２２０は、紫外線の透過率が高い材料、例えば、石英で形成されていることが好ましい。
成膜装置２００を用いて、有機バリア層１４を、例えば以下の様にして形成することができる。ここでは、光硬化性樹脂としてアクリルモノマーを用いる例を説明する。
チャンバー２１０内に、アクリルモノマー２６ｐを供給する。素子基板２０は、ステージ２１２上で、例えば−１５℃に冷却されている。アクリルモノマー２６ｐは素子基板２０の第１無機バリア層１２上で凝縮される。このときの条件を制御することによって、第１無機バリア層１２が有する凸部の周囲にだけ液状のアクリルモノマーを偏在させることができる。あるいは、第１無機バリア層１２上で凝縮されたアクリモノマーが液膜を形成するように、条件を制御する。
液状の光硬化性樹脂の粘度および／または表面張力を調整することによって、液膜の厚さや第１無機バリア層１２の凸部に接する部分の形状（凹形状）を制御することができる。例えば、粘度および表面張力は、温度に依存するので、素子基板の温度を調節することによって制御することができる。例えば、平坦部上に存在する中実部の大きさは、液膜の第１無機バリア層１２の凸部に接する部分の形状（凹形状）および後で行うアッシング処理の条件によって制御され得る。
続いて、紫外線照射装置２３０を用いて、典型的には、素子基板２０の上面の全体に紫外線２３２を照射することによって、第１無機バリア層１２上のアクリルモノマーを硬化させる。紫外線光源としては、例えば、３６５ｎｍにメインピークを持つ高圧水銀ランプを用い、紫外線強度として例えば、１２ｍＷ／ｃｍ2で、約１０秒照射する。
アクリル樹脂からなる有機バリア層１４はこのようにして形成される。この有機バリア層１４の形成工程のタクトタイムは例えば、約３０秒未満であり、非常に量産性が高い。
液膜状の光硬化性樹脂を硬化した後、アッシング処理を経て、凸部の周囲にだけ有機バリア層１４を形成してもよい。なお、偏在させた光硬化性樹脂を硬化することによって有機バリア層１４を形成する際にも、アッシング処理を施してもよい。アッシング処理によって、有機バリア層１４と第２無機バリア層１６との接着性を向上させることができる。すなわち、アッシング処理は、一旦形成した有機バリア層の余分な部分を除去するためだけでなく、有機バリア層１４の表面を改質する（親水化する）ために用いてもよい。
アッシングは、公知のプラズマアッシング装置、光励起アッシング装置、ＵＶオゾンアッシング装置を用いて行い得る。例えば、Ｎ2Ｏ、Ｏ2およびＯ3の内の少なくとも１種のガスを用いたプラズマアッシング、または、これらにさらに紫外線照射とを組合せて行われ得る。第１無機バリア層１２および第２無機バリア層１６としてＳｉＮx膜をＣＶＤ法で成膜する場合、原料ガスとして、Ｎ2Ｏを用いるので、Ｎ2Ｏをアッシングに用いると装置を簡略化できるという利点が得られる。
アッシングを行うと、有機バリア層１４の表面が酸化され、親水性に改質される。また、有機バリア層１４の表面がほぼ一様に削られるとともに、極めて微細な凹凸が形成され、表面積が増大する。アッシングを行ったときの表面積増大効果は、無機材料である第１無機バリア層１２に対してよりも有機バリア層１４の表面に対しての方が大きい。したがって、有機バリア層１４の表面が親水性に改質されることと、表面積が増大することから、第２無機バリア層１６との密着性が向上させられる。
この後、第２無機バリア層１６を形成するためのＣＶＤチャンバーに搬送し、例えば、第１無機バリア層１２と同じ条件で、第２無機バリア層１６を形成する。第２無機バリア層１６は、第１無機バリア層１２が形成された領域に形成されるので、有機バリア層１４の非中実部には、第１無機バリア層１２と第２無機バリア層１６とが直接接触する無機バリア層接合部が形成される。したがって、上述したように、有機バリア層を介して大気中の水蒸気がアクティブ領域内に到達することが抑制・防止される。
なお、第１無機バリア層１２および第２無機バリア層１６は、例えば、以下の様にして形成される。ＳｉＨ4およびＮ2Ｏガスを用いたプラズマＣＶＤ法で、例えば、成膜対象の基板（ＯＬＥＤ３）の温度を８０℃以下に制御した状態で、４００ｎｍ／ｍｉｎの成膜速度で、厚さ４００ｎｍの無機バリア層を形成することができる。この様にして得られる無機バリア層の屈折率は１．８４で、４００ｎｍの可視光の透過率は９０％（厚さ４００ｎｍ）である。また、膜応力の絶対値は５０ＭＰａである。
なお、無機バリア層として、ＳｉＮx層の他、ＳｉＯ2層、ＳｉＯxＮy（ｘ＞ｙ）層、ＳｉＮxＯy（ｘ＞ｙ）層、Ａｌ2Ｏ3層などを用いることもできる。光硬化性樹脂は、例えば、ビニル基含有モノマーを含む。その中でも、アクリルモノマーが好適に用いられる。アクリルモノマーには必要に応じて、光重合開始剤が混合され得る。公知の種々のアクリモノマーを用いることができる。複数のアクリルモノマーを混合してもよい。例えば、２官能モノマーと３官能以上の多官能モノマーを混合してもよい。また、オリゴマーを混合してもよい。光硬化性樹脂の硬化前の室温（例えば２５℃）の粘度は、１０Ｐａ・ｓを超えないことが好ましく、１〜１００ｍＰａ・ｓであることが特に好ましい。粘度が高いと、厚さが５００ｎｍ以下の薄い液膜を形成することが難しいことがある。
上記では、フレキシブル基板を有するＯＬＥＤ表示装置およびその製造方法の実施形態を説明したが、本発明の実施形態は例示したものに限られず、柔軟性を有しない基板（例えばガラス基板）に形成された有機ＥＬ素子と、有機ＥＬ素子上に形成された薄膜封止構造とを有する有機ＥＬデバイス（例えば、有機ＥＬ照明装置）に広く適用できる。
本発明の実施形態は、有機ＥＬデバイスおよびその製造方法に用いられる。本発明の実施形態は、特に、フレキシブルな有機ＥＬ表示装置およびその製造方法に好適に用いられる。
１ ：フレキシブル基板
２ ：バックプレーン（回路）
２Ｐａ ：無機保護層（第１無機保護層）、無機保護膜（第１無機保護膜）
２Ｐａ１ ：第１無機保護層、第１無機保護膜
２Ｐａ２ ：第２無機保護層、第２無機保護膜
２Ｐｂ ：有機平坦化層、有機平坦化膜
３ ：有機ＥＬ素子
４ ：偏光板
１０ ：薄膜封止構造（ＴＦＥ構造）
１２ ：第１無機バリア層（ＳｉＮx層）
１４ ：有機バリア層（アクリル樹脂層）
１６ ：第２無機バリア層（ＳｉＮx層）
２０ ：素子基板
２６ ：アクリルモノマー
２６ｐ ：アクリルモノマーの蒸気または霧状のアクリルモノマー
１００、１００Ａ、１００Ｄ： 有機ＥＬ表示装置
２００ ：成膜装置

Claims (10)

  1. 基板と、
    前記基板上に形成された複数のＴＦＴと、それぞれが前記複数のＴＦＴのいずれかに接続された複数のゲートバスラインおよび複数のソースバスラインと、複数の端子と、前記複数の端子と前記複数のゲートバスラインまたは前記複数のソースバスラインのいずれかとを接続する複数の引出し配線とを有する、駆動回路層と、
    前記駆動回路層上に形成され、少なくとも前記複数の端子を露出する第１無機保護層と、
    前記第１無機保護層上に形成された有機平坦化層であって、算術平均粗さＲａが５０ｎｍ超の表面を有する有機平坦化層と、
    前記有機平坦化層上に形成された第２無機保護層であって、算術平均粗さＲａが５０ｎｍ以下の表面を有する第２無機保護層と、
    前記第２無機保護層上に形成され、それぞれが前記複数のＴＦＴのいずれかに接続された複数の有機ＥＬ素子を有する有機ＥＬ素子層と、
    前記有機ＥＬ素子層を覆うように形成され、第１無機バリア層と、前記第１無機バリア層の上面に接する有機バリア層と、前記有機バリア層の上面に接する第２無機バリア層とを有し、前記有機バリア層は、前記第１無機バリア層と前記第２無機バリア層とが直接接触している無機バリア層接合部によって包囲されている領域内に形成されている、薄膜封止構造とを有し、
    前記基板の法線方向から見たとき、前記第１無機保護層が形成された領域内に、前記有機平坦化層が形成されており、前記有機平坦化層が形成された領域内に、前記複数の有機ＥＬ素子が配置されており、前記薄膜封止構造の外縁は、前記複数の引出し配線と交差し、かつ、前記有機平坦化層の外縁と前記第１無機保護層の外縁との間に存在し、
    前記複数の引出し配線の上で前記第１無機保護層と前記第１無機バリア層とが直接接触する部分において、前記第１無機バリア層の、前記複数の引出し配線の線幅方向に平行な断面の形状における側面のテーパー角は、９０°未満である、有機ＥＬデバイス。
  2. 前記第１無機バリア層の前記側面の前記テーパー角は７０°未満である、請求項１に記載の有機ＥＬデバイス。
  3. 前記有機平坦化層は、感光性を有しない樹脂から形成されている、請求項１または２に記載の有機ＥＬデバイス。
  4. 前記有機平坦化層は、ポリイミドから形成されている、請求項１から３のいずれかに記載の有機ＥＬデバイス。
  5. 請求項１から４のいずれかに記載の有機ＥＬデバイスの製造方法であって、
    前記基板上に前記駆動回路層を形成する工程Ａと、
    前記駆動回路層上に第１無機保護膜を形成する工程Ｂと、
    前記第１無機保護膜上に有機平坦化膜を形成する工程Ｃと、
    前記有機平坦化膜上に第２無機保護膜を形成する工程Ｄと、
    前記第２無機保護膜の表面に化学機械研磨を施す工程Ｅと、
    前記第１無機保護膜、前記有機平坦化膜および前記第２無機保護膜をパターニングすることによって、前記第１無機保護層、前記有機平坦化層および前記第２無機保護層を得る工程Ｆと、
    前記有機平坦化層を１００℃以上の温度に加熱する工程Ｇと、
    前記工程Ｇの後に、前記第２無機保護層上に、前記有機ＥＬ素子に含まれる有機層を形成する工程Ｈと
    を包含する、製造方法。
  6. 前記工程Ｆは、前記第１無機保護膜、前記有機平坦化膜および前記第２無機保護膜を貫通するコンタクトホールを一括して形成する工程を包含する、請求項５に記載の製造方法。
  7. 前記工程Ｆの後、かつ前記工程Ｇの前に、前記有機平坦化層を覆うポジ型のフォトレジスト膜を形成する工程Ｆ１と、前記フォトレジスト膜を全面露光した後、現像することによって、前記フォトレジスト膜を除去する工程Ｆ２とをさらに包含する、請求項５または６に記載の製造方法。
  8. 前記工程Ｆ１と前記工程Ｆ２との間に、前記フォトレジスト膜が形成された前記基板を保管または運搬する工程をさらに包含する、請求項７に記載の製造方法。
  9. 前記工程Ｈの後で、前記複数の有機ＥＬ素子が形成されたアクティブ領域に選択的に前記第１無機バリア層を形成する工程Ｉと、
    前記工程Ｆの後で、前記基板をチャンバー内に配置し、前記チャンバー内に光硬化性樹脂の蒸気または霧状の光硬化性樹脂を供給する工程Ｊと、
    前記第１無機バリア層上で光硬化性樹脂を凝縮させる工程であって、前記テーパー角が９０°未満の前記第１無機バリア層の部分の上には、前記光硬化性樹脂を存在させないように、前記光硬化性樹脂を凝縮させる工程Ｋと、
    前記工程Ｊの後に、前記凝縮された前記光硬化性樹脂に光を照射することによって、光硬化樹脂からなる前記有機バリア層を形成する工程Ｌと
    を包含する、請求項５から８のいずれかに記載の製造方法。
  10. 前記工程Ｇの後で、前記複数の有機ＥＬ素子が形成されたアクティブ領域に選択的に前記第１無機バリア層を形成する工程Ｉと、
    前記工程Ｇの後で、前記基板をチャンバー内に配置し、前記チャンバー内に光硬化性樹脂の蒸気または霧状の光硬化性樹脂を供給する工程Ｊと、
    前記第１無機バリア層上で前記光硬化性樹脂を凝縮させ、液状の膜を形成する工程Ｋと、
    前記光硬化性樹脂の前記液状の膜に光を照射することによって、光硬化樹脂層を形成する工程Ｌと、
    前記光硬化樹脂層を部分的にアッシングすることによって、前記有機バリア層を形成する工程Ｍと
    を包含する、請求項５から８のいずれかに記載の製造方法。
JP2019564182A 2018-04-20 2018-04-20 有機ｅｌデバイスおよびその製造方法 Active JP6648349B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020004292A JP6942208B2 (ja) 2018-04-20 2020-01-15 有機ｅｌデバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/016350 WO2019202739A1 (ja) 2018-04-20 2018-04-20 有機ｅｌデバイスおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020004292A Division JP6942208B2 (ja) 2018-04-20 2020-01-15 有機ｅｌデバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP6648349B1 true JP6648349B1 (ja) 2020-02-14
JPWO2019202739A1 JPWO2019202739A1 (ja) 2020-04-30

Family

ID=68238803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019564182A Active JP6648349B1 (ja) 2018-04-20 2018-04-20 有機ｅｌデバイスおよびその製造方法

Country Status (4)

Country Link
US (2) US11825683B2 (ja)
JP (1) JP6648349B1 (ja)
CN (2) CN116669498A (ja)
WO (1) WO2019202739A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171422A1 (ja) * 2020-02-26 2021-09-02 シャープ株式会社 表示装置及びその製造方法
WO2021176508A1 (ja) * 2020-03-02 2021-09-10 シャープ株式会社 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011593B2 (en) * 2018-03-28 2021-05-18 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
US11997889B2 (en) * 2018-03-30 2024-05-28 Sharp Kabushiki Kaisha Display device
CN111192911B (zh) * 2020-02-19 2022-06-17 成都京东方光电科技有限公司 一种显示面板及显示装置
CN112435581B (zh) * 2020-11-30 2023-01-13 京东方科技集团股份有限公司 一种柔性显示结构、柔性显示屏及电子设备

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156133A (ja) * 2004-11-30 2006-06-15 Canon Inc 有機ｅｌ素子
JP2009087860A (ja) * 2007-10-02 2009-04-23 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
JP2013197463A (ja) * 2012-03-22 2013-09-30 Harison Toshiba Lighting Corp 有機ｅｌ素子
JP2014025058A (ja) * 2012-06-20 2014-02-06 Sumitomo Chemical Co Ltd 組成物およびそれを用いた発光素子
WO2015137205A1 (ja) * 2014-03-10 2015-09-17 コニカミノルタ株式会社 電界発光素子、照明装置、および電界発光素子の製造方法
JP2015173078A (ja) * 2014-03-12 2015-10-01 株式会社ジャパンディスプレイ 有機ｅｌ表示装置と有機ｅｌ表示装置の製造方法
WO2015178059A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 接続配線
JP2016225091A (ja) * 2015-05-28 2016-12-28 株式会社神戸製鋼所 有機電子デバイス及び有機電子デバイス用基板
JP2017068927A (ja) * 2015-09-28 2017-04-06 セイコーエプソン株式会社 有機発光装置および電子機器
JP6301034B1 (ja) * 2017-06-27 2018-03-28 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法
JP6321310B1 (ja) * 2017-06-13 2018-05-09 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
WO2018167923A1 (ja) * 2017-03-16 2018-09-20 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法、成膜方法および成膜装置
WO2018179233A1 (ja) * 2017-03-30 2018-10-04 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
WO2019012659A1 (ja) * 2017-07-13 2019-01-17 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
JP6487123B2 (ja) * 2017-01-31 2019-03-20 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法
WO2019106770A1 (ja) * 2017-11-29 2019-06-06 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法および有機ｅｌデバイス
WO2019202738A1 (ja) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP4279391B2 (ja) * 1999-02-16 2009-06-17 東北パイオニア株式会社 発光ディスプレイパネル及びその製造方法
US7019718B2 (en) * 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR100703158B1 (ko) * 2005-10-24 2007-04-06 삼성전자주식회사 표시장치와 그 제조방법
JP4742835B2 (ja) * 2005-12-05 2011-08-10 セイコーエプソン株式会社 発光装置および電子機器
CN101681998B (zh) * 2007-03-20 2012-08-08 Otb太阳能有限公司 用于制造有机发光装置的方法以及这样的装置
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5559586B2 (ja) * 2010-04-07 2014-07-23 パナソニック株式会社 有機ｅｌモジュール
JP5981115B2 (ja) 2011-09-20 2016-08-31 株式会社アルバック 成膜装置
JP5988619B2 (ja) 2012-03-06 2016-09-07 株式会社アルバック 成膜装置、成膜方法
KR102028505B1 (ko) * 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
KR102000932B1 (ko) * 2012-12-18 2019-07-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102014885B1 (ko) * 2012-12-26 2019-08-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US10276827B2 (en) 2013-06-07 2019-04-30 Ulvac, Inc. Device structure and method of producing the same
KR102116105B1 (ko) * 2013-07-31 2020-05-28 삼성디스플레이 주식회사 가요성 표시 장치
JP2015050022A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2017515276A (ja) * 2014-05-05 2017-06-08 コモンウェルス サイエンティフィック アンド インダストリアル リサーチ オーガナイゼーション Ｏｌｅｄディスプレイパネルの画素構造
EP3671883A1 (en) * 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
JP6307384B2 (ja) 2014-08-11 2018-04-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102178471B1 (ko) 2014-11-11 2020-11-16 엘지디스플레이 주식회사 대면적 투명 유기발광 다이오드 표시장치
KR102391361B1 (ko) * 2015-01-14 2022-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104916527B (zh) * 2015-05-15 2018-03-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US10310490B2 (en) * 2016-02-01 2019-06-04 Qoniac Gmbh Method and apparatus of evaluating a semiconductor manufacturing process
JP2017151313A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP6560452B2 (ja) * 2016-06-30 2019-08-14 鴻海精密工業股▲ふん▼有限公司Ｈｏｎ Ｈａｉ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ Ｃｏ．，Ｌｔｄ． 有機ｅｌ表示装置およびその製造方法
KR102601207B1 (ko) * 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
JP2018041637A (ja) * 2016-09-08 2018-03-15 パイオニア株式会社 発光装置

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156133A (ja) * 2004-11-30 2006-06-15 Canon Inc 有機ｅｌ素子
JP2009087860A (ja) * 2007-10-02 2009-04-23 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
JP2013197463A (ja) * 2012-03-22 2013-09-30 Harison Toshiba Lighting Corp 有機ｅｌ素子
JP2014025058A (ja) * 2012-06-20 2014-02-06 Sumitomo Chemical Co Ltd 組成物およびそれを用いた発光素子
WO2015137205A1 (ja) * 2014-03-10 2015-09-17 コニカミノルタ株式会社 電界発光素子、照明装置、および電界発光素子の製造方法
JP2015173078A (ja) * 2014-03-12 2015-10-01 株式会社ジャパンディスプレイ 有機ｅｌ表示装置と有機ｅｌ表示装置の製造方法
WO2015178059A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 接続配線
JP2016225091A (ja) * 2015-05-28 2016-12-28 株式会社神戸製鋼所 有機電子デバイス及び有機電子デバイス用基板
JP2017068927A (ja) * 2015-09-28 2017-04-06 セイコーエプソン株式会社 有機発光装置および電子機器
JP6487123B2 (ja) * 2017-01-31 2019-03-20 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置およびその製造方法
WO2018167923A1 (ja) * 2017-03-16 2018-09-20 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法、成膜方法および成膜装置
WO2018179233A1 (ja) * 2017-03-30 2018-10-04 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
JP6321310B1 (ja) * 2017-06-13 2018-05-09 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
WO2018229876A1 (ja) * 2017-06-13 2018-12-20 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
JP6301034B1 (ja) * 2017-06-27 2018-03-28 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法
WO2019003305A1 (ja) * 2017-06-27 2019-01-03 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法
WO2019012659A1 (ja) * 2017-07-13 2019-01-17 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
WO2019106770A1 (ja) * 2017-11-29 2019-06-06 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスの製造方法および有機ｅｌデバイス
WO2019202738A1 (ja) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171422A1 (ja) * 2020-02-26 2021-09-02 シャープ株式会社 表示装置及びその製造方法
WO2021176508A1 (ja) * 2020-03-02 2021-09-10 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US20210091339A1 (en) 2021-03-25
US11825683B2 (en) 2023-11-21
JPWO2019202739A1 (ja) 2020-04-30
US20240040824A1 (en) 2024-02-01
WO2019202739A1 (ja) 2019-10-24
CN111937490A (zh) 2020-11-13
CN111937490B (zh) 2023-07-18
CN116669498A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP6301034B1 (ja) 有機ｅｌデバイスの製造方法
JP6648349B1 (ja) 有機ｅｌデバイスおよびその製造方法
JP6321310B1 (ja) 有機ｅｌデバイスおよびその製造方法
JP7076027B2 (ja) 有機ｅｌデバイスの製造方法
JPWO2018179233A1 (ja) 有機ｅｌデバイスおよびその製造方法
JP6538985B2 (ja) 有機ｅｌデバイスおよびその製造方法
JP6664567B1 (ja) 有機ｅｌデバイスおよびその製造方法
JP6567121B2 (ja) 薄膜封止構造形成装置
JP6942208B2 (ja) 有機ｅｌデバイスおよびその製造方法
JP7109492B2 (ja) 有機ｅｌデバイスの製造方法
JP6872586B2 (ja) 有機ｅｌデバイスの製造方法
JP6542931B2 (ja) 有機ｅｌデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191120

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200115

R150 Certificate of patent or registration of utility model

Ref document number: 6648349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250