KR102178471B1 - 대면적 투명 유기발광 다이오드 표시장치 - Google Patents

Abstract

본 발명은 대면적 및/또는 투명 투명 유기발광 다이오드 표시장치에 관한 것이다. 본 발명에 의한 유기발광 다이오드 표시장치는, 기판 위에 배치된 차광층 및 보조 캐소드 전극, 박막 트랜지스터, 평탄화 막, 애노드 전극, 연결 단자, 뱅크, 유기발광 층, 그리고 캐소드 전극을 포함한다. 박막 트랜지스터는 차광층 위에 배치된다. 평탄화 막은 박막 트랜지스터 및 보조 캐소드를 덮는다. 애노드 전극은 평탄화 막 위에서 박막 트랜지스터와 연결된다. 연결 단자는 평탄화 막 위에서 보조 캐소드와 연결된다. 뱅크는 애노드 전극의 중앙부 표면과 연결 단자 전체를 노출한다. 유기발광 층은 애노드 전극의 중앙부 표면 및 연결 단자 상층 표면 위에 적층되며, 상기 연결 단자의 식각 측벽을 노출한다. 그리고 캐소드 전극은 유기발광 층 위에 적층되고, 연결 단자의 상기 식각 측벽과 접촉한다.

Description

대면적 투명 유기발광 다이오드 표시장치{Large Area Transparent Organic Light Emitting Diode Display}

본 발명은 대면적 및/또는 투명 투명 유기발광 다이오드 표시장치에 관한 것이다. 특히, 본 발명은 캐소드 전극의 면 저항을 낮추기 위한 보조 캐소드 전극을 구비하며, 보조 캐소드 전극과 캐소드 전극을 직접 연결하도록 구성된 격벽을 구비한 투명 유기발광 다이오드 표시장치에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.

도 1 및 2를 참조하면, 일반적인 유기발광 다이오드 표시장치는 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판, 박막 트랜지스터 기판과 대향하여 유기 접합층(FS)을 사이에 두고 접합하는 캡(TS)을 포함한다. 박막 트랜지스터 기판은 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다.

유리와 같이 투명한 기판(SUB) 위에 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 박막 트랜지스터(ST)는 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다.

도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 박막 트랜지스터(ST)의 반도체 층(SA) 및 구동 박막 트랜지스터(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고, 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.

또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 스캔 배선(SL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 배선(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고 구동 박막 트랜지스터(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드(OLE)를 구성하는 유기 물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.

평탄화 막(PL) 위에는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다.

뱅크(BA) 및 뱅크(BA)를 통해 노출된 애노드 전극(ANO) 위에 유기발광 층(OL)이 도포된다. 그리고, 유기발광 층(OL) 위에는 캐소드 전극(CAT)이 도포된다. 이로써 애노드 전극(ANO), 유기발광 층(OL) 그리고 캐소드 전극(CAT)이 적층된 구조를 갖는 유기발광 다이오드(OLE)가 완성된다.

상기와 같은 구조를 갖는 박막 트랜지스터 기판(SUB) 위에 일정 간격을 유지하는 캡(TS)이 합착된다. 이 경우, 박막 트랜지스터 기판(SUB)과 캡(TS)은 그 사이에 유기 접합층(FS)을 개재하여, 일정한 간격을 유지하면서 완전 밀봉 합착하도록 하는 것이 바람직하다. 유기 접합층(FS)은 박막 트랜지스터 기판(SUB)과 캡(TS)을 서로 면 접착하며 밀봉하여 외부에서 수분 및 가스가 침투하는 것을 방지한다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 캡(TS) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.

또한, 캡(TS)의 내측 표면에는 비 발광 영역에 형성된 블랙 매트릭스(BM)와 발광 영역에 형성된 칼라 필터(CF)를 더 포함할 수 있다. 특히, 유기발광 층(OL)이 백색광을 발현하는 경우, 칼라 필터(CF)를 이용하여 적(R)- 녹(G)-청(B)의 색상을 구현할 수 있다.

이와 같은 구조를 갖는 유기발광 다이오드 표시장치에서, 기본적인 전압을 갖는 캐소드 전극(CAT)이 표시 패널의 기판 전체 표면에 걸쳐 도포되는 구조를 갖는다. 캐소드 전극(CAT)을 비 저항 값이 낮은 금속 물질로 형성할 경우에는 큰 문제가 없지만, 투과도를 확보하기 위해 투명 도전물질로 형성하는 경우, 면 저항이 커져서 화질에 문제가 발생할 수 있다.

예를 들어, 캐소드 전극(CAT)에 투명한 도전물질이나 금속보다 비 저항이 큰 물질인 인듐-주석 산화물 혹은 인듐-아연 산화물을 포함할 경우, 면 저항이 커진다. 그러면, 캐소드 전극(CAT)이 표시 패널 전체 면적에 걸쳐 일정한 전압 값을 갖지 못하는 문제가 발생한다. 특히, 대면적 유기발광 다이오드 표시장치로 개발할 경우, 전체 화면에 걸쳐서 표시장치의 휘도가 불균일 해지는 현상이 더욱 중요한 문제로 대두될 수 있다.

또한, 상부 발광형의 경우에, 캐소드 전극(CAT)의 면저항을 낮추기 위해 보조 캐소드 전극을 더 구비할 수 있다. 보조 캐소드 전극은 비 저항값이 낮은 금속 물질로 형성하는 것이 바람직하다. 캐소드 전극(CAT) 아래에는 유기발광 층(OL)이 먼저 도포되므로, 캐소드 전극(CAT)과 보조 캐소드 전극을 직접 연결하는 것이 용이하지 않다. 종래에는 마스크 공정을 더 사용하여 유기발광 층(OL)의 일부를 제거하거나, 스크린 마스크를 사용하여 보조 캐소드 전극 위 일부 영역에 유기발광 층(OL)이 도포되지 않도록 한다. 하지만, 이런 종래 기술에서는 마스크 공정 수가 더 증가한다. 따라서, 마스크 공정 수의 증가 없이 캐소드 전극의 저항을 낮추기 위한 보조 캐소드 전극을 형성하는 제조 공정 및 그 공정에 의한 유기발광 다이오드 표시장치의 구조를 개발할 필요가 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로서, 캐소드 전극과 보조 캐소드 전극을 직접 접촉하여 면 저항을 낮춤으로써 양질의 표시 품질을 갖는 투명 및/또는 대면적 유기발광 다이오드 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 보조 캐소드 전극을 구비하면서 제조 공정을 단순화할 수 있는 대면적 투명 및/또는 대면적 유기발광 다이오드 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 유기발광 다이오드 표시장치는, 기판 위에 배치된 차광층 및 보조 캐소드 전극, 박막 트랜지스터, 평탄화 막, 애노드 전극, 연결 단자, 뱅크, 유기발광 층, 그리고 캐소드 전극을 포함한다. 박막 트랜지스터는 차광층 위에 배치된다. 평탄화 막은 박막 트랜지스터 및 보조 캐소드를 덮는다. 애노드 전극은 평탄화 막 위에서 박막 트랜지스터와 연결된다. 연결 단자는 평탄화 막 위에서 보조 캐소드와 연결된다. 뱅크는 애노드 전극의 중앙부 표면과 연결 단자 전체를 노출한다. 유기발광 층은 애노드 전극의 중앙부 표면 및 연결 단자 상층 표면 위에 적층되며, 상기 연결 단자의 식각 측벽을 노출한다. 그리고 캐소드 전극은 유기발광 층 위에 적층되고, 연결 단자의 상기 식각 측벽과 접촉한다.

일례로, 애노드 전극 및 연결 단자는, 제1 투명층과 제2 투명층을 포함한다. 제1 투명층은 하층과 상층에 각각 배치된다. 그리고 제2 투명층은 하층과 상층 사이의 중앙층에 배치된다.

일례로, 제2 투명층은 제1 투명층보다 과 식각되어 중앙층이 오목하고 하층과 상층이 볼록한 실패 형상을 갖는다.

일례로, 하층은, 식각 테이퍼 각도가 30도 미만인 정 테이퍼 형상을 갖고, 상층은, 식각 테이퍼 각도가 30도 미만인 역 테이퍼 형상을 갖는다.

일례로, 제1 투명층 및 제2 투명층은 인듐 산화물, 아연 산화물 및 주석 산화물 중 어느 하나를 포함하며, 제2 투명층의 식각율은 제1 투명층의 식각율보다 빠른 물질을 포함한다.

본 발명에 의한 유기발광 다이오드 표시장치는, 금속 산화물 반도체 물질을 외부에서 유입되는 광으로부터 보호하기 위한 차단층을 이용하여 보조 캐소드 전극을 형성한 투명 및/또는 대면적 유기발광 다이오드 표시장치를 제공하는 데 있다. 따라서, 추가 마스크 공정 없이 보조 캐소드 전극을 형성할 수 있다. 또한, 보조 캐소드 전극과 캐소드 전극을 연결하는 연결 단자를 식각 단면이 중앙부가 오목한 실패 형상을 가짐으로써, 유기발광 층은 연결 단자의 측면을 노출하고, 캐소드 전극이 연결 단자의 측면과 접촉하도록 형성한다. 이로써, 추가 마스크 공정 없이 보조 캐소드 전극과 캐소드 전극을 전기적으로 연결할 수 있다. 본 발명은, 캐소드 전극의 저항을 줄일 수 있는 구조를 가져 대면적 및/또는 투명 유기발광 다이오드 표시장치를 제공할 수 있다. 또한, 마스크 공정 수를 줄여, 제조 시간을 단축하고 제조 비용을 절감할 수 있다.

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 3은 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로, 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 5a 내지 5j는, 도 3에서 절취선 II-II'로 자른, 본 발명에 의한 유기발광 다이오드 표시장치의 제조 공정을 나타낸 단면도들

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

이하, 도 3 및 4를 참조하여 본 발명에 의한 유기발광 다이오드 표시장치의 전체적인 구조를 설명한다. 도 3은 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 II-II'로 자른 단면으로, 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.

도 3을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치의 박막 트랜지스터 기판은, 기판(SUB) 위에 가로 방향으로 배열된 다수 개의 스캔 배선(SL), 세로 방향으로 배열된 다수 개의 데이터 배선(DL) 및 데이터 배선(DL)과 평행하게 배치된 구동 전류 배선(VDD)을 포함한다. 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)이 교차하는 구조에 의해 사각형 모양을 갖는 다수 개의 화소 영역이 정의된다.

화소 영역 내에는 유기발광 다이오드(OLE)가 배치되어 빛을 출광하는 발광 영역이 정의된다. 발광 영역은 유기발광 다이오드(OLE)의 애노드 전극(ANO)에 의해 결정된다. 화소 영역 내의 일측변에는 애노드 전극(ANO)을 구동하기 위한 박막 트랜지스터들(ST, DT)이 배치되는 박막 트랜지스터 영역(TA)이 정의되어 있다. 화소 영역에서 발광 영역을 제외한 부분은 비 발광 영역으로 정의한다. 예를 들어, 애노드 전극(ANO)에서 유기발광 다이오드(OLE)가 형성되는 부분을 발광 영역으로 정의하고, 나머지 모든 영역은 비 발광 영역으로 정의할 수 있다.

본 발명에 의한 유기발광 다이오드 표시장치는, 상부 발광형에 주로 관련된 것으로서, 캐소드 전극(CAT)의 면 저항을 낮추기 위한 보조 캐소드 전극(AC)을 더 포함한다. 예를 들어, 기판(SUB) 위에 제일 먼저 형성되고 박막 트랜지스터들(ST, DT)의 하부에 배치되어 외부광 유입으로부터 반도체 소자들을 보호하기 위한 차광층(LS)을 이용하여, 비 발광 영역에 배치되며, 기판(SUB) 전체에 걸쳐 배치된 보조 캐소드 전극(AC)을 더 포함한다.

캐소드 전극(CAT)은 연결 단자(CT)를 통해 보조 캐소드 전극(AC)과 연결되어 있다. 또한, 보조 캐소드 전극(AC)이 제일 하부 층에 형성되어 있고, 연결 단자(CT)는 애노드 전극(ANO)을 형성할 때 동시에 형성하므로, 그 연결이 원활하지 않을 수도 있다. 이런 경우를 보완하기 위해, 연결 단자(CT)는 중간 연결 단자(CC)를 통해 보조 캐소드 전극(AC)과 연결되어 있을 수도 있다. 이하에서는, 단면도 구조를 나타내는 도 5를 더 참조하여, 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 좀 더 상세히 설명한다.

도 3 및 4를 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLE)가 형성된 박막 트랜지스터 기판(SUB), 박막 트랜지스터 기판(SUB)과 대향하여 유기 접합층(FS)을 사이에 두고 접합하는 캡(TS)을 포함한다. 박막 트랜지스터 기판(SUB)은 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된 화소 영역을 구비한다.

박막 트랜지스터 기판(SUB)에 정의된 화소 영역 내에는, 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. 본 발명의 설명에서 탑-게이트 구조를 중심으로 설명하지만, 다른 모든 박막 트랜지스터의 구조를 적용할 수 있다.

스위칭 박막 트랜지스터(ST)는 화소를 선택하는 기능을 한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소 영역에 할당된 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 박막 트랜지스터(DT)는 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다.

기판(SUB) 위에는 차광층(LS)이 형성된다. 차광층(LS)은 박막 트랜지스터들(ST, DT)이 형성될 위치에 미리 형성되어, 박막 트랜지스터들(ST, DT)의 채널 영역이 외부광의 침투에 열화되는 것을 방지한다. 차광층(LS)은 차광 기능 외에 다른 용도로도 사용할 수 있다.

본 발명에서는 불투명 금속 물질로 형성하여, 보조 캐소드 전극(AC)으로 활용하는 경우로 설명한다. 따라서, 차광층(LS)은 박막 트랜지스터들(ST, DT)와 중첩되는 영역 외에도 비 발광 영역의 대부분 영역에 걸쳐 형성됨으로써 보조 캐소드 전극(AC)과 한 몸체로 형성할 수 있다. 도 3에서는 편의상, 기판(SUB)의 외측변에서 데이터 배선(DL)과 평행하게 배치된 배선 형태로 보조 캐소드 전극(AC)을 도시하였다. 하지만, 보조 캐소드 전극(AC)과 한 몸체를 이루는 차광층(LS)도 보조 캐소드 전극(AC)의 기능을 함께 수행한다.

차광층(LS) 및 보조 캐소드 전극(AC) 위에는 버퍼층(BUF)이 형성되어 있다. 본 발명에서 버퍼 층(BUF)은 기판(SUB) 전체를 덮지 않고, 차광층(LS) 및 보조 캐소드 전극(AC)과 동일한 형상으로 형성되어 있다. 이는 마스크 공정 수를 줄이기 제조 공정을 사용한 것으로 상세한 설명은 제조 방법을 설명할 때 추가 설명한다.

차광층(LS) 상부에는 표시 기능을 위한 여러 구성 요소들이 형성되어 있다. 예를 들어, 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT), 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL) 등이 형성되어 있다. 이들 구성 요소들이 형성된 박막 트랜지스터 기판(SUB) 위에 평탄화 막(PAC)이 도포되어 있다.

평탄화 막(PL) 위에는 애노드 전극(ANO)과 연결 단자(CT)가 형성된다. 애노드 전극(ANO)은 평탄화 막(PL)을 관통하는 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)와 연결되어 있다. 연결 단자(CT)는 애노드 전극(ANO)과 동일한 물질로 동일층에 형성되지만, 전기적 물리적으로 분리되어 있다. 연결 단자(CT)는 캐소드 콘택홀(CH)을 통해 보조 캐소드 전극(AC)과 연결되어 있다. 좀 더 구체적으로는, 보조 캐소드 전극(AC)은 먼저 중간 연결 단자(CC)와 연결되어 있을 수 있다. 이 경우, 연결 단자(CT)는 캐소드 콘택홀(CH)을 통해 중간 연결 단자(CC)와 연결된다.

애노드 전극(ANO)과 연결 단자(CT) 위에는 발광 영역을 노출하는 개구 영역을 갖는 뱅크(BA)가 형성되어 있다. 이와 동시에, 뱅크(BA)는 연결 단자(CT) 전체를 노출하는 개구 영역을 더 갖는 것이 바람직하다. 예를 들어, 뱅크(BA)는 애노드 전극(ANO)의 중앙부 대부분을 노출하도록 애노드 전극(ANO)보다는 작은 크기로 형성된다. 반면에, 연결 단자(CT)를 노출하는 개구 영역은 연결 단자(CT)보다 큰 크기로 형성된다. 도 3에서는 점선으로 뱅크의 경계부를 표시하였다.

뱅크(BN), 애노드 전극(ANO) 및 연결 단자(CT) 위에는 유기발광 층(OL)이 기판(SUB) 전체를 덮도록 도포되어 있다. 애노드 전극(ANO)에서 뱅크(BN)에 의해 노출된 상부 표면 위에 유기발광 층(OL)이 적층된다. 또한, 연결 단자(CT)의 상부 표면 위에도 유기발광 층(OL)이 적층된다. 하지만, 연결 단자(CT)의 측벽은 유기발광 층(OL)과 접촉하지 않는다.

좀 더 상세히 설명하면, 유기발광 층(OL)은 연결 단자(CT)가 노출된 뱅크(BN)의 개구 영역 내부에 도포되되, 연결 단자(CT)의 테두리에서 일정 거리 떨어진 평탄화 막(PAC)의 표면에만 도포된다. 즉, 연결 단자(CT)의 테두리에서 식각된 측벽은 유기발광 층(OL)에 의해 덮이거나 접촉하지 않고 노출된 상태가 된다.

유기발광 층(OL) 위에는 캐소드 전극(CAT)이 기판(SUB) 전체면을 덮도록 도포되어 있다. 발광 영역을 노출하는 개구 영역에서, 캐소드 전극(CAT)은 유기발광 층(OL)을 사이에 두고 애노드 전극(ANO)과 중첩된다. 따라서, 애노드 전극(ANO)과 캐소드 전극(CAT) 사이의 전압차에 의해 유기발광 층(OL)이 발광하는 유기발광 다이오드(OLE)가 완성된다.

한편, 연결 단자(CT)가 형성된 개구 영역에서는, 캐소드 전극(CAT)이 연결 단자(CT)의 테두리에서 식각된 측벽과 접촉하는 구조를 갖는다. 이로써, 캐소드 전극(CAT)과 연결 단자(CT)가 전기적 및 물리적으로 연결된다. 그럼으로써, 캐소드 전극(CAT)은 연결 단자(CT)를 매개로 하여 보조 캐소드 전극(AC)과 전기적으로 연결된다. 더 구체적으로는, 캐소드 전극(CAT)은 연결 단자(CT) 그리고 중간 연결 단자(CC)를 매개로 하여 보조 캐소드 전극(AC)과 전기적으로 연결되어 있다.

이와 같이, 연결 단자(CT)의 식각된 측벽이 선택적으로 유기발광 층(OL)과는 접촉하지 않고, 캐소드 전극(CAT)과 접촉할 수 있는 것은 연결 단자(CT)의 형상적 구조에 기인한 것이다. 상세히 설명하면, 연결 단자(CT)는 세개의 투명 도전층이 적층된 구조를 갖는다. 예를 들어, 제1 투명층(IT), 제2 투명층(IG) 그리고 다시 제1 투명층(IT)이 순차적으로 적층된 구조를 가질 수 있다. 여기서, 제1 투명층(IT)과 제2 투명층(IT)은 동일한 식각액에 대해서 식각율이 서로 다른 것이 바람직하다.

구체적으로는, 제1 투명층(IT)은 인듐-주석 산화물(Indium-Tin Oxide; ITO)이고, 제2 투명층(IG)은 인듐-갈륨 산화물(Indium-Galium Oxide; IGO)일 수 있다. 제1 투명층(IT)과 제2 투명층(IG)은 유사한 성질을 갖는 것으로 동일한 식각액에 반응을 하지만, 식각율에서 차이가 있다. 특히, 제2 투명층(IG)은 제1 투명층(IT)보다 식각율이 빠른 것이 바람직하다. 즉, 식각율이 빠른 제2 투명층(IG)을 희생층으로 식각율이 느린 두 개의 제1 투명층(IT)의 사이에 개재되도록 적층하는 것이 바람직하다.

연결 단자(CT)를 제1 투명층(IT), 제2 투명층(IG) 및 제1 투명층(IT)이 적층된 구조로 도포한 후에, 식각을 수행하면, 제2 투명층(IG)이 제1 투명층(IT)들보다 과 식각된다. 그 결과, 가운데에 위치한 제2 투명층(IG)의 폭이 위와 아래에 위치한 제1 투명층(IT)들보다 좁은 폭을 갖는 실패(보빈; Bobbin) 혹은 장구 모양을 갖는다.

실패 혹은 장구 모양을 갖는 연결 단자(CT) 위에 유기발광 층(OL)을 도포하면, 연결 단자(CT)의 측벽에서 일정 거리 이격하는 위치까지만 유기발광 층(OL)이 도포된다. 즉, 연결 단자(CT)의 제1 투명층(IT), 제2 투명층(IG) 및 제1 투명층(IT)이 적층된 식각 측벽이 그대로 노출된다. 그 후에, 캐소드 전극(CAT)을 도포하면, 캐소드 전극(CAT)은 연결 단자(CT)의 측벽과 접촉한다.

여기서, 연결 단자(CT)를 제2 투명층(IG)과 제1 투명층(IT)이 순차적으로 적층된 이층 구조로 형성할 수도 있다. 이 경우, 아래층에 위치한 제2 투명층(IG)이 상부층에 위치한 제1 투명층(IT)보다 과 식각되어 역 테이퍼진 형태가 된다. 이 경우에도, 유기발광 층(OL)을 도포하면, 제2 투명층(IG) 및 제1 투명층(IT)이 적층된 식각 측벽에서 일정 거리 떨어진 위치까지만 도포된다. 따라서, 식각율이 서로 다른 투명층을 적층하여 연결 단자(CT)를 구성할 수도 있다.

이중층 구조로만 연결 단자(CT)를 형성하는 경우, 유기발광 층(OL)이 일부 하부층인 제2 투명층(IG)와 인접하여 도포되거나, 상부층인 제1 투명층(IT)의 상부 표면에 도포된 일부가 흘러내릴 수 있다. 이 경우, 캐소드 전극(CAT)을 도포할 때, 캐소드 전극(CAT)이 연결 단자(CT)와 접촉이 원활하지 못할 수 있다.

이러한 문제점을 고려하여, 3중 층으로 연결 단자(CT)를 구성하여 식각된 형상이, 중앙층은 상층 및 하층보다 과 식각되어 중앙층이 오목하고 하층과 상층이 볼록한실패 혹은 장구 모양을 가지면, 중간층인 제2 투명층(IG) 및 상부층인 제1 투명층(IT)들이 확실하게 노출될 수 있다. 그 결과, 캐소드 전극(CAT)과 연결 단자(CT) 사이의 접촉을 더 확실하게 확보할 수 있다.

이와 같이, 유기발광 층(OL)의 증착 프로파일과 캐소드 전극(CAT)의 증착 프로파일이, 연결 단자(CT)가 노출된 개구 영역에서 다르게 나타나도록 하는 요인으로 여러 가지가 있다. 첫째로, 증착하는 물질이 다르기 때문이다. 둘째로, 인위적으로 증착 조건을 달리하여, 증착 프로파일을 서로 다르게 유도할 수 있다. 증착 조건은 사용하는 증착 장비와 환경에 따라서 차이가 있으므로, 여러 차례 반복 수행하여 최상의 결과를 얻을 수 있다. 더 중요한 요인으로, 연결 단자(CT)의 형상을 역 테이퍼 구조를, 더 바람직하게는 본 발명에서 제안한 중앙층이 하층 및 상층보다 과 식각되어 중앙층이 오목하고 하층과 상층이 볼록한 실패 혹은 장구 형상을 갖는 복합 테이퍼 구조를 갖도록 형성함으로써, 증착 프로파일이 더 효과적으로 다르게 나타나는 결과를 얻을 수 있다.

이러한 본 발명의 장점을 더 잘 얻기 위해서는, 중간에 위치하는 제2 투명층(IG)의 두께를 상층부와 하층부에 위치하는 제1 투명층(IT)의 두께보다 약 2배 정도로 도포하는 것이 바람직하다. 예를 들어, 하층부의 제1 투명층(IT)은 1,000Å의 두께로, 중간층의 제2 투명층(IG)은 2,000Å의 두께로, 상층부의 제1 투명층(IT)은 800Å의 두께로 증착하는 것이 바람직하다. 이와 같은, 두께 구조를 갖는 경우, 연결 단자(CT)를 형성한 후에는, 제1 투명층(IT)은 제2 투명층(IG)보다 편측으로 0.5 내지 0.8㎛보다 더 긴 폭을 갖는다. 또한, 제1 투명층(IT)의 식각 테이퍼 각도는 30도 이하의 각도를 갖는다. 따라서, 연결 단자(CT)는 이상적인 실패(보빈) 혹은 장구 모양을 가질 수 있다.

또한, 본 발명에서는 제조 공정을 단순하게 하는 것을 항상 고려하기 때문에, 연결 단자(CT)는 애노드 전극(ANO)을 형성할 때 동시에 형성하는 것이 바람직하다. 따라서, 연결 단자(CT)는 애노드 전극(ANO)과 동일한 투명 도전 물질을 사용하는 것이 좋다. 예를 들어, 인듐 산화물, 주석 산화물 혹은 아연 산화물 계열인 인듐-주석 산화물(Induim-Tin Oxide), 인듐-아연 산화물(Indium-Zinc Oxide), 인듐-갈륨-아연 산화물(Indium-Galium-Zinc Oxide) 및/또는 인듐-주석-아연 산화물(Indium-Tin-Zinc Oxide) 등을 포함한다.

상기와 같은 구조를 갖는 박막 트랜지스터 기판(SUB) 위에 일정 간격을 유지하는 캡(TS)이 합착된다. 이 경우, 박막 트랜지스터 기판(SUB)과 캡(TS)은 그 사이에 유기 접합층(FS)을 개재하여, 일정한 간격을 유지하면서 완전 밀봉 합착하도록 하는 것이 바람직하다. 유기 접합층(FS)은 박막 트랜지스터 기판과 캡(TS)을 서로 면 접착하며 밀봉하여 외부에서 수분 및 가스가 침투하는 것을 방지한다.

또한, 캡(TS)의 내측 표면에는 발광 영역에 대응하도록 형성된 칼라 필터(CF)를 더 포함할 수 있다. 특히, 유기발광 층(OL)이 백색광을 발현하는 경우, 칼라 필터(CF)를 이용하여 적(R)- 녹(G)-청(B)의 색상을 구현할 수 있다. 필요하다면, 칼라 필터(CF)들 사이에는 블랙 매트릭스(BM)가 더 배치될 수 있다. 블랙 매트릭스(BM)는 박막 트랜지스터 기판(SUB)에서 발광 영역을 제외한 비 발광 영역에 대응하는 위치에 형성될 수 있다.

이와 같은 구조를 갖는 유기발광 다이오드 표시장치에서, 기본적인 전압을 갖는 캐소드 전극(CAT)이 표시 패널의 기판(SUB) 전체 표면에 걸쳐 도포되는 구조를 갖는다. 상부 발광형에서는 투과도를 확보하기 위해 투명 도전물질로 형성여야 하는데, 투명 도전 물질은 금속 물질에 비해 면 저항이 상당히 크므로 화질에 문제가 발생할 수 있다.

하지만, 본 발명에 의한 유기발광 다이오드 표시장치는, 캐소드 전극(CAT)은 차광층(LS)을 이용하여 형성한 보조 캐소드 전극(AC)과 전기적으로 접촉되어 있다. 따라서, 상부 발광형에 본 발명을 적용할 경우, 보조 캐소드 전극(AC)에 의해 캐소드 전극(CAT)의 면 저항을 낮출 수 있어, 투명 및/또는 대면적 유기발광 다이오드 표시장치를 구현하기에 유리하다.

이하, 도 5a 내지 5j를 참조하여, 본 발명에 의한 유기발광 다이오드 표시장치의 제조 방법을 설명한다. 편의상, 박막 트랜지스터 기판을 제조하는 공정에 대해서만 설명한다. 도 5a 내지 5j는, 도 3에서 절취선 II-II'로 자른, 본 발명에 의한 유기발광 다이오드 표시장치의 제조 공정을 나타낸 단면도들이다.

기판(SUB) 위에 불투명 금속 물질, 절연물질 및 금속 산화물 반도체 물질을 연속으로 도포한다. 제1 마스크 공정으로 세 물질을 동시에 패턴하여, 차광층(LS) 및 보조 캐소드 전극(AC), 버퍼 층(BUF) 및 반도체 물질층(SE)을 형성한다. 반도체 물질층(SE)은 차광층(LS)보다 작은 크기로 추가로 식각하여 박막 트랜지스터를 형성할 부분이다. 따라서, 제1 마스크 공정은 하프-톤 마스크를 사용하는 것이 바람직하다. 예를 들어, 박막 트랜지스터의 반도체 층들(SA, DA)이 형성될 부분에는 풀-톤을 사용하고, 차광층(LS)에서 반도체 층들(SA, DA)을 제외한 부분에는 하프-톤을 사용하는 것이 바람직하다. (도 5a)

포토레지스트(PR)을 애슁하여 반도체 층들(SA, DA)이 형성될 부분에만 포토레지스트(PR)을 남겨둔다. 포토레지스트(PR)을 마스크로 반도체 물질층(SE)을 패턴하여, 스위칭 반도체 층(SA) 및 구동 반도체 층(DA)을 형성한다. 이때, 보조 캐소드 전극(AC) 위에 있던 반도체 물질층(SE)도 제거한다. (도 5b)

반도체 층들(SA, DA)이 형성된 기판(SUB) 위에 게이트 절연 물질 및 게이트 금속 물질을 연속으로 도포한다. 제2 마스크 공정으로 패턴하여, 게이트 절연막(GI) 및 게이트 요소들을 형성한다. 게이트 요소들에는 스위칭 게이트 전극(SG), 구동 게이트 전극(DG), 제1 보조 용량 전극(ST1), 스캔 배선(SL) 및 게이트 패드(GP)를 포함한다. 스위칭 게이트 전극(SG)은 스위칭 반도체 층(SA)의 채널 영역과 중첩하고, 구동 게이트 전극(DG)은 구동 반도체 층(DA)의 채널 영역과 중첩한다. (도 5c)

게이트 요소들이 형성된 기판(SUB) 위에 중간 절연막(IN)을 도포한다. 제3 마스크 공정으로 중간 절연막(IN)을 패턴하여, 콘택홀들을 형성한다. 콘택홀들에는, 반도체 층들(SA, DA)에서 소스 영역 및 드레인 영역들을 개방하는 콘택홀들, 구동 게이트 전극(DG)의 일부를 노출하는 게이트 콘택홀(GH) 및 보조 캐소드 전극(AC)의 일부를 노출하는 제1 캐소드 콘택홀(CH1)을 포함한다. (도 5d)

콘택홀들이 형성된 기판(SUB) 위에 소스 금속 물질을 도포한다. 제4 마스크 공정으로 소스 금속 물질을 패턴하여, 소스-드레인 요소를 형성한다. 소스-드레인 요소에는, 데이터 배선(DL), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD), 구동 소스 전극(DS) 및 구동 드레인 전극(DD), 제2 보조 용량 전극(ST2), 중간 연결 단자(CC), 구동 전류 배선(VDD), 게이트 중간 패드(GP2) 및 데이터 패드(DP)들을 포함한다. 스위칭 드레인 전극(SD)은 게이트 콘택홀(GH)을 통해 구동 드레인 전극(DG)과 연결된다. 중간 연결 단자(CC)는 제1 캐소드 콘택홀(CH1)을 통해 보조 캐소드 전극(AC)과 연결된다. 제2 보조 용량 전극(ST2)은 구동 드레인 전극(DD)에서 연장되며 제1 보조 용량 전극(ST1)과 중간 절연막(IN)을 사이에 두고 중첩하여 보조 용량(STG)을 형성한다. (도 5e)

소스-드레인 요소가 형성된 기판(SUB) 위에 평탄화 막(PAC)을 도포한다. 제5 마스크 공정으로 평탄화 막(PAC)을 패턴하여 콘택홀들을 형성한다. 여기서, 평탄화 막(PAC)을 패턴할 때, 게이트 중간 패드(GP2)와 데이터 패드(DP)들은 노출하도록 형성하는 것이 바람직하다. 콘택홀들에는 구동 드레인 전극(DD)의 일부를 노출하는 화소 콘택홀(PH) 및 연결 중간 단자(CC)를 노출하는 캐소드 콘택홀(CH)을 형성한다. (도 5f)

콘택홀들이 형성된 기판(SUB) 위에 제1 투명층(IT), 제2 투명층(IG) 그리고 다시 제1 투명층(IT)을 순차적으로 도포한다. 즉, 3중층은 하층과 상층에 제1 투명층(IT)이 배치되고, 중앙층에 제2 투명층(IG)이 배치된다. 제6 마스크 공정으로 3 중층들을 패턴하여, 애노드 전극(ANO), 연결 단자(CT), 데이터 패드 단자(DPT) 및 게이트 패드 단자(GPT)를 형성한다. 여기서, 제2 투명층(IG)의 식각율이 제1 투명층(IT)의 식각율보다 큰 물질을 선택하면, 중앙층의 식각이 하층 및 상층보다 빠르게 진행된다. 그래서 하층은 정 테이퍼 형상으로, 상층은 역 테이퍼 형상으로 패턴된다. 즉, 애노드 전극(ANO), 연결 단자(CT), 데이터 패드 단자(DPT) 및 게이트 패드 단자(GPT)들은 테두리의 식각된 측벽이 실패(보빈) 혹은 장구 모양을 갖도록 형성된다. (도 5g)

애노드 전극(ANO)과 연결 단자(CT)가 형성된 기판(SUB) 위에 유기 절연 물질을 도포한다. 제7 마스크로 유기 절연 물질을 패턴하여, 뱅크(BN)를 형성한다. 뱅크(BN)는 개구 영역을 갖도록 패턴한다. 특히, 애노드 전극(ANO)에서는, 그 중앙부 영역을 노출하고 테두리는 덮는 개구 영역들을 갖도록 패턴한다. 한편, 연결 단자(CT)에서는 연결 단자(CT)를 모두 노출하도록, 연결 단자(CT)의 테두리에서 일정 거리 떨어져 뱅크(BN)의 측벽이 위치하도록 개구 영역들을 형성한다. 즉, 애노드 전극(ANO)은 식각 측벽이 뱅크(BN)에 의해 덮이지만, 연결 단자(CT)는 식각 측벽이 노출된다. 한편, 패드들(GP2, DP)도 모두 노출되도록 뱅크(BN)을 형성하는 것이 바람직하다. (도 5h)

기판(SUB)에서 뱅크(BN)가 형성된 영역 모두에 유기발광 층(OL)을 도포한다. 유기발광 층(OL)은 뱅크(BN)의 상부 표면을 덮으며, 개구 영역에 노출된 애노드 전극(ANO) 및 연결 단자(CT)의 상부 표면들을 덮는다. 하지만, 연결 단자(CT)의 식각 측면은 노출된다. (도 5i)

유기발광 층(OL)이 도포된 기판(SUB) 위에 캐소드 전극(CAT)을 도포한다. 애노드 전극(ANO), 유기발광 층(OL) 및 캐소드 전극(CAT)이 적층되어 유기발광 다이오드(OLE)가 완성된다. 또한, 캐소드 전극(CAT)은 연결 단자(CT)의 노출된 식각 측면과 접촉된다. 이로써, 캐소드 전극(CAT)은 연결 단자(CT) 및 중간 연결 단자(CC)를 통해 보조 캐소드 전극(AC)과 연결된다. (도 5j)

이와 같이, 본 발명에 의한 유기발광 다이오드 표시장치를 제조하는 방법은, 7회의 마스크 공정으로 완성할 수 있다. 기존의 제조 공정에서는 12회 이상의 마스크 공정을 사용하는 것과 비교하여 상당한 공정 수를 절감할 수 있다. 이는 보조 캐소드 전극(CAT)을 별도의 공정으로 형성하지 않고, 반도체 층을 형성하는 1회의 마스크 공정에서 수행할 수 있었기 때문이다. 더구나, 보조 캐소드 전극(AC)을 제일 하층인 차광층(LS)과 동시에 형성하기 때문에, 보조 캐소드 전극(AC)이 기생 용량을 발생하지 않는 구조를 갖는다. 따라서, 기생 용량을 억제하기 위한 이중 절연막 구조를 사용하지 않아도 되므로, 마스크 공정 수를 더 줄일 수 있다. 또한, 캐소드 전극(CAT)과 보조 캐소드 전극(AC)을 연결하는 구조에서도 별도의 마스크 공정을 사용하지 않고, 뱅크(BN)를 형성하는 마스크 공정으로 이룩할 수 있기 때문이다.

본 발명에서 중요한 특징은, 연결 단자(CT) 및 애노드 전극(ANO)을 3중층으로 형성함에 있어서, 세 개층 모두 유사한 계열의 물질을 사용하되, 중간층의 물질을 상층 및 하층과 다른 성질을 갖는 것을 사용하는 데 있다. 특히, 인듐 산화물, 주석 산화물 혹은 아연 산화물 계열의 물질들을 사용하여, 동일한 식각액에 반응하지만, 식각율에서 차이가 있는 것, 구체적으로는, 중간층의 물질이 상층 및 하층보다 식각율이 빠른 것이 특징이다. 실시 예를 제시하지 않았지만, 필요하다면, 상층과 하층도 유사한 투명 도전 물질을 사용하여 동일한 식각액에 대해서 반응하지만, 식각율에 있어서 약간의 차이가 있도록 할 수도 있다. 예를 들어, 상층이 하층보다 식각율이 약간 더 빠르고, 중간층의 식각율은 상층보다 더 빠른 물질을 선택할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

ST: 스위칭 박막 트랜지스터 DT: 구동 박막 트랜지스터
SL: 스캔 배선 DL: 데이터 배선
VDD: 구동 전류 배선 SUB: (박막 트랜지스터) 기판
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PAC: 평탄화 막
OL: 유기발광 층 OLE: 유기발광 다이오드
FS: 유기 합착막 TS: 캡
CH: 캐소드 콘택홀 AC: 보조 캐소드 전극
CH1: 제1 캐소드 콘택홀 CT: 연결 단자
CC: 중간 연결 단자 IT: 제1 투명층
IG: 제2 투명층 BN: 뱅크

Claims (5)

1. 기판 위에 배치된 차광층 및 보조 캐소드 전극;
   상기 차광층 위에 배치된 박막 트랜지스터;
   상기 박막 트랜지스터 및 상기 보조 캐소드 전극을 덮는 평탄화 막;
   상기 평탄화 막 위에서 상기 박막 트랜지스터와 연결되는 애노드 전극;
   상기 평탄화 막 위에서 상기 보조 캐소드 전극과 연결되는 연결 단자;
   상기 애노드 전극의 중앙부 표면과 상기 연결 단자 전체를 노출하는 뱅크;
   상기 애노드 전극의 중앙부 표면 및 상기 연결 단자 상층 표면 위에 적층되며, 상기 연결 단자의 식각 측면을 노출하는 유기발광 층; 그리고
   상기 유기발광 층 위에 적층되고, 상기 연결 단자의 상기 식각 측면과 접촉하는 캐소드 전극을 포함하는 유기발광 다이오드 표시장치.
   
2. 제 1 항에 있어서,
   상기 애노드 전극 및 상기 연결 단자는,
   하층과 상층에 각각 배치된 제1 투명층; 그리고
   상기 하층과 상기 상층 사이의 중앙층에 개재된 제2 투명층을 포함하는 유기발광 다이오드 표시장치.
   
3. 제 2 항에 있어서,
   상기 제2 투명층은 상기 제1 투명층보다 과 식각되어 중앙층이 오목하고 하층과 상층이 볼록한 실패 형상을 갖는 유기발광 다이오드 표시장치.
   
4. 제 3 항에 있어서,
   상기 하층은, 식각 테이퍼 각도가 30도 미만인 정 테이퍼 형상을 갖고,
   상기 상층은, 식각 테이퍼 각도가 30도 미만인 역 테이퍼 형상을 갖는 유기발광 다이오드 표시장치.
   
5. 제 2 항에 있어서,
   상기 제1 투명층 및 상기 제2 투명층은 인듐 산화물, 아연 산화물 및 주석 산화물 중 어느 하나를 포함하며,
   상기 제2 투명층의 식각율은 상기 제1 투명층의 식각율보다 빠른 물질을 포함하는 유기발광 다이오드 표시장치.

Images