Nothing Special   »   [go: up one dir, main page]

JP6405810B2 - モジュール部品製造方法 - Google Patents

モジュール部品製造方法 Download PDF

Info

Publication number
JP6405810B2
JP6405810B2 JP2014181857A JP2014181857A JP6405810B2 JP 6405810 B2 JP6405810 B2 JP 6405810B2 JP 2014181857 A JP2014181857 A JP 2014181857A JP 2014181857 A JP2014181857 A JP 2014181857A JP 6405810 B2 JP6405810 B2 JP 6405810B2
Authority
JP
Japan
Prior art keywords
support member
elements
substrate
module component
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014181857A
Other languages
English (en)
Other versions
JP2016058464A (ja
Inventor
兼二 難波
兼二 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014181857A priority Critical patent/JP6405810B2/ja
Publication of JP2016058464A publication Critical patent/JP2016058464A/ja
Application granted granted Critical
Publication of JP6405810B2 publication Critical patent/JP6405810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体素子と基板との接続強度を高めるモジュール部品、及びモジュール部品製造方法に関する。
モジュール部品において、半導体素子の周辺に樹脂コートを形成するモジュール部品が知られている。このモジュール部品は、半導体素子と基板との接続強度を高める。
モジュール部品の一例が特許文献１に記載されている。特許文献１に記載されたモジュール部品は、半導体スイッチの線膨張係数と基板の線膨張係数の違いに由来する、熱応力によるはんだのクラックを、半導体スイッチの周辺に形成したポリイミドコートの機械的強度及び応力分散効果により防止する。
特開２０１３−１８３０３８号公報
しかしながら、上述した特許文献１に記載された技術は、半導体スイッチの周辺だけにポリイミドコートが形成されている。半導体素子と基板とを接続する接続材料は導電性材料であり、特許文献１においてははんだを使用している。このようなモジュール部品において、半導体素子の厚みが薄い場合、素子の発熱を逃がすこと、十分な接続強度を得ることを両立させるためには、接続材料の厚みを一定量確保する必要がある。しかし、素子の厚みが１００マイクロメートル以下の場合、接続材料の供給量を制御することが困難である。そのため、供給量過多による素子回路面への接続材料の這い上がりや、供給量不足による接続強度不足が発生する。したがって、特許文献１に記載された技術は、電気的特性の劣化や接続不良が発生するという問題点がある。
本発明の目的の一例は、上述した問題点を解決できるモジュール部品およびモジュール部品製造方法を提供することにある。
本発明の一形態における第１のモジュール部品は、あらかじめ素子間および素子の側面の周囲に充填材料が形成された複数個の素子を、素子と充填材料の形成物の底面全域に接続材料を供給され、基板上にフェイスアップで実装される。
本発明の一形態における第１のモジュール部品製造方法は、支持部材上に複数個の素子をフェイスアップで搭載し、支持部材上に搭載された複数個の素子の周囲を覆うように充填材料を形成し、支持部材より周囲に充填材料が形成された複数個の素子を剥離し、基板上に接続材料を供給し、周囲に絶縁性樹脂膜が形成された複数個の素子をフェイスアップで実装し、複数個の素子上に形成された任意の素子電極間、又は任意の素子電極と基板電極間を金属ワイヤで接続する。
本発明によれば、モジュール部品の接続信頼性の向上が図られ、また電気的不良を抑制できるという効果が得られる。
図１は、本発明の第１の実施の形態におけるモジュール部品１０００の構成を示す上面図である。 図２は、第１の実施の形態の図１におけるＡ−Ａ‘断面図である。 図３は、第１の実施の形態に係る支持部材８００上に素子２００、２０１、２０２が載せられ、各素子の位置が決定された製造途中のモジュール部品の一例を示す断面図である。 図４は、第１の実施の形態に係る支持部材８００上において位置が決定された素子２００、２０１、２０２側面の周囲および各素子間に、充填材料４００による層が形成された製造途中のモジュール部品の一例を示す断面図である。 図５は、第１の実施の形態に係る支持部材８００上の形成物から支持部材８００が剥離された製造途中のモジュール部品の一例を示す断面図である。 図６は、第１の実施の形態に係る支持部材８００から剥離された形成物が基板１００上に接続材料３００を介して接続された製造途中のモジュール部品の一例を示す断面図である。 図７は、第１の実施の形態に係る基板１００上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続されたモジュール部品の一例を示す断面図である。 図８は、本発明の第２の実施形態に係るモジュール部品１００１の構成を示す断面図である。 図９は、第２の実施の形態に係る支持部材８０１上に素子２００、２０１、２０２が載せられ、各素子の位置が決定された製造途中のモジュール部品の一例を示す断面図である。 図１０は、第２の実施の形態に係る支持部材８０１上において位置が決定された素子２００、２０１、２０２側面の周囲、底面の一部および各素子間に、充填材料４０１による層が形成された製造途中のモジュール部品の一例を示す断面図である。 図１１は、第２の実施の形態に係る支持部材８０１上の形成物から支持部材８０１が剥離された製造途中のモジュール部品の一例を示す断面図である。 図１２は、第２の実施の形態に係る支持部材８０１から剥離された形成物が基板１００上に接続材料３０１を介して接続された製造途中のモジュール部品の一例を示す断面図である。 図１３は、第２の実施の形態に係る基板１００上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続されたモジュール部品の一例を示す断面図である。
次に、本発明の実施形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態におけるモジュール部品１０００の構成を示す上面図である。また、図１のＡ−Ａ‘断面図を図２に示す。図１および図２を参照すると、モジュール部品１０００は、基板１００上に素子２００、２０１、２０２を備える。また、電子部品である素子２００、２０１、２０２の側面の周囲および各素子間には充填材料４００による層が形成されている。基板１００の上面と素子２００、２０１、２０２および充填材料４００の底面とは接続材料３００を介して固定または接着される。
モジュール部品１０００は、基板１００の上面に６つの基板電極６００、６０１を備える。基板電極６００は、図１の左側に形成された３つの電極で、基板電極６０１は、図１の右側に形成された３つの電極である。また、各素子の上面に６つの素子電極を備え、金属ワイヤによって特定の素子間が電気的に接続される。各素子の底面及び側面には、電気的接続のための電極および端子は、形成されていない。素子２００の片側３つの素子電極は、基板電極６００に接続され、素子２０２の片側３つの素子電極は、基板電極６０１に接続される。
その電気的接続の一例をさらに詳しく説明する。基板１００の上面の３つの基板電極６００と素子２００の上面の３つの素子電極５００とは、金属ワイヤ７００によってそれぞれ電気的に接続される。素子２００の上面の３つの素子電極５０１と素子２０１の上面の３つの素子電極５０２とは、金属ワイヤ７０１によってそれぞれ電気的に接続される。素子２０１の上面の３つの素子電極５０３と素子２０２の上面の３つの素子電極５０４とは、金属ワイヤ７０２によってそれぞれ電気的に接続される。素子２０２の上面の３つの素子電極５０５と基板１００の上面の３つの基板電極６０１とは、金属ワイヤ７０３によってそれぞれ電気的に接続される。なお、基板１００上の基板電極の数および各素子上の素子電極の数はこれに限らない。
充填材料４００は、絶縁性を有する材料である。たとえば感光性樹脂や熱可塑性樹脂、及び熱硬化性樹脂が用いられる。
接続材料３００は、基板１００と素子２００、２０１、２０２を接続する。接続材料３００は、通電中の素子が放出する熱を拡散することおよび素子と基板との十分な接続強度を得ることが求められる。通常、銀（Ａｇ）や銅（Ｃｕ）などの金属フィラを含有した導電性樹脂が使用される。なお、基板１００および素子２００、２０１、２０２の接続材料３００が接触する面部分には、電極等の導電材料が形成されていない。接続材料３００は、導電性樹脂であるが、素子２００、２０１、２０２の間の電気的接続材料として、および各素子と基板１００との間の電気的接続材料として機能させる目的で使用されていない。しかし、素子のタイプによっては、そのような目的を兼ねてもよい。
次に、第１の実施の形態におけるモジュール部品１０００の製造方法について図３〜図７を参照して説明する。なお、図３〜図７は図２と同様のＡ−Ａ‘断面図として示す。
まず、支持部材８００上に素子２００、２０１、２０２がフェイスアップで載せられ、モジュール部品１０００における各素子の位置が決定される。図３は、本実施の形態に係る支持部材８００上に素子２００、２０１、２０２が載せられ、各素子の位置が決定された製造途中のモジュール部品の一例を示す断面図である。
支持部材８００は、載せられた素子を固定するために表面に一定の粘着性を有する部材である。支持部材８００としてはたとえばアクリルシートが用いられる。また、一定の粘着性とは、後述する剥離工程で容易に支持部材８００上の形成物から支持部材８００が剥離される程度の粘着力を有することである。本実施形態では平面状の支持部材８００を用いる。
次に、位置が決定された素子２００、２０１、２０２の各側面の周囲および各素子間に、充填材料４００による層が形成される。図４は、本実施の形態に係る支持部材８００上において位置が決定された素子２００、２０１、２０２側面の周囲および各素子間に、充填材料４００による層が形成された製造途中のモジュール部品の一例を示す断面図である。充填材料４００の供給方法としては、ディスペンス方式など、どのような方法でもよい。充填材料４００の供給量は、層形成後に各素子と密着性が確保でき、また各素子の周囲が全て覆われる供給量であればよい。また充填材料４００の層の厚さは、充填材料４００の層が接する素子の厚みより薄くても構わない。また、素子の厚みよりも充填材料４００の層が厚く形成された場合においても、素子上の素子電極に充填材料４００が付着していなければよい。また、充填材料４００による層の形成方法は、たとえば支持部材８００上の素子２００、２０１、２０２側面の周囲および各素子間に樹脂状の材料を注入し、硬化して層を形成する。硬化の手段は使用する材料の種類によって決定される。たとえば、支持部材８００としてアクリルシートが用いた場合、アクリルシートに耐熱性がないため、充填材料４００として感光性樹脂を使用する。この場合、支持部材８００上の素子２００、２０１、２０２の側面の周囲および各素子間に感光性樹脂を注入した後、光を照射して感光性樹脂を硬化させる。
次に、前工程によって形成された支持部材８００上の形成物から支持部材８００が剥離される。図５は本実施の形態に係る支持部材８００上の形成物から支持部材８００が剥離された製造途中のモジュール部品の一例を示す断面図である。支持部材８００を剥離するに際して、前工程によって形成された支持部材８００上の形成物を、図示しない吸着固定手段により固定した上で支持部材８００を剥離してもよい。
次に、支持部材８００から剥離された図５に示す形成物が基板１００上に接続材料３００を介して接続される。図６は本実施の形態に係る支持部材８００から剥離された形成物が基板１００上に接続材料３００を介して接続された製造途中のモジュール部品の一例を示す断面図である。このとき各素子がフェイスアップとなるよう支持部材８００から剥離された形成物が接続される。素子２００、２０１、２０２とその側面の周囲および各素子間に形成された充填材料４００の層からなる形成物の底面全域に接続材料３００が塗布され、通電中の素子が放出する熱を十分拡散でき、かつ素子と基板との十分な接続強度が得られる厚みとなるよう接続材料３００の供給量や供給パターンを制御することが望ましい。接続材料３００の供給方法としては、ディスペンス方式や印刷方式など、どのような方法でもよい。また、素子と基板との十分な接続強度が得られるための後処理を適宜実施してもよい。たとえば、接続材料３００にＡｇやＣｕなどの金属フィラを含有した導電性樹脂を用いた場合、熱硬化処理を行う。
次に、基板１００上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続する。図７は本実施の形態に係る基板１００の上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続されたモジュール部品１０００の一例を示す断面図である。具体的な接続は、図1で説明した通りである。
以上で、モジュール部品１０００の製造方法の説明を終了する。
次に、本発明の第１の実施の形態の効果について説明する。
上述した本実施形態におけるモジュール部品１０００は、接続信頼性の向上が図られ、また電気的不良を抑制できる。
その理由は、以下のような構成を含むからである。即ち、モジュール部品１０００において、複数個の素子の周囲に充填材料４００が形成され、基板１００上に接続材料３００を介し接続されているからである。また、このような構成により、素子と基板１００との接続面積を広く採ることができる。
また、各素子は互いに離れて配置され、また、各素子間が充填材料４００の層が形成されている。これにより、モジュール部品１０００は、十分な接続強度が得られ、また、接続材料３００の供給量が過剰になったとしても、導電性の接続材料３００の各素子の回路面への這い上がりを防止できる。したがって、接続信頼性の一層の向上が図られ、また電気的不良を抑制できるという効果を高めることができる。
［第２の実施形態］
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
図８は、本発明の第２の実施形態に係るモジュール部品１００１の構成を示す断面図である。この断面図は第１の実施の形態における図２のモジュール部品１０００のＡ−Ａ‘断面図と同じ位置の断面図である。
図８を参照すると、本実施形態におけるモジュール部品１００１は、第１の実施形態のそれと比べて、接続材料３０１と充填材料４０１が異なる。また、製造工程において使用される支持部材８０１の形状が第１の実施形態における支持部材８００と異なる。
充填材料４０１は、第１の実施形態の充填材料４００と異なり、底面が各素子の底面と同一平面上にはなく、充填材料４０１の層が各素子の底面の一部にまで形成され、かつ各素子底面より突出した構造となっている。これに伴い、接続材料３０１は各素子とその側面の周囲および各素子間に形成された充填材料の層からなる形成物の底面のみならず、充填材料４０１が形成する突出部の側面でも接続されている。
次に、第２の実施の形態におけるモジュール部品１００１の製造方法について図９〜図１３を参照して説明する。なお、図９〜図１３も図２、図８と同様のＡ−Ａ‘断面図として示す。第１の実施形態と重複する内容については省略する。
まず、支持部材８０１上に素子２００、２０１、２０２がフェイスアップで載せられ、モジュール部品１００１における各素子の位置が決定される。図９は、本実施の形態に係る支持部材８０１上に素子２００、２０１、２０２が載せられ、各素子の位置が決定された製造途中のモジュール部品の一例を示す断面図である。
支持部材８０１は、第１の実施形態における支持部材８００と同様、載せられた素子を固定するために表面に一定の粘着性を有する部材であるが、素子２００、２０１、２０２が載せられる部分のみ各素子に接する面が突出していることが異なる。また、支持部材８０１の突出部分すなわち各素子に接する部分は、それぞれ載せられている素子より小さい面積とする。また、支持部材８０１の突出部分の高さ（厚さ）は、後述する接続材料３０１が、通電中の素子が放出する熱を十分拡散でき、かつ十分な接続強度が得られる厚みとなるよう調整された高さとしてもよい。また更に、後述する剥離工程で容易に剥離するため、支持部材８０１の突出部分の側面はテーパ状とし、支持部材８０１の突出部分を含めた支持部材８０１の上面には離型材を供給してもよい。また、支持部材８０１の表面に一定の粘着性を有さず、載せられた素子を固定する機構、たとえば吸引する機構を有してもよい。
次に、位置が決定された素子２００、２０１、２０２の側面の周囲および各素子間に、充填材料４０１による層が形成される。図１０は、本実施の形態に係る支持部材８０１上において位置が決定された素子２００、２０１、２０２側面の周囲、底面の一部および各素子間に、充填材料４０１による層が形成された製造途中のモジュール部品の一例を示す断面図である。充填材料４０１による層の形成方法は、たとえば充填材料４０１として感光性樹脂を用いる場合、支持部材８０１の材質に透明なガラスなどを用い、支持部材８０１の底面側より光を当て感光させることで硬化することができる。支持部材８０１の底面側より光を当てることで、各素子の底面の一部に供給された充填材料４０１すなわち感光性樹脂も感光し硬化することができる。
次に、前工程によって形成された支持部材８０１上の形成物から支持部材８０１が剥離される。図１１は本実施の形態に係る支持部材８０１上の形成物から支持部材８０１が剥離された製造途中のモジュール部品の一例を示す断面図である。この時、支持部材８０１の突出部分の側面がテーパ状であること、支持部材８０１の突出部分を含む支持部材８０１上面には離型材が供給されている場合、容易に支持部材８０１から周囲に充填材料４０１が形成された複数の素子を剥離することができる。ここで、各素子の底面や充填材料４０１の表面に離型材が残存している場合、離型材を除去するために必要な処置を行ってもよい。たとえばＡｒプラズマ処理などでエッチングし各素子の底面や充填材料４０１の表面の改質を図ってもよい。剥離後の充填材料４０１は、支持部材８０１の突出部分の高さの分、各素子の底面より突出した形状として形成される。従って、支持部材８０１の突出部分の高さによって、充填材料４０１の突出部分の高さを容易に制御することが可能である。
次に、支持部材８０１から剥離された形成物が基板１００上に接続材料３０１を介して接続される。図１２は本実施の形態に係る支持部材８０１から剥離された形成物が基板１００上に接続材料３０１を介して接続された製造途中のモジュール部品の一例を示す断面図である。このとき各素子がフェイスアップとなるよう支持部材８０１から剥離された形成物が接続される。素子２００、２０１、２０２とその側面の周囲、底面の一部および各素子間に形成された充填材料４０１の層からなる形成物の底面全域に接続材料３００が塗布され、通電中の素子が放出する熱を十分拡散でき、かつ素子と基板との十分な接続強度が得られる厚みとなるよう接続材料３００の供給量や供給パターンを制御することが望ましい。また、基板１００上に周囲に充填材料４０１が形成された複数の素子を加重制御方式で実装し、充填材料４０１で支持され、素子の底面では任意の接続材料３０１の厚みが得られるようにしてもよい。
次に、基板１００上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続する。図１３は本実施の形態に係る基板１００上面の各基板電極と各素子上面の各素子電極とを金属ワイヤを用いて電気的に接続されたモジュール部品１００１の一例を示す断面図である。
以上で、モジュール部品１００１の製造方法の説明を終了する。
次に、本発明の第２の実施の形態の効果について説明する。
上述した本実施形態におけるモジュール部品１００１は、より高く接続信頼性の向上が図られる。
その理由は、以下のような構成を含むからである。即ち、モジュール部品１００１は、充填材料４０１の層が各素子の裏面より突出した構造であり、充填材料４０１が形成する突出部の側面でも接続材料と接続することができる。したがって、より広く接続面積が確保されるので、モジュール部品１００１は、より高く接続信頼性の向上が図られるという効果が得られる。
以上、各実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しえる様々な変更をすることができる。
１００ 基板
２００、２０１、２０２ 素子
３００、３０１ 接続材料
４００、４０１ 充填材料
５００、５０１、５０２、５０３、５０４、５０５ 素子電極
６００、６０１ 基板電極
７００、７０１、７０２、７０３ 金属ワイヤ
８００、８０１ 支持部材

Claims (3)

  1. 支持部材上に複数個の素子をフェイスアップで搭載し、
    前記支持部材上に搭載された複数個の前記素子の周囲を覆うように充填材料を形成し、
    前記支持部材より周囲に前記充填材料が形成された複数個の前記素子を剥離し、
    基板上に接続材料を供給し、周囲に前記充填材料が形成された複数個の前記素子をフェイスアップで実装し、
    複数個の前記素子上に形成された任意の素子電極間、又は任意の前記素子電極と基板電極間を金属ワイヤで接続する
    モジュール部品製造方法。
  2. 前記支持部材表面に突出部分が形成され、
    前記突出部分上に複数個の前記素子をフェイスアップで搭載し、
    前記支持部材上に搭載された複数個の前記素子の周囲および底面の一部を覆うように充填材料を形成する請求項１記載のモジュール部品製造方法。
  3. 感光性の絶縁性樹脂を前記支持部材上に搭載された複数個の前記素子の周囲または周囲と底面の一部を覆うように供給し、
    前記支持部材裏面より光を当て感光させることで硬化させ充填材料を形成する請求項１または２に記載のモジュール部品製造方法。
JP2014181857A 2014-09-08 2014-09-08 モジュール部品製造方法 Active JP6405810B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014181857A JP6405810B2 (ja) 2014-09-08 2014-09-08 モジュール部品製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014181857A JP6405810B2 (ja) 2014-09-08 2014-09-08 モジュール部品製造方法

Publications (2)

Publication Number Publication Date
JP2016058464A JP2016058464A (ja) 2016-04-21
JP6405810B2 true JP6405810B2 (ja) 2018-10-17

Family

ID=55758842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014181857A Active JP6405810B2 (ja) 2014-09-08 2014-09-08 モジュール部品製造方法

Country Status (1)

Country Link
JP (1) JP6405810B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115553A (en) * 1980-02-18 1981-09-10 Fujitsu Ltd Method of mounting integrated circuit
JPS61156792A (ja) * 1984-12-28 1986-07-16 株式会社東芝 回路モジユ−ルの製造方法
JPS6464293A (en) * 1987-09-03 1989-03-10 Toshiba Corp Manufacture of circuit module
JPH0456137A (ja) * 1990-06-26 1992-02-24 General Electric Co <Ge> 高密度相互接続組立体に用いるダイ接続方法
JP2002076190A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 回路基板、半導体装置及びこれらの製造方法
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
JP5454154B2 (ja) * 2010-01-13 2014-03-26 日亜化学工業株式会社 発光装置および発光装置の製造方法
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
JP5804203B2 (ja) * 2012-07-11 2015-11-04 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016058464A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
US9510450B2 (en) Printed wiring board and method for manufacturing the same
JP2009158770A (ja) 配線基板の製造方法
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011060859A (ja) 電子部品の製造方法および電子部品
JP6589985B2 (ja) Ｌｅｄ搭載基板の製造方法
JP6405810B2 (ja) モジュール部品製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP2017174953A (ja) プリント配線板およびプリント配線板の製造方法
JP6332330B2 (ja) 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
KR20170000795A (ko) 배선기판 및 그 제조방법
JP2007250619A5 (ja)
JP2015204379A (ja) プリント配線板
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
JP5573851B2 (ja) 部品内蔵基板の製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
JP6367902B2 (ja) 配線基板
JP2016025337A (ja) 配線基板
JP6075789B2 (ja) 配線基板の製造方法
JP6062872B2 (ja) 配線基板
JP2016025096A (ja) プリント配線板およびその製造方法
JP2004165321A (ja) 配線基板およびその製造方法
JP5610039B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6405810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150