JP6467797B2 - 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 - Google Patents
配線基板、配線基板を用いた半導体装置およびこれらの製造方法 Download PDFInfo
- Publication number
- JP6467797B2 JP6467797B2 JP2014144428A JP2014144428A JP6467797B2 JP 6467797 B2 JP6467797 B2 JP 6467797B2 JP 2014144428 A JP2014144428 A JP 2014144428A JP 2014144428 A JP2014144428 A JP 2014144428A JP 6467797 B2 JP6467797 B2 JP 6467797B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating resin
- opening
- ring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
100A…実装用基板
102…ペリフェラルタイプの半導体チップ
104…バンプ
106…基板本体
108…配線層
109…実装パッド
109B…実装パッド接合部
110…ソルダーレジスト
112A…開口部
114…バンプ
116…はんだ
118…アンダーフィルレジン
200…絶縁樹脂
Claims (6)
- コア基板上に、配線層と、前記配線層の一部を露出させるリング状開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂層とを備える配線基板の製造方法であって、
前記リング状開口部内のうち、前記リング状開口部の外側の外周縁近傍の領域のみに液状の絶縁樹脂を塗布し、塗布した液状の前記絶縁樹脂を前記開口部から露出する前記配線層の前記一部の周囲に毛細管現象により流動させ、塗布した前記絶縁樹脂を硬化させ、前記絶縁樹脂を塗布していない前記リング状開口部内の前記配線層の表面を、半導体チップと接続するための実装パッド接合部として露出させることを特徴とする、配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法において、前記開口部から露出する前記配線層の前記一部の周囲に流動させる前記絶縁樹脂を表面実装素子の実装時に用いるアンダーフィル材と同一とすることを特徴とする、配線基板の製造方法。
- コア基板と、
コア基板上に形成された配線層と、
前記配線層の一部を露出させるためのリング状開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂と、
前記リング状開口部内において、前記リング状開口部から露出する前記配線層の前記一部の周囲に充填されると共に、前記リング状開口部内の前記配線層の表面のうち、前記リング状開口部の外側の外周縁近傍の部分のみを覆い、前記リング状開口部内の前記配線層の表面の他の部分を半導体チップと接続するための実装パッド接合部として露出させ、前記配線層の前記一部の表面のうちの、前記実装パッド接合部を除く部分から前記コア基板の表面にかけて設けられた内部絶縁性樹脂と、
外部接続用バンプとを備える、配線基板。 - 半導体装置の製造方法であって、
コア基板上に、配線層と、前記配線層の一部を露出させる開口部を有するように形成され、前記配線層を覆う外部絶縁性樹脂層とを備える配線基板を用意し、
前記開口部内の一部の領域に液状の絶縁樹脂を塗布し、塗布した液状の前記絶縁樹脂を前記開口部から露出する前記配線層の前記一部の周囲に毛細管現象により流動させ、塗布した前記絶縁樹脂を硬化させ、
前記開口部から露出する前記配線層の前記一部の上に半導体チップを実装し、
実装した前記半導体チップと前記配線基板との間に、アンダーフィル材を充填する、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、前記開口部から露出する前記配線層の前記一部の周囲に流動させる前記絶縁樹脂を前記アンダーフィル材と同一とすることを特徴とする、半導体装置の製造方法。
- 請求項3に記載の配線基板と、
前記開口部から露出する前記配線層の前記一部の上に実装される半導体チップと、
前記半導体チップと前記配線基板の間に充填されるアンダーフィル材とを備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144428A JP6467797B2 (ja) | 2014-07-14 | 2014-07-14 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144428A JP6467797B2 (ja) | 2014-07-14 | 2014-07-14 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016021482A JP2016021482A (ja) | 2016-02-04 |
JP6467797B2 true JP6467797B2 (ja) | 2019-02-13 |
Family
ID=55266153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014144428A Active JP6467797B2 (ja) | 2014-07-14 | 2014-07-14 | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6467797B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6858576B2 (ja) | 2017-01-30 | 2021-04-14 | 新光電気工業株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
JP4751121B2 (ja) * | 2005-07-22 | 2011-08-17 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP4747770B2 (ja) * | 2005-10-04 | 2011-08-17 | 日立化成工業株式会社 | プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 |
JP4971243B2 (ja) * | 2008-05-15 | 2012-07-11 | 新光電気工業株式会社 | 配線基板 |
KR20140082444A (ko) * | 2012-12-24 | 2014-07-02 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
-
2014
- 2014-07-14 JP JP2014144428A patent/JP6467797B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016021482A (ja) | 2016-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000076384A (ko) | 반도체 패키지 | |
TW201208022A (en) | Flip chip package assembly and process for making same | |
US9171814B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP6242231B2 (ja) | 半導体装置及びその製造方法 | |
JP5015065B2 (ja) | 配線基板 | |
JP2011166081A (ja) | 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法 | |
TWI501369B (zh) | 銲料安裝基板及其製造方法,以及半導體裝置 | |
US9524944B2 (en) | Method for fabricating package structure | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6467797B2 (ja) | 配線基板、配線基板を用いた半導体装置およびこれらの製造方法 | |
US7859121B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP5229267B2 (ja) | 電子装置 | |
JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP4525148B2 (ja) | 半導体装置およびその製造方法 | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2006108182A (ja) | 半導体装置およびその実装体およびその製造方法 | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 | |
JP5649771B2 (ja) | 部品内蔵配線板 | |
JP2010040891A (ja) | 部品内蔵配線板 | |
JP2011035269A (ja) | 半導体装置及びその製造方法 | |
JP2006237367A (ja) | プリント配線板 | |
JP6623978B2 (ja) | 電子部品の接合構造および電子部品接合体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6467797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |