Nothing Special   »   [go: up one dir, main page]

JP6462325B2 - 表示装置の製造方法および表示装置の端子露出方法 - Google Patents

表示装置の製造方法および表示装置の端子露出方法 Download PDF

Info

Publication number
JP6462325B2
JP6462325B2 JP2014231278A JP2014231278A JP6462325B2 JP 6462325 B2 JP6462325 B2 JP 6462325B2 JP 2014231278 A JP2014231278 A JP 2014231278A JP 2014231278 A JP2014231278 A JP 2014231278A JP 6462325 B2 JP6462325 B2 JP 6462325B2
Authority
JP
Japan
Prior art keywords
substrate
terminal
display device
bonding material
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014231278A
Other languages
English (en)
Other versions
JP2016095389A (ja
Inventor
和浩 小高
和浩 小高
佐藤 敏浩
敏浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014231278A priority Critical patent/JP6462325B2/ja
Priority to US14/930,771 priority patent/US9601715B2/en
Publication of JP2016095389A publication Critical patent/JP2016095389A/ja
Application granted granted Critical
Publication of JP6462325B2 publication Critical patent/JP6462325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置の製造方法に関する。
OLED(Organic Light Emitting Diode)等の自発光の素子を用いた表示装置は、一般に、OLEDおよびこれを駆動するトランジスタが形成された基板と、この基板上の各素子を封止するための対向基板とを貼り合わせて作製される。このとき、素子の劣化を抑制するためOLEDを覆う封止層が形成される。封止層は絶縁性材料で形成される。
表示装置には、FPC(Flexible printed circuits)、ドライバIC等、別の基板等を接続するための端子が設けられている。絶縁性材料である封止層がこの端子を覆って形成されてしまうと、端子上の封止層を除去して端子の導電表面を露出させる必要がある。そのため、端子上に封止層が形成されないようにしたり、端子上に封止層が形成された場合には、この封止層を除去したりする必要がある。
特許文献1に記載された技術によれば、端子上に予め剥離層を形成しておき、剥離層上に封止層が形成されるようにする。これによって、端子部分の対向基板を除去する際に、端子上に形成された封止層と剥離層とを対向基板とともに除去し、端子を露出させている。
特開2009−64590号公報
特許文献1の技術のように、対向基板を除去することによって端子上の封止層を除去することは、製造工程をより簡易にすることができる一方、封止層の除去ができずに端子の導電表面を露出できない部分が生じて歩留まりを低下させる場合もあった。そこで、より確実に端子上の封止層を除去することによって、歩留まりを向上させることが望まれている。
本発明の目的は、端子上に形成された封止層を除去する際の歩留まりを向上させることにある。
本発明の一態様は、複数の表示装置をそれぞれに分離して前記表示装置を製造する方法であって、有機層を含む発光素子、当該発光素子を覆う封止層、および当該発光素子を発光させるための駆動素子を含む表示領域と、当該駆動素子に信号を供給するための端子が配置された端子領域とを備える第1基板に対して、少なくとも前記表示領域に配置された第1貼り合わせ材と前記端子領域の一部であって前記端子を覆うように配置された第2貼り合わせ材とを挟んで、第2基板を貼り合わせ、それぞれの前記表示装置毎の前記端子領域と前記表示領域との間における切断位置において、前記第2基板を切断してから、前記端子領域の前記第2基板を前記表示装置から除去し、複数の前記表示装置からそれぞれの前記表示装置に分離することを含み、前記端子領域の前記端子上に前記有機層および前記封止層が形成され、前記第2貼り合わせ材は、前記第1貼り合わせ材よりも前記第2基板に対する単位面積当たりの接着力が強く、前記表示装置に分離するときに、前記端子領域の前記第2基板を前記表示装置から除去し、前記端子領域の前記第2基板を前記表示装置から除去するときに、前記第2基板に接着された第2貼り合わせ材を介して前記端子上に形成された前記有機層および前記封止層を当該第2基板とともに除去して当該端子の少なくとも一部を露出させることを特徴とする表示装置の製造方法を提供する。
また、本発明の一態様は、複数の表示装置をそれぞれに分離して前記表示装置の端子を露出する方法であって、有機層を含む発光素子、当該発光素子を覆う封止層、および当該発光素子を発光させるための駆動素子を含む表示領域と、当該駆動素子に信号を供給するための端子が配置された端子領域とを備える第1基板に対して、少なくとも前記表示領域に配置された第1貼り合わせ材と前記端子領域の一部であって前記端子を覆うように配置された第2貼り合わせ材とを挟んで、第2基板を貼り合わせ、それぞれの前記表示装置毎の前記端子領域と前記表示領域との間における切断位置において、前記第2基板を切断し、複数の前記表示装置からそれぞれの前記表示装置に分離することを含み、前記端子領域の前記端子上に前記有機層および前記封止層が形成され、前記第2貼り合わせ材は、前記第1貼り合わせ材よりも前記第2基板に対する単位面積当たりの接着力が強く、前記表示装置に分離するときに、前記端子領域の前記第2基板を前記表示装置から除去し、前記端子領域の前記第2基板を前記表示装置から除去するときに、前記第2基板に接着された第2貼り合わせ材を介して前記端子上に形成された前記有機層および前記封止層を当該第2基板とともに除去して当該端子の少なくとも一部を露出させることを特徴とする表示装置の端子露出方法を提供する。
また、本発明の一態様は、有機層を含む発光素子、当該発光素子を覆う封止層、および当該発光素子を発光させるための駆動素子を含む表示領域と、当該駆動素子に信号を供給するための端子が配置された端子領域とを備え、当該端子が露出された第1基板と、第1貼り合わせ材を挟んで前記第1基板の前記表示領域に貼り合わされた第2基板と、を含み、前記第2基板と前記第1基板との間の第1貼り合わせ材が、前記第2基板の前記端子領域側の端部よりも突出していることを特徴とする表示装置を提供する。
本発明の第1実施形態における表示装置の概略構成を示す平面図である。 本発明の第1実施形態における表示装置の断面構成(図1における断面線A−A’の断面構造)を示す模式図である。 本発明の第1実施形態における表示装置の断面構成(図1における断面線B−B’の断面構造)を示す模式図である。 本発明の第1実施形態における第1基板と第2基板とを貼り合わせる方法を説明する図である。 本発明の第1実施形態における貼り合わせ基板の断面構成(図6における断面線C−C’の断面構造)を示す模式図である。 本発明の第1実施形態における第2貼り合わせ材が配置される領域を示す平面図である。 本発明の第1実施形態における貼り合わせ基板の断面構成(図6における断面線D−D’の断面構造)を示す模式図である。 本発明の第1実施形態における表示装置を分離する方法を説明する図である。 本発明の第2実施形態における貼り合わせ基板の断面構成(図5に対応)を示す模式図である。 本発明の第2実施形態における貼り合わせ基板の断面構成(図7に対応)を示す模式図である。 本発明の第2実施形態における表示装置を分離する方法を説明する図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
<第1実施形態>
[概略構成]
本発明の一実施形態における表示装置は、発光素子としてOLEDを用いた有機EL(Electro−Luminescence)表示装置である。この例での有機EL表示装置は、白色光を放出するOLEDを用いる。このOLEDからの白色光を、カラーフィルタに通過させてカラー表示を得る。なお、この有機EL表示装置は、カラーフィルタを用いずに、赤、緑、青の光をそれぞれ放出するOLEDを用いてカラー表示を得るものであってもよい。
表示装置は第1基板と第2基板とが貼り合わせ材によって貼り合わされた構成になっている。第1基板には、OLEDの発光状態を制御するための薄膜トランジスタ(TFT:Thin Film Transistor)等の駆動素子、および駆動素子に信号を供給するための端子が配置されている。第2基板には、カラーフィルタ等が形成されている。
第1基板に配置されたOLEDからの光は、第1基板側とは反対側に放出され、第2基板に配置されたカラーフィルタを通してユーザに視認されるトップエミッション方式が用いられている。
本発明の一実施形態における表示装置は、以下に説明するとおり、端子上の第2基板を除去する際に、端子上に形成された絶縁性材料を容易に除去することができ、歩留まりを向上させることができる。
[表示装置1の外観構成]
図1は、本発明の一実施形態における表示装置1000の概略構成を示す平面図である。表示装置1000は、端子領域TA、表示領域DAおよび走査線駆動回路103が配置された第1基板1と、表示領域DAおよび走査線駆動回路103を覆うように配置された第2基板2とを備えている。第2基板2には、カラーフィルタ等が配置されている。
表示領域DAには、走査線101、および走査線101と垂直に交わるデータ信号線102が配置されている。走査線101とデータ信号線102との交差部に対応する位置には、画素105が配置されている。画素105は、マトリクス状に配置されている。なお、図1においては、1つの画素105につき、走査線101またはデータ信号線102に沿った方向に延びる信号線が1本であるが、複数であってもよい。また、表示領域DAには電源線等の所定の電圧を供給する配線が配置されてもよい。
端子領域TAは、第1基板1にドライバIC、FPC等の別の基板等を接続するための端子15が配置されている。これらの基板を接続するために、端子領域TAには第2基板2が存在せず、また端子15の導電表面が露出されている。
走査線駆動回路103は、走査線101に走査信号を供給する。例えば、端子15にドライバICが接続されると、このドライバICによってデータ信号線102がデータ電圧を供給され、また、走査線駆動回路103が制御される。なお、表示領域DAの周囲に、その他の駆動回路がさらに設けられていてもよい。
各画素105には、走査信号およびデータ電圧に基づいて発光を制御するための画素回路と、画素回路によって発光が制御される発光素子(OLED)とを含む表示素子が配置されている。画素回路は、例えば、薄膜トランジスタおよびコンデンサを含み、走査信号およびデータ電圧によって薄膜トランジスタを駆動して、発光素子の発光を制御する。この発光の制御によって、表示領域DAに画像が表示される。
[表示装置1000の断面構成]
続いて、表示装置1000の断面構成について説明する。本実施形態の特徴部分をより明確に示すため、基板端部近傍についての断面構成を説明する。以下では、図1における断面線A−A’およびB−B’の断面構造の模式図を用いて具体的に説明する。
図2は、本発明の第1実施形態における表示装置の断面構成(図1における断面線A−A’の断面構造)を示す模式図である。図3は、本発明の第1実施形態における表示装置の断面構成(図1における断面線B−B’の断面構造)を示す模式図である。図2、3は、各断面線に対応する端面図を示している。以下の断面構成を示す模式図についても、それぞれ端面図として示している。
第1基板1における第1支持基板10および第2基板2における第2支持基板20は、ガラス基板である。なお、第1支持基板10および第2支持基板20の一方または双方が、フレキシブル性を有する有機樹脂基板であってもよい。
第1基板1の構成について説明する。第1支持基板10上に、薄膜トランジスタ110が配置されている。薄膜トランジスタ110は、半導体層111、ゲート電極113、および、半導体層111のソースまたはドレインに接続された導電層115を含む。ゲート電極113および導電層115は、配線としても用いられてもよい。
薄膜トランジスタ110を覆うように、層間絶縁層200が配置されている。層間絶縁層200上には画素電極300が配置されている。層間絶縁層200は、例えば、感光性のアクリル樹脂を塗布し、露光、現像、および焼成を経て、所望のパターンが形成される。なお、図2、3において、層間絶縁層200は、単層で表されているが、複数の絶縁膜の積層であってもよい。この場合、複数の絶縁膜の間に配線が設けられていてもよい。
画素電極300は、層間絶縁層200に設けられたコンタクトホール250を介して薄膜トランジスタ110に接続されている。表示装置1は、トップエミッション方式で画像を表示するため、画素電極300は光透過性を有しなくてもよい。したがって、画素電極300は、OLEDが放出した光を反射する層を含んでいてもよい。この例では、画素電極300は、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)などの金属酸化物およびその下層に光を反射する電極(Al、Ag等)含み、OLEDのアノード電極となる。
この例では、画素電極300は、上記の半導体層111および導電層115とともに、積層されて、端子領域TAにおいて端子15を形成する。
バンク層400は、画素電極300の端部および隣接する画素間を覆い、画素電極300の一部を露出する開口部を備えている。バンク層400は、感光性のアクリル樹脂を塗布し、露光、現像、および焼成を経て、所望のパターンが形成される。
OLED層500は、画素電極300とバンク層400とを覆う。OLEDは、有機層を積層した素子であり、例えば、画素電極300側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層および電子注入層を積層した素子である。OLED層500は、例えば、マスク等を用いて所定の領域に蒸着して形成される。この例では、表示領域DAの発光領域に形成される。
光透過性電極600は、OLED層500を覆い、OLEDのカソード電極を形成する。光透過性電極600は、OLEDからの光を透過する電極であり、例えば、ITO、IZOなどの金属酸化物、または光が透過する程度に薄い金属層等を含む。光透過性電極600は、マスク等を用いて所定の領域にスパッタ等にて形成される。
画素電極300と光透過性電極600とを介してOLED層500に電流が供給されると、画像を表示させる光が光透過性電極600を通して放出される。そのため、バンク層400によって露出された画素電極300の領域が発光領域となる。
封止層700は、OLED層500への水分、ガス等の発光層を劣化させる成分の到達を抑制するための層であり、光透過性電極600を覆う窒化シリコン等の無機絶縁層である。封止層700は、端子領域TA側において除去されており、封止層700の端部700eが端子領域TA側に存在する。
端子領域TAには、端子15が配置されている。端子15は、この例では、半導体層111、導電層115および画素電極300の積層構造を有している。画素電極300が端子15の導電表面として露出されている。なお、端子15の構造は、図2に示す積層構造に限られず、さらに多くの層が積層されていてもよいし、単層であってもよい。すなわち、端子15は、導電表面を有し、その導電表面が露出してればよい。以上が第1基板1についての説明である。
続いて、第2基板2の構成について説明する。第2支持基板20には、遮光層950および赤(R)、緑(G)、青(B)に対応するカラーフィルタが設けられている。遮光層950は、金属等の遮光性のある材料で形成されている。また、遮光層950は、この例では、色が異なる画素の境界部分および表示領域DAの外側の領域に形成されている。
カラーフィルタ900R、900G、900Bは、各画素の発光領域に対応して配置されている。カラーフィルタ900R、900G、900Bは、各色を呈する顔料を含む感光性の樹脂を塗布し、露光、現像、および焼成を経て、所望のパターンが形成される。印刷方式、インクジェット方式を用いて形成されてもよい。なお、図2、3においては、発光領域に対応して配置された例として、カラーフィルタ900Bを示し、カラーフィルタ900R、900Gについては、省略している。
第1貼り合わせ材810は、第1基板1と第2基板2とを貼り合わせる材料であり、例えば、アクリル樹脂である。第1貼り合わせ材810は、少なくとも表示領域DAに配置されている。したがって、第1貼り合わせ材810は、光透過性を有する。第1貼り合わせ材810は、第1基板1と第2基板2との間に充填されるため、充填材といった表現が用いられる場合がある。
端子領域TAにおいては、端子15の導電表面を露出させるため、図2に示すように、第2支持基板20および第1貼り合わせ材810が存在しない。そのため、端子領域TA側には、第2支持基板20の端部20e、第1貼り合わせ材810の端部810eが存在する。また、この端部810eは、端部20eよりも端子領域TA側に突出している。この構造によって、第2基板20の端部20eの第1貼り合わせ材810側が欠けにくくなる。その結果、第2基板20が第1貼り合わせ材810から剥離しにくくなる、すなわち、ピール強度(剥離強度)が向上する。
第1基板1のうち端子領域TA側の辺以外の3辺については、図3に示すように、第1貼り合わせ材810の端部810e、第1基板10の端部10eおよび第2基板20の端部20eは、それぞれの位置がほぼ揃っている。
[第1基板と第2基板とを貼り合わせる方法]
複数の表示装置1000に分離される前の第1基板(以下、第1基板1Yという)と第2基板(以下、第2基板2Yという)とが貼り合わされる。以下、第1基板1Yと第2基板2Yとが貼り合わされた状態の構成を、全体として貼り合わせ基板という場合がある。その後、貼り合わせ基板が切断されて、複数の表示装置1000に分離される。
図4は、本発明の第1実施形態における第1基板と第2基板とを貼り合わせる方法を説明する図である。遮光層950、およびカラーフィルタ900R、900G、900Bが形成された第2基板2Yに、硬化前の第1貼り合わせ材815および硬化前の第2貼り合わせ材825を吐出する。この例では、第2貼り合わせ材825は、第1貼り合わせ材815よりも粘度が高い。なお、第1貼り合わせ材815を硬化したものが第1貼り合わせ材810、第2貼り合わせ材825を硬化したものが第2貼り合わせ材820として表記している。
第2貼り合わせ材825は、端子領域TAの一部に吐出される。また、第1貼り合わせ材815は、第2貼り合わせ材825が吐出された領域以外に分散して吐出される。後述のように第1基板1Yと第2基板2Yとを押しつけて貼り合わせた後に、第2貼り合わせ材825が端子15を覆い、それ以外の領域(少なくとも表示領域DA)を第1貼り合わせ材815が覆う(図5参照)ように、それぞれの吐出位置が制御される。なお、第2貼り合わせ材825は、第1貼り合わせ材815よりも粘度が高いため、吐出位置の制御性が高くなり、端子領域TAから外側にはみ出さないように制御しやすい。一方、第1貼り合わせ材815は、粘度が低いため、表示領域DAにおいて全体に拡げやすい。
図4においては、第1貼り合わせ材815および第2貼り合わせ材825は、第2基板2Yに吐出されるように示したが、いずれか一方または双方が第1基板1Yに吐出されてもよい。なお、第2貼り合わせ材825には、第1基板1Yと第2基板2Yとのギャップを制御するためのスペーサが含まれていてもよい。
このように第1貼り合わせ材815と第2貼り合わせ材825とが吐出された第2基板2Yが、発光素子、駆動素子および端子15等が形成された第1基板1Yに貼り合わされる。
第1基板1Yと第2基板2Yとを貼り合わせる前において、第1基板1Yの端子15の導電表面となる画素電極300上には、OLED層500が形成され、さらにOLED層500上に封止層700が配置されている。なお、OLED層500は、発光に必要な有機層の全てを含む積層構成でなくてもよく、一部の有機層のみを含む積層構造または単層構造であってもよい。また、端子15上に形成されたOLED層500は、端子15上だけでなく、その周囲にも形成されている。その範囲は、端子領域TAの内側(切断位置SL1とSL2との間)のみを含んでいてもよいし、さらに端子領域TAの外側を含んでいてもよいし、端子15上のみを含んでいてもよい。
[基板の切断位置]
図5は、本発明の第1実施形態における貼り合わせ基板の断面構成(図6における断面線C−C’の断面構造)を示す模式図である。第1基板1Yと第2基板2Yとを貼り合わせると、両基板に押しつけられた第1貼り合わせ材815および第2貼り合わせ材825が周囲に拡がる。
このようにして周囲に拡がった第1貼り合わせ材815および第2貼り合わせ材825を紫外線照射等によって硬化させることによって、第1基板1Yと第2基板2Yとが貼り合わされる。その結果、図5に示すように、第1基板1Yと第2基板2Yとは、硬化した第1貼り合わせ材810と第2貼り合わせ材820とによって固定される。このように硬化された第2貼り合わせ材820は、第1貼り合わせ材810よりも、第2基板2Yに対する単位面積当たりの接着力が強い。
その後、切断位置SL1の位置において第2支持基板20Yが切断される。切断位置SL2において第1支持基板10Yおよび第2支持基板20Yが切断される。
図6は、本発明の第1実施形態における第2貼り合わせ材が配置される領域を示す平面図である。図6に示すように、切断位置SL1は、端子領域TAと表示領域DAとの間に設定されている。切断位置SL2は、表示装置1000の外周に対応して設定されている。したがって、第2基板2Yは、切断位置SL1、SL2にしたがって切断されると、端子領域TAに対応する部分(図8で示す第2分離基板20T)が表示装置1000から切り離されることになる。
端子領域TAには、端子15を覆うように第2貼り合わせ材820が配置される。第1貼り合わせ材810は、第2貼り合わせ材820が存在する領域以外に拡がっている。なお、第1貼り合わせ材810は、第2貼り合わせ材820が存在する領域以外の全ての領域に存在する場合に限らず、その領域の一部において存在しなくてもよいが、少なくとも端子領域TA以外の領域には全体的に拡がって配置されていることが望ましい。
この例では、第2貼り合わせ材820は、切断位置SL1、SL2の第1基板1Yと第2基板2Yとの間には存在しないように配置されている。すなわち、切断位置SL1、SL2の部分では、第1基板1Yと第2基板2Yとの間には、第1貼り合わせ材810が存在している。その一部に第1貼り合わせ材810が存在しない領域が存在してもよい。
また、隣接する端子領域TA(図6における左右に隣接する端子領域TA)の間の切断位置SL2についても、第2貼り合わせ材820は第1基板1Yと第2基板2Yとの間には存在しないように配置されている。なお、第2貼り合わせ材820が、この位置において存在するように配置されていてもよい。この場合には、第2貼り合わせ材820が、隣接する複数の端子領域TAにわたって連続して配置されることになる。
図7は、本発明の第1実施形態における貼り合わせ基板の断面構成(図6における断面線D−D’の断面構造)を示す模式図である。図6、図7に示すように、各表示装置の端子領域TA側の辺以外の3辺の切断位置SL2において、第1基板1Yと第2基板2Yとの間には、第1貼り合わせ材810が拡がって配置されている。
[表示装置1000を分離する方法]
図8は、本発明の第1実施形態における表示装置を分離する方法を説明する図である。図5における切断位置SL1、SL2において基板を切断した後に、複数の表示装置1000が配置されている貼り合わせ基板を、表示装置1000毎に分離する。図8は、切断位置SL1、SL2の近傍を拡大して示している。
切断位置SL2において、表示装置1000は、隣接する表示装置1000aと分離される。端子領域TAに対応して分離された第2支持基板(以下、第2分離基板20Tという)は、第2貼り合わせ材820を介して接着された封止層700とともに、第1基板1から分離される。このような現象は、OLED層500(有機層)の他の層に対する密着性が、他の各層間の密着性に比べて低いために生じる。
図8に示す例では、OLED層500は、封止層700とともに端子15の導電表面(画素電極300)から剥離されている。なお、OLED層500の一部が端子15側に残る場合もある。端子15側に残るOLED層500の一部とは、端子15の表面の一部に残る場合もあり、また、OLED層500を形成する積層された有機層の一部の層が残る場合もある。
このように、OLED層500の一部が端子15側に残った場合を考慮して、残存したOLED層500を除去するための洗浄を実施して、この導電表面(画素電極300)をさらに確実に露出されるようにしてもよい。この洗浄は、水洗によって実施されてもよいし、OLED層500に対してエッチングレートが高く、端子15の構成材料等、周囲に配置された材料に対してエッチングレートの低いエッチング液を併用して実施されてもよい。
また、第2貼り合わせ材820は、上述したように、第1貼り合わせ材810よりも第2基板2(2Y)に対する単位面積当たりの接着力が高い。そのため、第2分離基板20Tの端部において第1貼り合わせ材810が分離される。さらに、第1貼り合わせ材810と第2貼り合わせ材820とは、異なる部材であるため、切断位置SL1の直下において第1貼り合わせ材810が2つに分割されるよりも、第1貼り合わせ材810と第2貼り合わせ材820との境界で分離されやすい。このように分離された結果、第2貼り合わせ材820によって封止層700を端子15から容易に剥離させることができる。
なお、図8に示す例では、第1貼り合わせ材810と第2貼り合わせ材820との境界においてのみ分離されているが、その境界以外で分離されている部分を含んでいてもよい。例えば、第1貼り合わせ材810の一部が第2貼り合わせ材820側に付着していてもよい。
第1貼り合わせ材810と第2貼り合わせ材820との境界部分によって分離され、さらにOLED層500の低密着性によってOLED層500が他の層と分離することにより、その境界部分の近傍で封止層700は切断される。
その結果、第1貼り合わせ材810の端部810e、封止層700の端部700eが、端子領域TA側に現れる。切断位置SL1は、第1貼り合わせ材810が存在する位置に設定されているが、第2支持基板20の端部20eよりも、第1貼り合わせ材810eが端子領域TA側に突出した構成になる。
以上の通り、本実施形態においては、第1基板1Yと第2基板2Yとを貼り合わせる際に、第1貼り合わせ材810のみを用いるのではなく、接着力の強い第2貼り合わせ材820を、端子15を覆って配置する。これによって、端子領域TAに位置する第2分離基板20Tを除去するときに、封止層700等、端子15上に形成された絶縁性材料をあわせて除去することが容易となり、端子15の導電表面を露出させることができる。
また、一般に、端子領域TAには、端子15の露出のため第1貼り合わせ材810が存在しないように形成される。そのため、第1基板1Yと第2基板2Yとを貼り合わせたときには、端子領域TAにおいて基板間に空間が形成されるように、硬化前の第1貼り合わせ材815が浸入しないようにする構成(いわゆるダム材、シール材等)を形成する必要がある。一方、本実施形態においては、端子領域TA上に第2貼り合わせ材820を設けておき、第2分離基板20Tとともに除去するため、ダム材等の構成を用いなくてもよい。
<第2実施形態>
第2実施形態では、、第1基板1Yと第2基板2Yとが貼り合わされる前において、第1実施形態における光透過性電極600が端子15を覆うOLED層500上にも形成されている場合の例を説明する。
図9は、本発明の第2実施形態における貼り合わせ基板の断面構成を示す模式図である。図10は、本発明の第2実施形態における貼り合わせ基板の断面構成を示す模式図である。図9は、第1実施形態における図5(図6における断面線C−C’の断面構造)に対応する。図10は、第1実施形態における図7(図6における断面線D−D’の断面構造)に対応する。
図9、図10に示すように、第1基板1Yaは、光透過性電極600が、基板全面に形成されている。すなわち、第1実施形態においては、光透過性電極600を必要な領域にのみ形成していたため、マスク等を用いて蒸着をしていたが、第2実施形態では、基板全面に形成されるため、マスク等を用いる必要がない。
図11は、本発明の第2実施形態における表示装置を分離する方法を説明する図である。図11に示すように、端子15上に封止層700とOLED層500との間に光透過性電極600が形成されていても、光透過性電極600がOLED層500よりも端子15から離れた位置にある。そのため、図8の説明と同様、第2分離基板20Tを除去するときに、端子15上の光透過性電極600は封止層700とともに除去される。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
1,1Y,1Ya…第1基板、2,2Y…第2基板、10,10Y…第1支持基板、15…端子、20,20Y…第2支持基板、20T…第2分離基板、101…走査線、102…データ信号線、103…走査線駆動回路、105…画素、110…薄膜トランジスタ、111…半導体層、113…ゲート電極、115…導電層、200…層間絶縁層、250…コンタクトホール、300…画素電極、400…バンク層、500…発光層、600…光透過性電極、700…封止層、810,815…第1貼り合わせ材、820.825…第2貼り合わせ材、900B…カラーフィルタ、950…遮光層

Claims (8)

  1. 複数の表示装置をそれぞれに分離して前記表示装置を製造する方法であって、
    有機層を含む発光素子、当該発光素子を覆う封止層、および当該発光素子を発光させるための駆動素子を含む表示領域と、当該駆動素子に信号を供給するための端子が配置された端子領域とを備える第1基板に対して、少なくとも前記表示領域に配置された第1貼り合わせ材と前記端子領域の一部であって前記端子を覆うように配置された第2貼り合わせ材とを挟んで、第2基板を貼り合わせ、
    それぞれの前記表示装置毎の前記端子領域と前記表示領域との間における切断位置において、前記第2基板を切断してから、前記端子領域の前記第2基板を前記表示装置から除去し、
    複数の前記表示装置からそれぞれの前記表示装置に分離すること
    を含み、
    前記端子領域の前記端子上に前記有機層および前記封止層が形成され、
    前記第2貼り合わせ材は、前記第1貼り合わせ材よりも前記第2基板に対する単位面積当たりの接着力が強く、
    前記端子領域の前記第2基板を前記表示装置から除去するときに、前記第2基板に接着された第2貼り合わせ材を介して前記端子上に形成された前記有機層および前記封止層を当該第2基板とともに除去して当該端子の少なくとも一部を露出させることを特徴とする表示装置の製造方法。
  2. 前記表示領域における前記発光素子は、画素毎に形成された第1電極と、複数画素にわたって共通に形成された第2電極とに挟まれ、
    前記第1基板に対して前記第2基板を貼り合わせたときには、前記端子上の前記発光素子と前記封止層との間には、前記第2電極が配置されていることを特徴とする請求項1に記載の表示装置の製造方法。
  3. 前記表示装置に分離した後に、前記端子領域を洗浄することを特徴とする請求項1に記載の表示装置の製造方法。
  4. 前記第1基板に対して前記第2基板を貼り合わせたときに、隣接する前記表示装置の境界部分の前記第1基板と前記第2基板との間には、前記第1貼り合わせ材が配置されていることを特徴とする請求項1に記載の表示装置の製造方法。
  5. 硬化前の前記第2貼り合わせ材は、硬化前の前記第1貼り合わせ材よりも粘度が高いことを特徴とする請求項1に記載の表示装置の製造方法。
  6. 前記端子領域の前記第2基板を前記表示装置から除去すると、前記第2基板と前記第1基板との間の第1貼り合わせ材が、前記第2基板の前記端子領域側の端部よりも突出していることを特徴とする請求項1に記載の表示装置の製造方法。
  7. 複数の表示装置をそれぞれに分離して前記表示装置の端子を露出する方法であって、
    有機層を含む発光素子、当該発光素子を覆う封止層、および当該発光素子を発光させるための駆動素子を含む表示領域と、当該駆動素子に信号を供給するための端子が配置された端子領域とを備える第1基板に対して、少なくとも前記表示領域に配置された第1貼り合わせ材と前記端子領域の一部であって前記端子を覆うように配置された第2貼り合わせ材とを挟んで、第2基板を貼り合わせ、
    それぞれの前記表示装置毎の前記端子領域と前記表示領域との間における切断位置において、前記第2基板を切断し、
    複数の前記表示装置からそれぞれの前記表示装置に分離すること
    を含み、
    前記端子領域の前記端子上に前記有機層および前記封止層が形成され、
    前記第2貼り合わせ材は、前記第1貼り合わせ材よりも前記第2基板に対する単位面積当たりの接着力が強く、
    前記表示装置に分離するときに、前記端子領域の前記第2基板を前記表示装置から除去し、
    前記端子領域の前記第2基板を前記表示装置から除去するときに、前記第2基板に接着された第2貼り合わせ材を介して前記端子上に形成された前記有機層および前記封止層を当該第2基板とともに除去して当該端子の少なくとも一部を露出させることを特徴とする表示装置の端子露出方法。
  8. 前記表示装置に分離した後に、前記端子領域を洗浄することを特徴とする請求項7に記載の表示装置の端子露出方法。
JP2014231278A 2014-11-14 2014-11-14 表示装置の製造方法および表示装置の端子露出方法 Active JP6462325B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014231278A JP6462325B2 (ja) 2014-11-14 2014-11-14 表示装置の製造方法および表示装置の端子露出方法
US14/930,771 US9601715B2 (en) 2014-11-14 2015-11-03 Method of manufacturing display device, method of exposing terminal of display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014231278A JP6462325B2 (ja) 2014-11-14 2014-11-14 表示装置の製造方法および表示装置の端子露出方法

Publications (2)

Publication Number Publication Date
JP2016095389A JP2016095389A (ja) 2016-05-26
JP6462325B2 true JP6462325B2 (ja) 2019-01-30

Family

ID=55962486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014231278A Active JP6462325B2 (ja) 2014-11-14 2014-11-14 表示装置の製造方法および表示装置の端子露出方法

Country Status (2)

Country Link
US (1) US9601715B2 (ja)
JP (1) JP6462325B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008642A1 (ja) * 2013-07-16 2015-01-22 シャープ株式会社 フレキシブル表示装置の製造方法、及び、フレキシブル表示装置
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP6609495B2 (ja) * 2016-03-28 2019-11-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102555408B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치
JP6792723B2 (ja) * 2017-09-26 2020-11-25 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
WO2020213103A1 (ja) * 2019-04-17 2020-10-22 シャープ株式会社 表示デバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875130B2 (ja) * 2002-03-26 2007-01-31 株式会社東芝 表示装置及びその製造方法
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4592476B2 (ja) * 2005-03-31 2010-12-01 三洋電機株式会社 発光パネルの製造方法及び表示パネルの製造方法
JP2007273400A (ja) * 2006-03-31 2007-10-18 Tohoku Pioneer Corp 光デバイスの製造方法、および光デバイス
JP4368908B2 (ja) * 2007-01-03 2009-11-18 三星モバイルディスプレイ株式會社 有機電界発光表示装置の製造方法
US8144140B2 (en) * 2007-06-13 2012-03-27 Sony Corporation Display apparatus and method of manufacturing the same
JP4404109B2 (ja) * 2007-07-03 2010-01-27 ソニー株式会社 表示装置の製造方法
JP2009064590A (ja) * 2007-09-04 2009-03-26 Toshiba Matsushita Display Technology Co Ltd 有機el表示パネルの製造方法
KR100893487B1 (ko) * 2007-09-06 2009-04-17 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
JP2012178262A (ja) * 2011-02-25 2012-09-13 Canon Inc 発光装置の製造方法
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR101888447B1 (ko) * 2012-05-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널의 제조 방법
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機el装置の製造方法、有機el装置、電子機器
TWI611582B (zh) * 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6263337B2 (ja) * 2013-05-31 2018-01-17 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6191260B2 (ja) * 2013-06-12 2017-09-06 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6515537B2 (ja) * 2014-04-08 2019-05-22 セイコーエプソン株式会社 有機el装置の製造方法、有機el装置、電子機器

Also Published As

Publication number Publication date
JP2016095389A (ja) 2016-05-26
US20160141549A1 (en) 2016-05-19
US9601715B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP6462325B2 (ja) 表示装置の製造方法および表示装置の端子露出方法
US9590212B2 (en) Organic EL display device and method for manufacturing the organic EL display device
JP5964807B2 (ja) フレキシブル有機電界発光装置及びその製造方法
WO2018128033A1 (ja) 表示装置及び表示装置の製造方法
JP6636807B2 (ja) 有機el表示装置
WO2018158953A1 (ja) 表示装置およびその製造方法
JP6843710B2 (ja) 表示装置、および表示装置の製造方法
KR102652822B1 (ko) 전계 발광 표시 장치
US20160104760A1 (en) Display device and manufacturing method of the display device
US9899623B2 (en) Display device and method of manufacturing the same
KR20170070495A (ko) 유기발광 표시장치
JP6457879B2 (ja) 表示装置及びその製造方法
WO2014199673A1 (ja) 有機エレクトロルミネッセンス表示装置
JP2018116236A (ja) 表示装置
JP2009076437A (ja) 表示装置
WO2020049811A1 (ja) 表示装置、及び表示装置の製造方法
WO2019155711A1 (ja) 有機el表示装置
JP2019020509A (ja) 表示装置および表示装置の製造方法
US11309512B2 (en) Organic EL display device and method for manufacturing organic EL display device
KR102678860B1 (ko) 유기 발광 표시 장치
JP2017174641A (ja) 表示装置の製造方法
JP6306402B2 (ja) 有機el表示装置及び有機el表示装置の製造方法
JP2018160314A (ja) 表示装置の製造方法
JP2012038544A (ja) 有機el表示装置
KR20210060718A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6462325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250