Nothing Special   »   [go: up one dir, main page]

JP6317622B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP6317622B2
JP6317622B2 JP2014099705A JP2014099705A JP6317622B2 JP 6317622 B2 JP6317622 B2 JP 6317622B2 JP 2014099705 A JP2014099705 A JP 2014099705A JP 2014099705 A JP2014099705 A JP 2014099705A JP 6317622 B2 JP6317622 B2 JP 6317622B2
Authority
JP
Japan
Prior art keywords
transistor
row
pixel
column
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014099705A
Other languages
English (en)
Other versions
JP2015216594A (ja
JP2015216594A5 (ja
Inventor
行信 杉山
行信 杉山
健太 遠藤
健太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2014099705A priority Critical patent/JP6317622B2/ja
Priority to PCT/JP2015/060885 priority patent/WO2015174169A1/ja
Priority to US15/309,253 priority patent/US9883124B2/en
Priority to CN201580024483.1A priority patent/CN106464822B/zh
Priority to EP15793280.7A priority patent/EP3145178B1/en
Publication of JP2015216594A publication Critical patent/JP2015216594A/ja
Publication of JP2015216594A5 publication Critical patent/JP2015216594A5/ja
Application granted granted Critical
Publication of JP6317622B2 publication Critical patent/JP6317622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置に関するものである。
固体撮像装置は、２次元配列された複数個の画素部を含む受光部、この受光部の各画素部の動作を制御する制御部、および、この受光部の各画素部からの信号を読み出す信号読出部を備える。各画素部は、入射光量に応じた量の電荷を発生するフォトダイオード、ゲート端子の電荷量に応じた値の信号を出力する増幅用トランジスタ、および、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子に転送する転送用トランジスタを含んで構成され得る。
特許文献１に開示された発明の固体撮像装置では、各画素部は、並列接続された２つの転送用トランジスタを含む。一方の転送用トランジスタは、同じ行にある複数の画素部に対して共通に与えられる制御信号によりオン／オフ動作する。他方の転送用トランジスタは、同じ列にある複数の画素部に対して共通に与えられる制御信号によりオン／オフ動作する。このように構成されることで、この固体撮像装置は、各画素部における電荷蓄積期間を様々な時間に設定することができ、各画素部の感度を様々に設定することができて、ダイナミックレンジの拡大を図ることができるとされている。
特許第５２４７３９７号公報
しかしながら、特許文献１に開示された発明の固体撮像装置では、蓄積期間設定の自由度が充分ではない。本発明は、上記問題点を解消する為になされたものであり、画素ごとに異なる様々なパターンの蓄積期間を設定することができる固体撮像装置を提供することを目的とする。
本発明の固体撮像装置は、Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)を含む受光部と、受光部の第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)の動作を制御する制御信号を行毎に出力する行制御部と、受光部の第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)の動作を制御する制御信号を列毎に出力する列制御部と、受光部のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)からの信号を読み出す信号読出部と、を備えることを特徴とする。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。
さらに、受光部の各画素部Ｐ(m,n)は、入射光量に応じた量の電荷を発生するフォトダイオードと、ゲート端子の電荷量に応じた値の信号を出力する増幅用トランジスタと、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子に転送する転送用トランジスタと、増幅用トランジスタから出力される信号を信号読出部へ出力する読出用トランジスタと、フォトダイオードの電荷蓄積を初期化する第１初期化用トランジスタと、増幅用トランジスタのゲート端子の電荷蓄積を初期化する第２初期化用トランジスタと、を含むことを特徴とする。また、転送用トランジスタおよび第１初期化用トランジスタのうち一方が行制御部から出力される制御信号に基づいてオン／オフ動作し、他方が列制御部から出力される制御信号に基づいてオン／オフ動作することを特徴とする。
本発明の固体撮像装置は、受光部のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)が複数のブロックに区分され、複数のブロックそれぞれがＱ行Ｒ列に配列された画素部を含むのが好適である。さらに、複数のブロックそれぞれにおける第ｑ行第ｒ列の画素部において、転送用トランジスタが同一の制御信号に基づいてオン／オフ動作し、第１初期化用トランジスタが同一の制御信号に基づいてオン／オフ動作するのが好適である。ただし、Ｑ，Ｒのうち少なくとも一方は２以上の整数であり、ｑは１以上Ｑ以下の各整数であり、ｒは１以上Ｒ以下の各整数である。
本発明の固体撮像装置は、受光部において、行制御部から出力される制御信号に基づいて転送用トランジスタがオン／オフ動作するとともに列制御部から出力される制御信号に基づいて第１初期化用トランジスタがオン／オフ動作する画素部と、行制御部から出力される制御信号に基づいて第１初期化用トランジスタがオン／オフ動作するとともに列制御部から出力される制御信号に基づいて転送用トランジスタがオン／オフ動作する画素部とが、混在して配置されているのが好適である。これら２種類の画素部は、行方向および列方向の双方について交互に配置されていてもよく、様々な配置パターンの態様が有り得る。
本発明によれば、複数の不連続な蓄積期間を含む様々なパターンの蓄積期間を画素ごとに設定できることによりダイナミックレンジを更に拡大することができる。
本実施形態の固体撮像装置１の全体構成を示す図である。 本実施形態の固体撮像装置１の各画素部Ｐ(m,n)の構成を示す図である。 比較例の固体撮像装置の各画素部Ｐ(m,n)の構成を示す図である。 本実施形態の固体撮像装置１の動作例を示すタイミングチャートである。 比較例の固体撮像装置の動作例を示すタイミングチャートである。 本実施形態の固体撮像装置１の動作例を示すタイミングチャートである。 他の実施形態の固体撮像装置の要部構成を示す図である。 図７に示される実施形態の固体撮像装置の動作例を示すタイミングチャートである。 図７に示される実施形態の固体撮像装置の動作例を示すタイミングチャートである。 更に他の実施形態の固体撮像装置の要部構成を示す図である。 図１０に示される実施形態の固体撮像装置の動作例を示すタイミングチャートである。 様々な電荷蓄積期間のパターンを説明する図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態の固体撮像装置１の全体構成を示す図である。固体撮像装置１は、受光部１０、行制御部２０、列制御部３０および信号読出部４０を備える。受光部１０は、Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)を含む。Ｍ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)は共通の構成を有する。各画素部Ｐ(m,n)は第ｍ行第ｎ列に位置する。行制御部２０は、受光部１０の第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)の動作を制御する制御信号を行毎に出力する。列制御部３０は、受光部１０の第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)の動作を制御する制御信号を列毎に出力する。信号読出部４０は、受光部１０のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)からの信号を読み出す。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。
図２は、本実施形態の固体撮像装置１の各画素部Ｐ(m,n)の構成を示す図である。各画素部Ｐ(m,n)は、フォトダイオードＰＤ、増幅用トランジスタＴｒ１、転送用トランジスタＴｒ２、読出用トランジスタＴｒ３、第１初期化用トランジスタＴｒ４および第２初期化用トランジスタＴｒ５を含む。これらのトランジスタＴｒ１〜Ｔｒ５はＮＭＯＳトランジスタである。
フォトダイオードＰＤのアノード端子は接地されている。フォトダイオードＰＤのカソード端子は、転送用トランジスタＴｒ２のソース端子に接続され、また、第１初期化用トランジスタＴｒ４のソース端子に接続されている、増幅用トランジスタＴｒ１のゲート端子は、転送用トランジスタＴｒ２のドレイン端子に接続され、また、第２初期化用トランジスタＴｒ５のソース端子に接続されている。増幅用トランジスタＴｒ１のソース端子は、読出用トランジスタＴｒ３のドレイン端子に接続されている。増幅用トランジスタＴｒ１，第１初期化用トランジスタＴｒ４および第２初期化用トランジスタＴｒ５それぞれのドレイン端子は、電源電位ＶDDが印加される。
転送用トランジスタＴｒ２のゲート端子は、行制御部２０から行毎に出力されるtrans(m)信号が入力される。第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれの転送用トランジスタＴｒ２は、trans(m)信号のレベルに応じてオン／オフ動作する。読出用トランジスタＴｒ３のゲート端子は、行制御部２０から行毎に出力されるaddress(m)信号が入力される。第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれの読出用トランジスタＴｒ３は、address(m)信号のレベルに応じてオン／オフ動作する。
第２初期化用トランジスタＴｒ５のゲート端子は、行制御部２０から行毎に出力されるreset2(m)信号が入力される。第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれの第２初期化用トランジスタＴｒ５は、reset2(m)信号のレベルに応じてオン／オフ動作する。第１初期化用トランジスタＴｒ４のゲート端子は、列制御部３０から列毎に出力されるreset1(n)信号が入力される。第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)それぞれの第１初期化用トランジスタＴｒ４は、reset1(n)信号のレベルに応じてオン／オフ動作する。
行制御部２０は、受光部１０の第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)の動作を制御する制御信号として、trans(m)信号，address(m)信号およびreset2(m)信号を出力する。列制御部３０は、受光部１０の第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)の動作を制御する制御信号としてreset1(n)信号を出力する。
フォトダイオードＰＤは、入射光量に応じた量の電荷を発生し、接合容量部に電荷を蓄積することができる。増幅用トランジスタＴｒ１のゲート端子には、フローティングディフュージョンが形成されており、或いは、これとは別に容量部が形成されていて、電荷を蓄積することができる。転送用トランジスタＴｒ２は、オン状態である期間に、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴｒ１のゲート端子に転送する。増幅用トランジスタＴｒ１は、ゲート端子の電荷量に応じた値の信号をソース端子から出力する。読出用トランジスタＴｒ３は、オン状態である期間に、増幅用トランジスタＴｒ１から出力される信号をreadout(n)信号として信号読出部４０へ出力する。第１初期化用トランジスタＴｒ４は、オン状態である期間に、フォトダイオードＰＤの電荷蓄積を初期化する。第２初期化用トランジスタＴｒ５は、オン状態である期間に、増幅用トランジスタＴｒ１のゲート端子の電荷蓄積を初期化する。
各画素部Ｐ(m,n)の動作の概略は以下のとおりである。行制御部２０から行毎に出力されるreset2(m)信号が一定期間に亘ってハイレベルとなることにより、第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれにおいて、第２初期化用トランジスタＴｒ５がオン状態となり、増幅用トランジスタＴｒ１のゲート端子の電荷蓄積が初期化される。列制御部３０から列毎に出力されるreset1(n)信号が一定期間に亘ってハイレベルとなることにより、第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)それぞれにおいて、第１初期化用トランジスタＴｒ４がオン状態となり、フォトダイオードＰＤの電荷蓄積が初期化される。
reset1(n)信号がハイレベルからローレベルに転じると、第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)それぞれにおいて、第１初期化用トランジスタＴｒ４がオフ状態に転じて、フォトダイオードＰＤの電荷蓄積が開始される。その後、行制御部２０から行毎に出力されるtrans(m)信号が一定期間に亘ってハイレベルとなってローレベルに転じると、第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれにおいて、そのときまでにフォトダイオードＰＤで発生した電荷が増幅用トランジスタＴｒ１のゲート端子に転送される。そして、行制御部２０から行毎に出力されるaddress(m)信号が一定期間に亘ってハイレベルとなることにより、第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)それぞれにおいて、読出用トランジスタＴｒ３がオン状態となり、増幅用トランジスタＴｒ１から出力される信号がreadout(n)信号として信号読出部４０へ出力される。
各画素部Ｐ(m,n)における電荷蓄積期間は、第１初期化用トランジスタＴｒ４のゲート端子に与えられるreset1(n)信号がハイレベルからローレベルに転じたとき（電荷蓄積開始時刻）から、転送用トランジスタＴｒ２のゲート端子に与えられるtrans(m)信号がハイレベルからローレベルに転じたとき（電荷蓄積終了時刻）までの期間である。各画素部Ｐ(m,n)から出力されるreadout(n)信号の値は、上記電荷蓄積期間に亘るフォトダイオードＰＤへの入射光量に応じたものである。
これまで説明した実施形態では、各画素部Ｐ(m,n)は、行制御部２０から出力されるtrans(m)信号に基づいて転送用トランジスタＴｒ２がオン／オフ動作し、列制御部３０から出力されるreset1(n)信号に基づいて第１初期化用トランジスタＴｒ４がオン／オフ動作する。逆に、各画素部Ｐ(m,n)は、行制御部２０から出力される制御信号に基づいて第１初期化用トランジスタＴｒ４がオン／オフ動作し、列制御部３０から出力される制御信号に基づいて転送用トランジスタＴｒ２がオン／オフ動作してもよい。
このように、各画素部Ｐ(m,n)は、転送用トランジスタＴｒ２および第１初期化用トランジスタＴｒ４のうち一方が行制御部２０から出力される制御信号に基づいてオン／オフ動作し、他方が列制御部３０から出力される制御信号に基づいてオン／オフ動作することにより、更なるダイナミックレンジの拡大が可能となる。これについて本実施形態と比較例とを対比して説明する。
図３は、比較例の固体撮像装置の各画素部Ｐ(m,n)の構成を示す図である。図２に示された本実施形態の各画素部Ｐ(m,n)と比較すると、図３に示される比較例の各画素部Ｐ(m,n)は、フォトダイオードＰＤおよび５個のトランジスタＴｒ１〜Ｔｒ５を含む点で同じであり、これらの要素の間の接続関係も略同じであり、行制御部から行毎に出力されるaddress(m)信号が読出用トランジスタＴｒ３のゲート端子に入力される点も同じである。
図２に示された本実施形態の各画素部Ｐ(m,n)と比較すると、図３に示される比較例の各画素部Ｐ(m,n)は、トランジスタＴｒ４が転送用トランジスタとして用いられる点で相違し、その転送用トランジスタＴｒ４のドレイン端子が増幅用トランジスタＴｒ１のゲート端子に接続されている点で相違する。また、行制御部から行毎に出力されるtrans1(m)が転送用トランジスタＴｒ２のゲート端子に入力される点で相違し、列制御部から列毎に出力されるtrans2(n)が転送用トランジスタＴｒ４のゲート端子に入力される点で相違し、行制御部から行毎に出力されるreset(m)が初期化用トランジスタＴｒ５のゲート端子に入力される点で相違する。
図４は、本実施形態の固体撮像装置１の動作例を示すタイミングチャートである。図５は、比較例の固体撮像装置の動作例を示すタイミングチャートである。何れの図も、３行３列の画素部Ｐ(1,1)〜Ｐ(3,3)それぞれについて電荷蓄積期間を示している。比較例（図５）では、蓄積期間は連続した１回の期間のみである。蓄積開始時刻を同一行内で変えることができない。蓄積期間を短くしようとすると、蓄積終了時刻を早くするしか方法がない。また、非蓄積期間を挟んだ複数回の蓄積期間を設定することはできない。
これに対して、本実施形態（図４）では、画素部Ｐ(1,1)の電荷蓄積期間の長さはクロックCLKの３周期分である。画素部Ｐ(1,2)の電荷蓄積期間の長さはクロックCLKの２周期分である。画素部Ｐ(1,3)の電荷蓄積期間の長さはクロックCLKの１周期分である。画素部Ｐ(2,1)の電荷蓄積期間の長さはクロックCLKの４周期分である。画素部Ｐ(2,2)の電荷蓄積期間の長さはクロックCLKの３周期分である。画素部Ｐ(2,3)の電荷蓄積期間の長さはクロックCLKの２周期分である。画素部Ｐ(3,1)の電荷蓄積期間の長さはクロックCLKの５周期分である。画素部Ｐ(3,2)の電荷蓄積期間の長さはクロックCLKの４周期分である。画素部Ｐ(3,3)の電荷蓄積期間の長さはクロックCLKの３周期分である。このように、本実施形態では、電荷蓄積開始時刻および電荷蓄積終了時刻の両方の設定を行ごと又は列ごとで変更することが可能である上に、連続しない複数の蓄積期間を設定することも可能である。この機能から、各画素部の電荷蓄積期間の長さを様々に設定することができ、各画素部の感度を様々に設定することができて、ダイナミックレンジの拡大を図ることができる。
比較例では、蓄積開始時刻を同一行内で変えることができない（図１２（ａ））。また、比較例では、非蓄積期間を挟んだ複数回の蓄積期間を設定することはできない。これに対して、本実施形態では、蓄積期間の重心をあわせたり（同図（ｂ））、非蓄積期間を挟んだ複数回の蓄積期間を設定したり（同図（ｃ））することができるので、高速に輝度の変化する対象を含む画像をハイダイナミックレンジ撮像する際に好適である。
非蓄積期間を挟んだ複数回の蓄積期間を設定するためには、フォトダイオードＰＤの電荷を増幅用トランジスタＴｒ１のゲート端子へ複数回転送する必要がある。そのためには、電荷を容量分配することにならないように、フォトダイオードＰＤを埋め込み型の構成として、フォトダイオードＰＤを完全空乏化して容量をゼロにする必要がある。これにより、フォトダイオードＰＤの蓄積電荷を全て増幅用トランジスタＴｒ１のゲート端子に転送することができる。
図６は、本実施形態の固体撮像装置１の他の動作例を示すタイミングチャートである。同図は、１フレーム期間（各画素部からreadout(n)信号を出力してから次にreadout(n)信号を出力するまでの期間）内に、３行３列の画素部Ｐ(1,1)〜Ｐ(3,3)それぞれについて４回の電荷蓄積期間が存在する場合を示している。この動作例に示されるように、本実施形態では、各画素部の各回の電荷蓄積期間の長さを様々に設定することができる。また、各画素部の第１回および第２回の電荷蓄積期間の長さの和を一定に設定することもでき、各画素部の第３回および第４回の電荷蓄積期間の長さの和を一定に設定することもできる。
図７は、他の実施形態の固体撮像装置の要部構成を示す図である。この実施形態では、受光部１０のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)が複数のブロックに区分され、複数のブロックそれぞれがＱ行Ｒ列に配列された画素部を含む。複数のブロックそれぞれにおける第ｑ行第ｒ列の画素部において、転送用トランジスタＴｒ２が同一の制御信号に基づいてオン／オフ動作し、第１初期化用トランジスタＴｒ４が同一の制御信号に基づいてオン／オフ動作する。Ｑ，Ｒのうち少なくとも一方は２以上の整数である。
同図では、Ｍ＝Ｎ＝８ とし、Ｑ＝Ｒ＝２ としている。すなわち、８×８個の画素部Ｐ(1,1)〜Ｐ(8,8)が４×４個のブロックに区分され、各ブロックが２行２列に配列された画素部を含む。各ブロック内における第ｑ行第ｒ列の画素部Ｐ(q,r)において、転送用トランジスタＴｒ２がtrans(q)信号に基づいてオン／オフ動作し、第１初期化用トランジスタＴｒ４がreset1(r)信号に基づいてオン／オフ動作する。つまり、４×４個のブロックそれぞれにおいて同じ位置にある画素部の電荷蓄積期間は同じとなる。ｑは１以上Ｑ以下の各整数であり、ｒは１以上Ｒ以下の各整数である。
図８および図９は、図７に示される実施形態の固体撮像装置の動作例を示すタイミングチャートである。図８に示される動作例では、各ブロック内において、第１行第１列の画素部および第２行第２列の画素部それぞれの電荷蓄積期間の長さを１とすると、第１行第２列の画素部の電荷蓄積期間の長さは４であり、第２行第１列の画素部の電荷蓄積期間の長さは１６である。図９に示される動作例では、各ブロック内において、第１行第１列の画素部の電荷蓄積期間の長さを１とすると、第２行第２列の画素部の電荷蓄積期間の長さを４とし、第１行第２列の画素部の電荷蓄積期間の長さを１６とし、第２行第１列の画素部の電荷蓄積期間の長さを６４とすることができる。
図１０は、更に他の実施形態の固体撮像装置の要部構成を示す図である。この実施形態では、受光部１０において第１種の画素部と第２種の画素部とが行方向および列方向の双方について交互に配置されている。第１種の画素部は、行制御部２０から出力されるsignal1(m)信号に基づいて転送用トランジスタＴｒ２がオン／オフ動作するとともに、列制御部３０から出力されるsignal2(n)信号に基づいて第１初期化用トランジスタＴｒ４がオン／オフ動作する。第２種の画素部は、行制御部２０から出力されるsignal1(m)信号に基づいて第１初期化用トランジスタＴｒ４がオン／オフ動作するとともに、列制御部３０から出力されるsignal2(n)信号に基づいて転送用トランジスタＴｒ２がオン／オフ動作する。同図には、３行３列の画素部Ｐ(1,1)〜Ｐ(3,3)が示されている。これらのうち、画素部Ｐ(1,1)、Ｐ(1,3)、Ｐ(2,2)、Ｐ(3,1)、Ｐ(3,3)は、第１種の画素部である。画素部Ｐ(1,2)、Ｐ(2,1)、Ｐ(2,3)、Ｐ(3,2)は、第２種の画素部である。
図１１は、図１０に示される実施形態の固体撮像装置の動作例を示すタイミングチャートである。同図に示されるように、この実施形態では、受光部１０において第１種の画素部と第２種の画素部とが行方向および列方向の双方について交互に配置されていることにより、電荷蓄積開示時刻および電荷蓄積終了時刻それぞれの設定の自由度を高くした上でダイナミックレンジの拡大が可能となる。
１…固体撮像装置、１０…受光部、２０…行制御部、３０…列制御部、４０…信号読出部、Ｐ(1,1)〜Ｐ(M,N)…画素部、ＰＤ…フォトダイオード、Ｔｒ１…増幅用トランジスタ、Ｔｒ２…転送用トランジスタ、Ｔｒ３…読出用トランジスタ、Ｔｒ４…第１初期化用トランジスタ、Ｔｒ５…第２初期化用トランジスタ。

Claims (3)

  1. Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)を含む受光部と、
    前記受光部の第ｍ行にあるＮ個の画素部Ｐ(m,1)〜Ｐ(m,N)の動作を制御する制御信号を行毎に出力する行制御部と、
    前記受光部の第ｎ列にあるＭ個の画素部Ｐ(1,n)〜Ｐ(M,n)の動作を制御する制御信号を列毎に出力する列制御部と、
    前記受光部のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)からの信号を読み出す信号読出部と、
    を備え、
    前記受光部の各画素部Ｐ(m,n)は、
    入射光量に応じた量の電荷を発生するフォトダイオードと、ゲート端子の電荷量に応じた値の信号を出力する増幅用トランジスタと、前記フォトダイオードで発生した電荷を前記増幅用トランジスタの前記ゲート端子に転送する転送用トランジスタと、前記増幅用トランジスタから出力される信号を前記信号読出部へ出力する読出用トランジスタと、前記フォトダイオードの電荷蓄積を初期化する第１初期化用トランジスタと、前記増幅用トランジスタの前記ゲート端子の電荷蓄積を初期化する第２初期化用トランジスタと、を含み、
    前記転送用トランジスタおよび前記第１初期化用トランジスタのうち一方が前記行制御部から出力される制御信号に基づいてオン／オフ動作し、他方が前記列制御部から出力される制御信号に基づいてオン／オフ動作する、
    ことを特徴とする固体撮像装置（ただし、Ｍ，Ｎは２以上の整数、ｍは１以上Ｍ以下の各整数、ｎは１以上Ｎ以下の各整数）。
  2. 前記受光部のＭ×Ｎ個の画素部Ｐ(1,1)〜Ｐ(M,N)が複数のブロックに区分され、
    前記複数のブロックそれぞれがＱ行Ｒ列に配列された画素部を含み、
    前記複数のブロックそれぞれにおける第ｑ行第ｒ列の画素部において、前記転送用トランジスタが同一の制御信号に基づいてオン／オフ動作し、前記第１初期化用トランジスタが同一の制御信号に基づいてオン／オフ動作する、
    ことを特徴とする請求項１に記載の固体撮像装置（ただし、Ｑ，Ｒのうち少なくとも一方は２以上の整数、ｑは１以上Ｑ以下の各整数、ｒは１以上Ｒ以下の各整数）。
  3. 前記受光部において、
    前記行制御部から出力される制御信号に基づいて前記転送用トランジスタがオン／オフ動作するとともに前記列制御部から出力される制御信号に基づいて前記第１初期化用トランジスタがオン／オフ動作する画素部と、
    前記行制御部から出力される制御信号に基づいて前記第１初期化用トランジスタがオン／オフ動作するとともに前記列制御部から出力される制御信号に基づいて前記転送用トランジスタがオン／オフ動作する画素部とが、
    混在して配置されている、
    ことを特徴とする請求項１に記載の固体撮像装置。
JP2014099705A 2014-05-13 2014-05-13 固体撮像装置 Active JP6317622B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014099705A JP6317622B2 (ja) 2014-05-13 2014-05-13 固体撮像装置
PCT/JP2015/060885 WO2015174169A1 (ja) 2014-05-13 2015-04-07 固体撮像装置
US15/309,253 US9883124B2 (en) 2014-05-13 2015-04-07 Solid-state imaging device
CN201580024483.1A CN106464822B (zh) 2014-05-13 2015-04-07 固体摄像装置
EP15793280.7A EP3145178B1 (en) 2014-05-13 2015-04-07 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014099705A JP6317622B2 (ja) 2014-05-13 2014-05-13 固体撮像装置

Publications (3)

Publication Number Publication Date
JP2015216594A JP2015216594A (ja) 2015-12-03
JP2015216594A5 JP2015216594A5 (ja) 2017-03-02
JP6317622B2 true JP6317622B2 (ja) 2018-04-25

Family

ID=54479713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014099705A Active JP6317622B2 (ja) 2014-05-13 2014-05-13 固体撮像装置

Country Status (5)

Country Link
US (1) US9883124B2 (ja)
EP (1) EP3145178B1 (ja)
JP (1) JP6317622B2 (ja)
CN (1) CN106464822B (ja)
WO (1) WO2015174169A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182554A (ja) * 2017-04-14 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法、並びに電子機器
JP6824363B1 (ja) * 2019-10-30 2021-02-03 浜松ホトニクス株式会社 イメージセンサ、及びイメージセンサの制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365912B2 (ja) * 1998-11-18 2009-11-18 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US7714917B2 (en) * 2005-08-30 2010-05-11 Aptina Imaging Corporation Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
US7969490B2 (en) 2006-08-25 2011-06-28 Micron Technology, Inc. Method, apparatus, and system providing an imager with pixels having extended dynamic range
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
US20080198251A1 (en) * 2007-02-15 2008-08-21 Micron Technology, Inc. Method, apparatus, and system providing multiple pixel integration periods
JP4912989B2 (ja) * 2007-09-04 2012-04-11 浜松ホトニクス株式会社 固体撮像装置
JP5247397B2 (ja) 2008-12-05 2013-07-24 キヤノン株式会社 撮像装置及び撮像方法
KR101689053B1 (ko) * 2010-05-14 2016-12-22 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 A/d 변환기
JP5511541B2 (ja) * 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2012070056A (ja) * 2010-09-21 2012-04-05 Olympus Corp 撮像装置
JP5718069B2 (ja) * 2011-01-18 2015-05-13 オリンパス株式会社 固体撮像装置および撮像装置
JP2012182657A (ja) * 2011-03-01 2012-09-20 Sony Corp 撮像装置、および撮像装置制御方法、並びにプログラム
CN103703759B (zh) * 2011-08-08 2017-03-29 松下知识产权经营株式会社 固体摄像装置及固体摄像装置的驱动方法
CN103260499B (zh) * 2011-08-15 2016-01-20 奥林巴斯株式会社 摄像装置
WO2014002333A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
CN102957880B (zh) * 2012-11-22 2015-08-05 北京思比科微电子技术股份有限公司 一种有源像素、高动态范围图像传感器及操作有源像素的方法

Also Published As

Publication number Publication date
JP2015216594A (ja) 2015-12-03
CN106464822B (zh) 2019-06-25
EP3145178B1 (en) 2021-01-20
US20170078595A1 (en) 2017-03-16
CN106464822A (zh) 2017-02-22
EP3145178A4 (en) 2018-01-03
EP3145178A1 (en) 2017-03-22
US9883124B2 (en) 2018-01-30
WO2015174169A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
JP4979375B2 (ja) 固体撮像装置及び撮像システム
US8159573B2 (en) Photoelectric conversion device and imaging system
US10750103B2 (en) Imaging device, drive method of imaging device, and imaging system
JP6632421B2 (ja) 固体撮像装置および撮像装置
JP6317622B2 (ja) 固体撮像装置
JP2007142776A (ja) 固体撮像装置及びカメラ
JP2008005155A (ja) 増幅型固体撮像装置およびその駆動方法、電子情報機器
JP4334950B2 (ja) 固体撮像装置
JP6530598B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
US9503666B2 (en) Image sensor
US7336311B2 (en) Row decoding scheme for double sampling in 3T pixel arrays
JP5460342B2 (ja) 固体撮像素子および固体撮像素子の駆動方法
US8836831B2 (en) Image sensor
US20180007298A1 (en) Imaging device
JP6261210B2 (ja) 走査回路、光電変換装置、および撮像システム
JP4391107B2 (ja) 固体撮像装置、固体撮像装置の駆動方法およびカメラ
JP4387684B2 (ja) 固体撮像装置、その駆動方法及びカメラ
JP2007060137A (ja) 固体撮像装置
JP4283014B2 (ja) 固体撮像装置、固体撮像装置の駆動方法およびカメラ
JP2005198239A (ja) 感度に優れたイメージセンサ及びその駆動方法
JP3000614B2 (ja) Ｃｃｄ撮像素子
JP2007019580A (ja) 固体撮像装置の駆動方法
KR20050113115A (ko) 고체 촬상 장치 및 화소 데이터 판독 전압 인가 방법
JP2015167283A (ja) 撮像装置、固体撮像素子及び固体撮像素子の駆動方法
JP2005204240A (ja) 固体撮像素子及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180330

R150 Certificate of patent or registration of utility model

Ref document number: 6317622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250