JP6231135B2 - データ保護方法、装置及び設備 - Google Patents
データ保護方法、装置及び設備 Download PDFInfo
- Publication number
- JP6231135B2 JP6231135B2 JP2015558333A JP2015558333A JP6231135B2 JP 6231135 B2 JP6231135 B2 JP 6231135B2 JP 2015558333 A JP2015558333 A JP 2015558333A JP 2015558333 A JP2015558333 A JP 2015558333A JP 6231135 B2 JP6231135 B2 JP 6231135B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage
- storage space
- protection
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 98
- 230000008569 process Effects 0.000 claims description 82
- 238000006243 chemical reaction Methods 0.000 claims description 72
- 230000009466 transformation Effects 0.000 claims description 43
- 238000012545 processing Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000012937 correction Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000012356 Product development Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に書き込みし、且つ、前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に書き込みすることと、ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定することと、前記復元データを前記リードコマンドの応答データとすることと、を備えるデータ保護方法を提供する。
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に記憶し、且つ、
前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に記憶し(ステップ101)、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定し(ステップ102)、
前記復元データを前記リードコマンドの応答データとする(ステップ103)。
前記第2の記憶空間中のエラー検出訂正データに基づいて、前記第1の記憶空間中の記憶データにエラー検出演算を行って、エラー検出結果を得ることと、
エラー検出結果がエラー発生である場合、前記第1の記憶空間中の記憶データを前記復元データとして特定することと、
エラー検出結果がエラー未発生である場合、エラー検出訂正データに基づいて、前記第1の記憶空間中の記憶データにエラー訂正処理を行って、エラー訂正処理後のデータを得て、該エラー訂正処理後のデータを前記復元データとして特定することと、を含むことができる。
前記第1の記憶空間中の記憶データと前記第2の記憶空間中の前記二つ以上のバックアップデータ中のいずれかのバックアップデータに対応する記憶データが一致するか否かを判定し、一致すると、前記第1の記憶空間中の記憶データを前記復元データとして特定し、そうでないと、前記第2の記憶空間における前記二つ以上のバックアップデータのそれぞれに対応する記憶データが一致するか否かを判定し、一致すると、前記第2の記憶空間における前記二つ以上のバックアップデータ中のいずれかのバックアップデータに対応する記憶データを前記復元データと特定し、そうでないと、前記第1の記憶空間中の記憶データを前記復元データとして特定することを含むことができる。
前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に記憶することが、
前記保護データをそれぞれ、前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間に書き込みすることを含むことができる。
前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定することが、
前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定することを含むことができる。
データ変換モードに応じて、前記記憶対象データに対して変換処理を行って、前記保護データを得ることをさらに含むことが好ましい。
前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定することが、
前記データ変換モードに応じて、前記第2の記憶空間における第1の記憶サブ空間に記憶されたデータに対して前記変換処理に対する逆変換を行って、第1の逆変換処理後のデータを得ることと、
前記第1の記憶空間中の記憶データと前記第1の記憶サブ空間中の対応する逆変換処理後のデータとが一致するか否かを判定し、第1の判定結果を取得することと、
前記第1の判定結果がYESである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定することと、
前記第1の判定結果がNOである場合、前記第2の記憶空間における第2の記憶サブ空間中の記憶データに対して前記変換処理に対する逆変換処理を行って第2の逆変換処理後のデータを得て、前記第1の記憶空間中の記憶データと、前記第1の逆変換処理後のデータと、前記第2の逆変換処理後のデータとに基づいて、前記復元データを特定することと、を含むことができる。
前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータとが一致するか否かを判定して第2の判定結果を取得することと、
前記第2の判定結果がYESである場合、前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータのうちいずれかを前記復元データとして特定することと、
前記第2の判定結果がNOである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定することと、を含むことができる。
図2は、通常の記憶設備の設計構成の概念図であり、図2を参照すると、ホスト(Host)はデータをそのまま、記憶ユニット中のあるアドレスに対応する記憶空間に書き込みし、該記憶空間からデータを読み取る。
今回の処理プロセスを開始する(ステップ401)。
Hostが、ライトコマンドをインターフェース変換ユニットに送信する(ステップ402)。
インターフェース変換ユニットが、受信したアドレスを下層の記憶設備にそのまま送信する(ステップ403)。
インターフェース変換ユニットが、受信したデータを下層の記憶設備にそのまま送信する(ステップ404)。
インターフェース変換ユニットが、自分のデフォルト設定されたデータ変換モード又はHostによりライトコマンドを介して設定したデータ変換モードに応じて、受信したデータに対して変換を行ってから保護ユニットに送信する(ステップ405)。
今回のプロセスを終了する(ステップ406)。
今回の処理プロセスを開始する(ステップ501)。
Hostが、データリートコマンドをインターフェース変換ユニットに送信する(ステップ502)。
インターフェース変換ユニットが、アドレスを記憶ユニット及び保護ユニットにそのまま送信する(ステップ503)。
インターフェース変換ユニットが、書き込みプロセスに用いられた変換モードに応じて、保護ユニットから読み取ったデータに逆変換を行って変換後のデータを得て、変換後のデータと記憶ユニットから読み取ったデータとを比較し、一致すると、記憶ユニットから読み取ったデータをそのままHostに送信してプロセスを終了し、一致しないと、エラーの発生を検出したので、図6に示すデータ自動復旧プロセスに移行する(ステップ504)。
今回の処理プロセスを開始する(ステップ601)。
インターフェース変換ユニットが、二つの変換ユニット(変換ユニット1と変換ユニット2)中のデータを同時に復元し、復元データ1と復元データ2を形成する(ステップ602)。
復元データ1と復元データ2を比較し、一致しないと、復元データにエラーが発生したことを表し、記憶ユニットから読み取ったデータをHostにそのまま送信する(ステップ603)。
復元データ1と復元データ2を比較し、一致すると、復元データが正確であると判定し、復元データに基づいて記憶ユニットのデータに復旧を行って、復元データ1又は復元データ2(即ち、図に示す「正確なデータ」)をHostに送信する(ステップ604)。
該プロセスを終了する(ステップ605)。
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に記憶し、且つ、前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に記憶するように構成されるライトモジュールと、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定するように構成される特定モジュールと、
前記復元データを前記リードコマンドの応答データとするように構成される応答モジュールと、を備える。
前記ライトモジュールは、
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に記憶し、且つ、前記保護データをそれぞれ、前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間に書き込みするように構成されるライトユニットを備えることができる。
前記特定モジュールは、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定するように構成される特定ユニットを備えることができる。
データ変換モードに応じて、前記記憶対象データに対して変換処理を行って、前記保護データを得るように構成される変換モジュールをさらに含むことが好ましい。
前記特定ユニットは、
前記データ変換モードに応じて、前記第2の記憶空間における第1の記憶サブ空間中に記憶したデータに対して前記変換処理に対する逆変換を行って、第1の逆変換処理後のデータを得るように構成される変換サブユニットと、
前記第1の記憶空間中の記憶データと前記第1の記憶サブ空間に対応する逆変換処理後のデータとが一致するか否かを判定して第1の判定結果を取得するように構成される第1の判定サブユニットと、
前記第1の判定結果がYESである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定するように構成される第1の特定サブユニットと、
前記第1の判定結果がNOである場合、前記第2の記憶空間における第2の記憶サブ空間中の記憶データに対して前記変換処理に対する逆変換処理を行って第2の逆変換処理後のデータを得て、前記第1の記憶空間中の記憶データと、前記第1の逆変換処理後のデータと、前記第2の逆変換処理後のデータとに基づいて、前記復元データを特定するように構成される第2の特定サブユニットと、を備えることができる。
前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータとが一致するか否かを判定して第2の判定結果を取得するように構成される第2の判定サブユニットと、
前記第2の判定結果がYESである場合、前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータのうちいずれかを前記復元データとして特定するように構成される第3の特定サブユニットと、
前記第2の判定結果がNOである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定するように構成される第4の特定サブユニットと、を備えることができる。
ここで、インターフェース制御ユニットは、プログラム可能な論理素子(PLD)又はASICチップからなることができる。
Claims (6)
- データ保護方法であって、
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に書き込みし、且つ、前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に書き込みすることと、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定することと、
前記復元データを前記リードコマンドの応答データとすることと、を備え、
前記保護ユニットは少なくとも二つの保護サブユニットを備え、前記第2の記憶空間は前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間を備え、
前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に書き込みすることが、
前記保護データをそれぞれ、前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間に書き込みすることを備え、
前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定することが、
前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定することを備え、
前記データ保護方法は、
データ変換モードに応じて、前記記憶対象データに対して変換処理を行って、前記保護データを得ることをさらに備え、
前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定することが、
前記データ変換モードに応じて、前記第2の記憶空間における第1の記憶サブ空間中の記憶データに対して前記変換処理に対する逆変換処理を行って、第1の逆変換処理後のデータを得ることと、
前記第1の記憶空間中の記憶データと前記第1の記憶サブ空間に対応する逆変換処理後のデータとが一致するか否かを判定して、第1の判定結果を取得することと、
前記第1の判定結果がYESである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定することと、
前記第1の判定結果がNOである場合、前記第2の記憶空間における第2の記憶サブ空間中の記憶データに対して前記変換処理に対する逆変換処理を行って、第2の逆変換処理後のデータを得て、且つ、前記第1の記憶空間中の記憶データと、前記第1の逆変換処理後のデータと、前記第2の逆変換処理後のデータとに基づいて、前記復元データを特定することと、を備えるデータ保護方法。 - 前記第1の記憶空間中の記憶データと、前記第1の逆変換処理後のデータと、前記第2の逆変換処理後のデータとに基づいて、前記復元データを特定することが、
前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータとが一致するか否かを判定して、第2の判定結果を取得することと、
前記第2の判定結果がYESである場合、前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータのうちいずれかを前記復元データとして特定することと、
前記第2の判定結果がNOである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定することと、を備える請求項1に記載の方法。 - 前記データ変換モードはホストにより設定されるものである請求項1に記載の方法。
- データ保護装置であって、
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に書き込みし、且つ、前記記憶対象データに対応する保護データを保護ユニットにおける前記アドレスに対応する第2の記憶空間に書き込みするように構成されるライトモジュールと、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間中の記憶データに基づいて、前記記憶対象データの復元データを特定するように構成される特定モジュールと、
前記復元データを前記リードコマンドの応答データとするように構成される応答モジュールと、を備え、
前記保護ユニットは少なくとも二つの保護サブユニットを備え、前記第2の記憶空間は前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間を備え、
前記ライトモジュールは、
ホストから送信されたアドレス及び記憶対象データを含むライトコマンドを受信した場合、前記記憶対象データを記憶ユニットにおける前記アドレスに対応する第1の記憶空間に書き込みし、且つ、前記保護データをそれぞれ、前記少なくとも二つの保護サブユニットのそれぞれにおける前記アドレスに対応する記憶サブ空間に書き込みするように構成されるライトユニットを備え、
前記特定モジュールは、
ホストから送信された前記アドレスを含むリードコマンドを受信した場合、前記第1の記憶空間中の記憶データと前記第2の記憶空間における各記憶サブ空間中の記憶データに基づいて、前記復元データを特定するように構成される特定ユニットを備え、
前記データ保護装置は、
データ変換モードに応じて、前記記憶対象データに対して変換処理を行って、前記保護データを得るように構成される変換モジュールをさらに備え、
前記特定ユニットは、
前記データ変換モードに応じて、前記第2の記憶空間における第1の記憶サブ空間中に記憶されたデータに対して前記変換処理に対する逆変換処理を行って、第1の逆変換処理後のデータを得るように構成される変換サブユニットと、
前記第1の記憶空間中の記憶データと前記第1の記憶サブ空間に対応する逆変換処理後のデータとが一致するか否かを判定して、第1の判定結果を取得するように構成される第1の判定サブユニットと、
前記第1の判定結果がYESである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定するように構成される第1の特定サブユニットと、
前記第1の判定結果がNOである場合、前記第2の記憶空間における第2の記憶サブ空間中の記憶データに対して前記変換処理に対する逆変換処理を行って、第2の逆変換処理後のデータを得て、且つ、前記第1の記憶空間中の記憶データと、前記第1の逆変換処理後のデータと、前記第2の逆変換処理後のデータとに基づいて、前記復元データを特定するように構成される第2の特定サブユニットと、を備えるデータ保護装置。 - 前記第2の特定サブユニットが、
前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータとが一致するか否かを判定して、第2の判定結果を取得するように構成される第2の判定サブユニットと、
前記第2の判定結果がYESである場合、前記第1の逆変換処理後のデータと前記第2の逆変換処理後のデータのうちいずれかを前記復元データとして特定するように構成される第3の特定サブユニットと、
前記第2の判定結果がNOである場合、前記第1の記憶空間中の記憶データを前記復元データとして特定するように構成される第4の特定サブユニットと、を備える請求項4に記載の装置。 - ホストと、インターフェース制御ユニットと、記憶ユニットと、保護ユニットと、を備え、前記インターフェース制御ユニットが、前記ホストと、前記記憶ユニットと、前記保護ユニットにそれぞれ接続され、前記インターフェース制御ユニットが請求項4又は5に記載のデータ保護装置を備える記憶設備。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310057355.XA CN104008069B (zh) | 2013-02-22 | 2013-02-22 | 一种数据保护方法、装置及设备 |
CN201310057355.X | 2013-02-22 | ||
PCT/CN2013/087153 WO2014127650A1 (zh) | 2013-02-22 | 2013-11-14 | 一种数据保护方法、装置及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016511901A JP2016511901A (ja) | 2016-04-21 |
JP6231135B2 true JP6231135B2 (ja) | 2017-11-15 |
Family
ID=51368729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015558333A Active JP6231135B2 (ja) | 2013-02-22 | 2013-11-14 | データ保護方法、装置及び設備 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10191670B2 (ja) |
EP (1) | EP2960777B1 (ja) |
JP (1) | JP6231135B2 (ja) |
KR (1) | KR102114642B1 (ja) |
CN (1) | CN104008069B (ja) |
WO (1) | WO2014127650A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10579613B2 (en) * | 2017-08-08 | 2020-03-03 | International Business Machines Corporation | Database recovery using persistent address spaces |
CN109635598A (zh) * | 2017-10-09 | 2019-04-16 | 中兴通讯股份有限公司 | 一种数据保护方法、装置及存储介质 |
US10528422B2 (en) * | 2017-11-13 | 2020-01-07 | Stmicroelectronics International N.V. | Redundant storage of error correction code (ECC) checkbits for validating proper operation of a static random access memory (SRAM) |
CN110083478B (zh) * | 2018-01-25 | 2024-04-19 | 东莞力晶科技有限公司 | 一种数据恢复方法、数据恢复系统以及固态硬盘 |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
DE102018112816A1 (de) * | 2018-05-29 | 2019-12-05 | Infineon Technologies Ag | Adresscodierter Zugriff auf Speicher |
CN109992444A (zh) * | 2019-03-25 | 2019-07-09 | 深圳忆联信息系统有限公司 | 一种基于硬件的端对端数据保护方法、装置、计算机设备及存储介质 |
CN111125794B (zh) * | 2019-12-31 | 2023-09-26 | 海光云芯集成电路设计(上海)有限公司 | 访存控制方法、系统及存储装置控制器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10198608A (ja) * | 1997-01-08 | 1998-07-31 | Mitsubishi Electric Corp | メモリカード |
JP3891539B2 (ja) * | 2000-06-15 | 2007-03-14 | シャープ株式会社 | 半導体装置およびその制御装置 |
JP4751163B2 (ja) * | 2005-09-29 | 2011-08-17 | 株式会社東芝 | メモリシステム |
US7620875B1 (en) * | 2006-03-07 | 2009-11-17 | Xilinx, Inc. | Error correction code memory system with a small footprint and byte write operation |
KR100845529B1 (ko) * | 2007-01-03 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템 |
US7873803B2 (en) * | 2007-09-25 | 2011-01-18 | Sandisk Corporation | Nonvolatile memory with self recovery |
JP2009217875A (ja) * | 2008-03-07 | 2009-09-24 | Nec Corp | メモリ装置、及び、その制御方法 |
CN101625897B (zh) | 2008-07-11 | 2012-05-30 | 群联电子股份有限公司 | 用于快闪存储器的数据写入方法、储存系统与控制器 |
CN101477447A (zh) * | 2009-01-21 | 2009-07-08 | 杭州华三通信技术有限公司 | 磁盘快照方法与装置 |
KR101543245B1 (ko) * | 2009-03-18 | 2015-08-11 | 삼성전자주식회사 | 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템 |
US8874958B2 (en) * | 2010-11-09 | 2014-10-28 | International Business Machines Corporation | Error detection in a mirrored data storage system |
JP5297479B2 (ja) * | 2011-02-14 | 2013-09-25 | エヌイーシーコンピュータテクノ株式会社 | ミラーリング復旧装置、および、ミラーリング復旧方法 |
CN102855194B (zh) | 2012-08-08 | 2015-05-13 | 北京君正集成电路股份有限公司 | 数据存储方法和存储器 |
-
2013
- 2013-02-22 CN CN201310057355.XA patent/CN104008069B/zh active Active
- 2013-11-14 JP JP2015558333A patent/JP6231135B2/ja active Active
- 2013-11-14 WO PCT/CN2013/087153 patent/WO2014127650A1/zh active Application Filing
- 2013-11-14 EP EP13875479.1A patent/EP2960777B1/en active Active
- 2013-11-14 KR KR1020157022327A patent/KR102114642B1/ko active IP Right Grant
- 2013-11-14 US US14/769,636 patent/US10191670B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150378630A1 (en) | 2015-12-31 |
KR20150120366A (ko) | 2015-10-27 |
EP2960777A4 (en) | 2016-02-24 |
WO2014127650A1 (zh) | 2014-08-28 |
JP2016511901A (ja) | 2016-04-21 |
EP2960777A1 (en) | 2015-12-30 |
CN104008069A (zh) | 2014-08-27 |
EP2960777B1 (en) | 2020-01-01 |
KR102114642B1 (ko) | 2020-06-08 |
CN104008069B (zh) | 2018-06-15 |
US10191670B2 (en) | 2019-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6231135B2 (ja) | データ保護方法、装置及び設備 | |
KR101969008B1 (ko) | 영구 메모리에서의 에러 처리 기술 | |
US9477545B2 (en) | Error correcting system and method for server | |
US9678760B2 (en) | Memory card and storage system having authentication program and method for operating thereof | |
US20130282996A1 (en) | Systems and methods for migrating data | |
US10475517B2 (en) | Characterizing and operating a non-volatile memory device | |
CN103279406B (zh) | 一种内存的隔离方法和装置 | |
US20150019904A1 (en) | Data processing system and operating method thereof | |
WO2017143843A1 (zh) | 元数据修复方法及装置 | |
KR20160046225A (ko) | 고장 제어 기능을 구비한 캐시 메모리 | |
US20180067806A1 (en) | Confirming memory marks indicating an error in computer memory | |
TW201543496A (zh) | 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置 | |
US20120144245A1 (en) | Computing device and method for detecting pci system errors in the computing device | |
US8533560B2 (en) | Controller, data storage device and program product | |
US10044500B2 (en) | Error correction coding redundancy based data hashing | |
US20150067192A1 (en) | System and method for adjusting sas addresses of sas expanders | |
CN105354107A (zh) | NOR Flash的数据传输方法及系统 | |
JP2011048742A (ja) | ミラーリング制御装置、ミラーリング制御回路、ミラーリング制御方法およびそのプログラム | |
TWI533316B (zh) | 錯誤修正方法以及記憶體裝置 | |
US9417954B2 (en) | Data storage device and method for operating the same | |
US10176043B2 (en) | Memory controller | |
US11327882B2 (en) | Method and apparatus for eliminating bit disturbance errors in non-volatile memory devices | |
CN101470644A (zh) | 操作系统恢复装置与方法 | |
US8756420B2 (en) | System and method for encrypting and storing data | |
JP5916204B2 (ja) | メモリ装置及びメモリパトロールによるデータ化け回避方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6231135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |