Nothing Special   »   [go: up one dir, main page]

JP5297479B2 - ミラーリング復旧装置、および、ミラーリング復旧方法 - Google Patents

ミラーリング復旧装置、および、ミラーリング復旧方法 Download PDF

Info

Publication number
JP5297479B2
JP5297479B2 JP2011028138A JP2011028138A JP5297479B2 JP 5297479 B2 JP5297479 B2 JP 5297479B2 JP 2011028138 A JP2011028138 A JP 2011028138A JP 2011028138 A JP2011028138 A JP 2011028138A JP 5297479 B2 JP5297479 B2 JP 5297479B2
Authority
JP
Japan
Prior art keywords
mirroring
data
pair
storage devices
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011028138A
Other languages
English (en)
Other versions
JP2012168674A (ja
Inventor
浩二 鐙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2011028138A priority Critical patent/JP5297479B2/ja
Priority to US13/370,024 priority patent/US20120210067A1/en
Publication of JP2012168674A publication Critical patent/JP2012168674A/ja
Application granted granted Critical
Publication of JP5297479B2 publication Critical patent/JP5297479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2082Data synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、二重化された記憶装置のミラーリング構成を復旧するミラーリング復旧装置およびミラーリング復旧方法に関する。
記憶装置を二重化するミラーリング技術が知られている。このようなミラーリング技術を採用した情報処理装置は、データを二重化して記憶させる一対の記憶装置を有する。そして、このような情報処理装置は、2つの記憶装置が正常に動作する正常状態では、いずれかの記憶装置からデータを読み込み、両方の記憶装置にデータを書き込む。また、このような情報処理装置は、いずれかの記憶装置に障害が発生した場合、正常な記憶装置のみに対してデータの読み書きを行う縮退状態となる。そして、このような情報処理装置は、障害が発生した記憶装置の交換等により縮退状態から正常状態へと復旧する。このとき、このような情報処理装置は、正常な記憶装置のデータを、交換された記憶装置にコピーすることにより、一対の記憶装置のミラーリング構成を復旧する。このような情報処理装置において、ミラーリング復旧処理を行うミラーリング復旧処理装置の一例が、特許文献1に記載されている。
特開2010−244241号公報
しかしながら、上述のような情報処理装置では、ミラーリングの復旧処理中、正常な記憶装置から交換された記憶装置へのデータコピーと、情報処理装置の通常運用による記憶装置へのアクセスとが競合しないようにする必要がある。そのため、このような情報処理装置は、ミラーリングの復旧処理中、記憶装置への他のアクセス命令を停止させる必要があった。このような他のアクセス命令停止は、ミラーリングの復旧処理中の情報処理装置の性能低下を招く。あるいは、復旧処理中の他のアクセス命令停止を行わない場合、このような情報処理装置は、復旧処理のデータコピー対象のデータと、通常運用によるアクセス対象のデータとが競合しないように制御する競合制御機能を設ける必要があった。
本発明は、上述の課題を解決するためになされたもので、ミラーリングの復旧処理中に他のアクセス命令を停止させることなく、復旧処理専用の競合制御機能を不要とするミラーリング復旧装置を提供することを目的とする。
本発明のミラーリング復旧装置は、一対の記憶装置と、前記一対の記憶装置の両方が利用可能な場合、上位装置による書き込み要求対象のデータを前記一対の記憶装置に二重化して書き込み、前記上位装置による読み出し要求対象のデータを前記一対の記憶装置のいずれかから読み出す正常状態で動作し、前記一対の記憶装置のいずれか一方が利用不可能な場合、利用可能な他方に対して前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを入出力する縮退状態で動作するミラーリング制御部と、前記一対の記憶装置に入出力される、前記上位装置による前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを一時的に記憶し、かつ、書き戻し対象のデータの更新にともない、前記更新された書き戻し対象のデータを前記ミラーリング制御部を介して前記一対の記憶装置に書き込むキャッシュ部と、前記一対の記憶装置のミラーリング構成を復旧する際に、既に前記キャッシュ部に記憶されている復旧データを除き前記縮退状態の記憶装置から読み出された復旧データを前記キャッシュ部に登録するミラーリング復旧部と、を備え、前記キャッシュ部は、既に前記キャッシュ部に記憶されている複旧データおよび前記登録した復旧データを前記更新された書き戻し対象のデータとして前記キャッシュ部からミラーリング制御部を介して前記一対の記憶装置に二重化して書き戻す
また、本発明のミラーリング復旧方法は、ミラーリング制御部が、一対の記憶装置の両方が利用可能な場合、上位装置による書き込み要求対象のデータを前記一対の記憶装置に二重化して書き込み、前記上位装置による読み出し要求対象のデータを前記一対の記憶装置のいずれかから読み出す正常状態で動作し、前記一対の記憶装置のいずれか一方が利用不可能な場合、利用可能な他方に対して前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを入出力する縮退状態で動作し、キャッシュ部が、前記一対の記憶装置に入出力される、前記上位装置による前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを一時的に記憶し、かつ、書き戻し対象のデータの更新にともない、前記更新された書き戻し対象のデータを前記ミラーリング制御部を介して前記一対の記憶装置に書き込み、ミラーリング復旧部が、前記一対の記憶装置のミラーリング構成を復旧する際に、既に前記キャッシュ部に記憶されている復旧データを除き前記縮退状態の記憶装置から読み出された復旧データを前記キャッシュ部に登録し、前記キャッシュ部は、既に前記キャッシュ部に記憶されている複旧データおよび前記登録した復旧データを前記更新された書き戻し対象のデータとして前記キャッシュ部からミラーリング制御部を介して前記一対の記憶装置に二重化して書き戻す。

本発明は、ミラーリングの復旧処理中に他のアクセス命令を停止させることなく、復旧処理専用の競合制御機能を不要とするミラーリング復旧装置を提供することができる。
本発明の第1の実施の形態としてのミラーリング復旧装置の構成図である。 本発明の第1の実施の形態におけるミラーリング復旧方法を説明するフローチャートである。 本発明の第2の実施の形態としてのミラーリング復旧装置の構成図である。 本発明の第2の実施の形態におけるミラーリング復旧方法を説明するフローチャートである。 本発明の第3の実施の形態としてのミラーリング復旧装置の構成図である。
以下、本発明の各実施の形態について説明する。なお、本発明の各実施の形態では、本発明の一対の記憶装置として、主記憶装置(以下、メモリと記載する)を適用した例について説明する。
(第1の実施の形態)
まず、本発明の第1の実施の形態について、図面を参照して詳細に説明する。
本発明の第1の実施の形態としてのミラーリング復旧装置1の構成を図1に示す。図1において、ミラーリング復旧装置1は、メモリ12aおよび12bと、ミラーリング制御部13と、キャッシュ部14と、ミラーリング復旧部15と、を備えている。また、ミラーリング復旧装置1は、本発明における上位装置の一実施形態としてのCPU(Central Processing Unit)にバスを介して接続されている。このCPUは、ミラーリング復旧装置1を含むコンピュータ装置に含まれるものであってもよい。
メモリ12aおよび12bは、本発明の一対の記憶装置の一実施形態を構成している。メモリ12aおよび12bは、後述のミラーリング制御部13により二重化されたデータを記憶する。また、メモリ12aおよび12bは、ミラーリング復旧装置1を含むコンピュータ装置におけるRAM(Random Access Memory)として機能する。すなわち、上位装置としてのCPUは、図示しない補助記憶装置、ROM(Read Only Memory)または周辺機器から、コンピュータ・プログラムやデータをメモリ12aおよび12bに読み込み、読み込んだコンピュータ・プログラムやデータを用いて各種処理を実行する。メモリ12aおよび12bは、例えば、DRAM(Dynamic Random Access Memory)等の半導体メモリによって構成されていてもよい。
ミラーリング制御部13は、メモリ12aおよび12bの両方が利用可能な場合、正常状態で動作する。具体的には、ミラーリング制御部13は、正常状態では、CPUによる書き込み要求対象のデータをメモリ12aおよび12bに二重化して記憶させる。すなわち、ミラーリング制御部13は、データのライト命令を受信すると、メモリ12aおよび12bにそれぞれライト命令を発行する。
また、ミラーリング制御部13は、正常状態では、CPUによる読み出し要求対象のデータをメモリ12aおよび12bのいずれかから読み出す。すなわち、ミラーリング制御部13は、データのリード命令を受信すると、メモリ12aおよび12bのいずれかから対象データを読み込む。
また、ミラーリング制御部13は、メモリ12aおよび12bのいずれか一方が利用不可能な場合、縮退状態で動作する。具体的には、ミラーリング制御部13は、縮退状態では、メモリ12aおよび12bのうち利用可能な方に対して、CPUによる読み出し要求対象および書き込み要求対象のデータを入出力する。例えば、ミラーリング制御部13は、メモリ12aおよび12bのうちいずれかに障害が発生すると、縮退状態で動作する。
キャッシュ部14は、CPUによってメモリ12aおよび12bに対して入出力されるデータを一時記憶する。
また、キャッシュ部14は、CPUによる読み出し要求の対象データを未だ記憶していなければ、ミラーリング制御部13を介して該データをメモリ12aおよび12bのいずれかから読み出して記憶する。具体的には、キャッシュ部14は、CPUからのリード命令をミラーリング制御部13に転送する。そして、キャッシュ部14は、リード命令の対象データをミラーリング制御部13から受け取ると、受け取ったデータを一時的に記憶する。なお、キャッシュ部14は、リード命令の対象データを既に記憶している場合、リード命令をミラーリング制御部13に転送しない。
また、キャッシュ部14は、書き戻し対象のデータを、ミラーリング制御部13を介してメモリ12aおよび12bに書き戻す。例えば、キャッシュ部14は、リード命令の対象データを記憶しておらず、かつ、新たなデータを格納する領域がない場合、既に記憶しているデータのうち書き戻し対象のデータを所定のキャッシュアルゴリズムにしたがって決定してもよい。そして、キャッシュ部14は、決定した書き戻し対象のデータが読み出し後に更新されたことを表す更新済み状態であれば、メモリ12aおよび12bに書き戻すためのライト命令を発行する。このキャッシュ部14からのライト命令は、ミラーリング制御部13によって処理される。その結果、スワップアウトされたデータは、メモリ12aおよび12bに二重化されて記憶される。
また、キャッシュ部14は、後述の未更新ライト命令を受信すると、メモリ12aおよび12bのいずれかから、ミラーリング制御部13を介して対象データを読み込んで一時的に記憶する。このとき、キャッシュ部14は、読み込んだデータを未更新のまま更新済み状態にする。ただし、キャッシュ部14は、受信した未更新ライト命令の対象データを既に記憶している場合、メモリ12aおよび12bからの読み出しを省略するが、記憶している対象データが未更新であっても更新済み状態にする。なお、未更新ライト命令とは、読み出し後に更新せずに書き込みを行うライト命令である。
ミラーリング復旧部15は、ミラーリング制御部13が縮退状態から正常状態に復旧する際に、メモリ12aおよび12bのミラーリング構成を復旧する処理を行う。例えば、ミラーリング復旧部15は、メモリ12aおよび12bのうち障害が発生したメモリが交換されたことを表す情報の取得に応じて、ミラーリング復旧処理を行うようにしてもよい。具体的には、ミラーリング復旧部15は、メモリ12aおよび12bに対応するメモリ空間の各データに対して前述の未更新ライト命令を発行する。この未更新ライト命令は、キャッシュ部14によって処理される。これにより、ミラーリング復旧部15は、メモリ12aおよび12bのうち縮退状態で用いられていたメモリに記憶されているデータを順次読み込んでキャッシュ部14に登録する。ただし、ミラーリング復旧部15は、既にキャッシュ部14に記憶されているデータについては、縮退状態で用いられていたメモリ12aまたは12bからの読み出しを省略する。この後、CPUによる各種処理の実行に伴い、キャッシュ部14は、記憶したデータのうち書き戻し対象のデータをメモリ12aおよび12bに書き戻していく。すなわち、縮退状態で用いられていたメモリ12aまたは12bに記憶されるデータは、キャッシュ部14に登録され更新済み状態となっている。したがって、これらのデータは、キャッシュ部14によって書き戻し対象として選択されると、ミラーリング制御部13によってメモリ12aおよびメモリ12bの双方に二重化されて書き戻される。
以上のように構成されたミラーリング復旧装置1のミラーリング復旧動作について、図2を参照して説明する。なお、ミラーリング復旧装置1において、メモリ12aが利用可能な縮退状態から、メモリ12bが新たなメモリ12bに交換されて両方のメモリ12aおよび12bが利用可能になったものとして、以下の動作を説明する。また、下記の動作中も、ミラーリング復旧装置1は、CPUからのリード命令およびライト命令の受信に応じた処理を行うものとする。
まず、ミラーリング復旧部15は、メモリ12aおよび12bに対応するメモリ空間の各データについて、順次以下のステップS1〜S6の処理を実行する。
ここでは、まず、ミラーリング復旧部15は、該当するデータの未更新ライト命令をキャッシュ部14に通知する(ステップS1)。
次に、キャッシュ部14は、該当するデータを既に格納している場合(ステップS2でYes)、ステップS3〜S5の動作をスキップし、該当するデータを更新済み状態にする(ステップS6)。
一方、該当するデータを格納していなかった場合(ステップS2でNo)、キャッシュ部14は、該当するデータのリード命令をミラーリング制御部13に通知する(ステップS3)。
なお、このとき、新たなデータを記憶する領域がなければ、リード命令をミラーリング制御部13に通知する前に、キャッシュ部14は、書き戻し対象のデータのライト命令をミラーリング制御部13に通知するようにする。
次に、ミラーリング制御部13は、縮退状態で利用されていたメモリ12aにリード命令を通知する(ステップS4)。
次に、ミラーリング制御部13は、メモリ12aから返却される対象データをキャッシュ部14に返却する(ステップS5)。
次に、キャッシュ部14は、ステップS5で返却されたデータを更新済み状態とする(ステップS6)。
ここで、メモリ12aおよび12bに対応するメモリ空間の全データについてステップS1〜S6の処理を終了していなければ(ステップS7でNo)、ミラーリング復旧装置1は、次のデータについてステップS1からの動作を繰り返す。
なお、このようなミラーリング復旧動作中も、キャッシュ部14は、CPUからのリード命令およびライト命令を受信している。そして、キャッシュ部14は、CPUからの命令の処理およびミラーリング復旧部15からの未更新ライト命令の処理に伴って、書き戻し対象のデータのライト命令をミラーリング制御部13に順次通知していく。そして、ミラーリング制御部13は、既にメモリ12aおよび12bの両方が利用可能となっているため、ライト命令対象のデータをメモリ12aおよび12bの両方に順次書き戻していく。
そして、全データについてステップS1〜S6の処理が終了し(ステップS7でYes)、かつ、ステップS1で発行した未更新ライト命令の発行によりキャッシュ部14で更新済みとされた全データが、メモリ12aおよび12bに書き戻されると(ステップS8でYes)、ミラーリング復旧装置1はミラーリング復旧動作を終了する。
次に、本発明の第1の実施の形態の効果について述べる。
本発明の第1の実施の形態としてのミラーリング復旧装置は、ミラーリングの復旧処理中に他のアクセス命令を停止させることなく、復旧処理専用の競合制御機能を不要とすることができる。
その理由は、ミラーリング復旧部が、未更新ライト命令を発行することにより、縮退状態で利用されていた記憶装置から、交換等により新たに利用可能となった他方の記憶装置へのデータコピーを、キャッシュ部による書き戻しを利用して実現するからである。このとき、ミラーリング復旧部は、縮退状態で利用されていた記憶装置のデータのうち既にキャッシュ部にあるデータは新たにキャッシュ部に登録することをしない。これにより、縮退状態でキャッシュ部に存在するデータが上位装置からアクセスされて更新されていた場合でも、既に古いデータとなっている記憶装置内のデータを、交換された記憶装置にコピーすることがない。そして、この場合、キャッシュ部に存在する新しいデータが、キャッシュ部からのメモリへの書き戻し処理により、一対の記憶装置の両方にコピーされることになる。このように、本発明の第1の実施の形態としてのミラーリング復旧装置は、ミラーリング復旧部をキャッシュ部より上位に設けることにより、ミラーリングの復旧処理中に、通常運用によるアクセス対象のデータと、復旧処理によるコピー対象のデータとの競合制御機能を設ける必要がない。
(第2の実施の形態)
以下、本発明の第2の実施の形態について、図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第1の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
本発明の第2の実施の形態としてのミラーリング復旧装置2の構成を図3に示す。図3において、ミラーリング復旧装置2は、メモリ22aおよび22bと、ミラーリング制御部23と、キャッシュ部14と、ミラーリング復旧部25と、エラー検出訂正部26aおよび26bと、パトロール命令発行部27と、を備える。
メモリ22aおよび22bは、本発明の一対の記憶装置の一実施形態を構成している。また、メモリ22aおよび22bは、本発明の第1の実施の形態におけるメモリ12aおよび12bと同様に構成されるのに加えて、データと共に誤り訂正符号(ECC:Error Correcting Code)を格納する。なお、ECCは、図示しないエラー訂正符号化部によって生成され、メモリ22aおよび22bに書き込まれたものであってもよい。
エラー検出訂正部26aおよび26bは、メモリ22aおよび22bから読み出されたデータに訂正可能エラーを検出した場合、そのエラーを訂正する。例えば、エラー訂正符号として、SEC−DED(Single Error Correcting - Double Error Detecting Code)が用いられている場合、エラー検出訂正部26aおよび26bは、メモリ22aおよび22bから読み出されるデータに1ビットの誤りを検出するとこれを訂正する。そして、エラー検出訂正部26aおよび26bは、訂正したデータをミラーリング制御部23に返却する。
また、エラー検出訂正部26aおよび26bは、メモリ22aおよび22bから読み出されるデータに訂正可能エラーを検出しなかった場合は、正常なデータをミラーリング制御部23に返却する。
また、エラー検出訂正部26aおよび26bは、メモリ22aおよび22bから読み出されるデータに訂正不可能なエラーを検出した場合、データが正常でないことをミラーリング制御部23に通知してもよい。例えば、エラー訂正符号として、SEC−DEDが用いられている場合、エラー検出訂正部26aおよび26bは、メモリ22aおよび22bから読み出されるデータに2ビットの誤りを検出すると、データが正常でないことをミラーリング制御部23に通知する。
ミラーリング制御部23は、正常状態では、書き込み対象のデータをメモリ22aおよび22bに二重化して記憶させる。すなわち、ミラーリング制御部23は、データのライト命令を受信すると、メモリ22aおよび22bにそれぞれライト命令を発行する。そして、ミラーリング制御部23は、対象のデータを誤り訂正符号と共にメモリ22aおよび22bにそれぞれ記憶させる。
また、ミラーリング制御部23は、読み出し対象のデータを、メモリ22aおよび22bのいずれかから読み出す。具体的には、ミラーリング制御部23は、受信したリード命令をメモリ22aおよび22bに転送する。そして、ミラーリング制御部23は、メモリ22aおよび22bから読み出された正常なデータ、エラー訂正されたデータ、または、訂正不可能なエラーであることを表す情報のいずれかをエラー検出訂正部26aおよび26bからそれぞれ受信する。
このとき、ミラーリング制御部23は、メモリ22aおよび22bのうち少なくともいずれか1つから正常なデータまたはエラー訂正されたデータを受信すると、該データをキャッシュ部14に返却する。
パトロール命令発行部27は、データに対するパトロールを行うためのパトロール命令を発行する。ここで、パトロールとは、メモリ22aおよび22b内の各データに定期的にアクセスすることにより、訂正不可能なエラーが検出される前に、訂正可能なエラーのうちに訂正して正常なデータに戻す機能である。具体的には、パトロール命令発行部27は、メモリ22aおよび22bに対応するメモリ空間の各データに対して、所定のパトロール間隔で、パトロール命令として未更新ライト命令を発行する。すなわち、パトロール命令発行部27は、メモリ22aおよび22bのいずれかから読み出された正常なデータ、または、読み出し後にエラー検出訂正部26aまたは26bによりエラー訂正されたデータを、キャッシュ部14に登録する。ただし、パトロール命令発行部27は、既にキャッシュ部14にあるデータについては、メモリ22aおよび22bからの読み出しを省略する。なお、未更新ライト命令の対象データは、キャッシュ部14において更新済み状態とされる。
ミラーリング復旧部25は、ミラーリング制御部23が縮退状態から正常状態に復旧する際に、パトロール命令発行部27を用いて、メモリ22aおよび22bの二重化を復旧させる。また、パトロール命令発行部27のパトロール間隔が制御可能に構成されている場合、ミラーリング復旧部25は、このパトロール間隔を制御することにより、メモリ22aおよび22bの二重化の復旧速度を調整してもよい。
例えば、パトロール命令発行部27の通常のパトロール間隔が、メモリ22aおよび22bに対応する全メモリ空間に対するパトロール処理を数週間から数ヶ月程度の期間で完了可能な間隔に設定されていたとする。この場合、ミラーリング復旧部25は、このパトロール間隔のままパトロール命令発行部27を用いると、ミラーリング復旧処理の完了までに多大な時間を要する。そこで、ミラーリング復旧部25は、例えば、パトロール命令を連続発行するようパトロール命令発行部27のパトロール間隔を制御する。
以上のように構成されたミラーリング復旧装置2のミラーリング復旧動作について、図4を参照して説明する。なお、ミラーリング復旧装置2において、メモリ22aが利用可能な縮退状態から、メモリ22bが新たなメモリ22bに交換されて両方のメモリ22aおよび22bが利用可能になったものとして、以下の動作を説明する。また、下記の動作中も、ミラーリング復旧装置2は、CPUからのリード命令およびライト命令の受信に応じた処理を行うものとする。
まず、ミラーリング復旧部25は、パトロール命令発行部27のパトロール命令発行間隔を制御する(ステップS21)。例えば、ミラーリング復旧部25は、パトロール命令発行部27がパトロール命令を連続発行するよう制御する。
次に、パトロール命令発行部27は、該当するデータのパトロール命令として未更新ライト命令をキャッシュ部14に通知する(ステップS22)。
次に、ミラーリング復旧装置2は、ステップS2〜S4まで本発明の第1の実施の形態と同様に動作することにより、縮退状態で利用していたメモリ22aに対して、該当するデータのリード命令を通知する。なお、ミラーリング復旧装置2は、該当するデータが既にキャッシュ部14にあれば、ステップS3〜S4、S23〜S25の動作をスキップする。
次に、エラー検出訂正部26aは、リード命令に対応してメモリ22aから読み出されたデータに訂正可能なエラーを検出すると(ステップS23でYes)、そのエラーを訂正する(ステップS24)。そして、ミラーリング制御部23は、エラー訂正されたデータをキャッシュ部14に返却する(ステップS25)。一方、メモリ22aから読み出されたデータにエラーが検出されなければ、ミラーリング制御部23は、正常なデータをキャッシュ部14に返却する(ステップS25)。
そして、ミラーリング復旧装置2は、メモリ22aおよび22bに対応するメモリ空間の各データについてパトロール命令の連続発行が完了するまで、ステップS21〜S22、S2〜S4、S23〜S25、およびS6の動作を繰り返す。
そして、ミラーリング復旧装置2は、ステップS7〜S8まで本発明の第1の実施の形態と同様に動作することにより、メモリ22aに記憶されたデータを、キャッシュ部14を介してメモリ22aおよび22bへ書き戻す処理を完了する。
以上で、ミラーリング復旧装置2のミラーリング復旧動作の説明を終了する。
次に、本発明の第2の実施の形態の効果について述べる。
本発明の第2の実施の形態としてのミラーリング復旧装置は、ミラーリング復旧処理専用のデータコピー機能および競合制御機能を設けることなく、二重化された記憶装置のミラーリング復旧処理を行うことができる。
その理由は、記憶装置の各データをパトロールするパトロール命令発行部を流用することにより、ミラーリング復旧時のデータコピー機能を実現することができるからである。すなわち、このようなパトロール命令発行部は、パトロール対象の記憶装置のデータを定期的に読み出す未更新ライト命令を発行することにより、読み出したデータに訂正可能エラーがあればエラーを訂正する。そして、このようなパトロール命令発行部は、ミラーリング制御部を介して、正常なデータまたはエラー訂正されたデータを一対の記憶装置に二重化して書き戻す。このとき、パトロール命令発行部は、未更新ライト命令の対象データがキャッシュ部に既にあれば、パトロール処理を終了する。このように、パトロール命令発行部は、キャッシュ部より上位に配置されていることにより、上位装置からの一対の記憶装置のデータに対するアクセスと競合することなく、パトロールを実行することができる。そして、このようなパトロール命令発行部を流用することにより、本発明の第2の実施の形態としてのミラーリング復旧装置は、ミラーリング復旧処理専用のデータコピー機能および競合制御機能を設けることなく、一対の記憶装置のミラーリング復旧処理を行うことができる。
さらに、ミラーリング復旧部が、パトロール命令発行部のパトロール命令発行間隔を制御することにより、本発明の第2の実施の形態としてのミラーリング復旧装置は、ミラーリング復旧の処理速度を調整することが可能となる。
(第3の実施の形態)
次に、本発明の第3の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第2の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
本発明の第3の実施の形態としてのミラーリング復旧装置3の構成を図5に示す。図5において、ミラーリング復旧装置3は、本発明の第2の実施の形態としてのミラーリング復旧装置2に対して、ミラーリング復旧部25に替えてミラーリング復旧部35を備え、複数の主記憶部31および主記憶制御部38をさらに備える点が異なる。
主記憶部31は、メモリ22aおよび22b、エラー検出訂正部26aおよび26b、および、ミラーリング制御部23を有する。なお、メモリ22aおよび22b、エラー検出訂正部26aおよび26b、および、ミラーリング制御部23は、本発明の第2の実施の形態における各部と同様に構成される。
主記憶制御部38は、キャッシュ部14から通知される主記憶部31へのアクセスを処理する。例えば、主記憶制御部38は、キャッシュ部14から発行されるリード命令またはライト命令の対象となる主記憶部31を選択し、選択した主記憶部31に命令を転送する。また、主記憶制御部38は、転送したリード命令またはライト命令に応じて主記憶部31から返却されるデータを、キャッシュ部14に転送する。
ミラーリング復旧部35は、ミラーリング復旧部25と同様に構成されるのに加えて、パトロール命令発行部27のパトロール対象を制御する。すなわち、ミラーリング復旧部35は、本発明の一対の記憶装置としての複数のメモリ22aおよび22bのうち、ミラーリング復旧対象となるメモリ22aおよび22bに対して、未更新ライト命令を発行するよう、パトロール命令発行部27を制御する。
例えば、いずれかの主記憶部31が縮退状態で稼働しており、その主記憶部31において利用不可能だったメモリ22aまたは22bが新たなメモリ22aまたは22bに交換されたと想定する。このとき、ミラーリング復旧部35は、交換されたメモリ22aまたは22bを含む主記憶部31をパトロール対象とするよう、パトロール命令発行部27を制御する。
以上のように構成されたミラーリング復旧装置3のミラーリング復旧動作について説明する。ミラーリング復旧装置3は、図4を用いて説明した本発明のミラーリング復旧装置2の動作に対して、ステップS21において、パトロール命令発行間隔に加えて、パトロール対象を制御する点が異なる。
ステップS21において、ミラーリング復旧部35は、交換されたメモリ22bおよびその対となっているメモリ22aに対応するメモリ空間の各データに対して、パトロール命令を連続発行するよう通知する。その後、ミラーリング復旧装置3は、本発明のミラーリング復旧装置2と同様に動作することにより、ミラーリング復旧処理を行う。なお、本実施の形態では、ステップS3において、キャッシュ部14は、該当するデータのリード命令を主記憶制御部38を介して対象の主記憶部31に通知する。また、ステップS25において、ミラーリング制御部23は、主記憶制御部38を介して対象のデータをキャッシュ部14に返却する。
次に、本発明の第3の実施の形態の効果について述べる。
本発明の第3の実施の形態としてのミラーリング復旧装置は、ミラーリング復旧処理専用のデータコピー機能および競合制御機能を設けることなく、ミラーリング復旧処理をより高速に完了させることができる。
その理由は、ミラーリング復旧部が、一対の記憶装置のうち、ミラーリング復旧対象となる一対の領域をパトロール対象とするようパトロール命令発行部を制御するからである。これにより、本発明の第3の実施の形態としてのミラーリング復旧装置は、縮退状態となっていた一対の領域に対してパトロール命令を利用してミラーリングの復旧を行うことになる。したがって、一対の記憶装置全体に対してパトロール命令を発行するのに比べて、ミラーリング復旧処理をより高速に完了させることができることになる。
なお、本実施の形態において、メモリ22aおよび22b、エラー検出訂正部26aおよび26b、および、ミラーリング制御部23が、主記憶部31を構成する例について説明した。しかしながら、本発明の一対の記憶装置、エラー検出訂正部およびミラーリング制御部は、1つの部品に含まれていなくてもよい。例えば、エラー検出訂正部およびミラーリング制御部は、主記憶制御部に含まれていてもよい。
また、本発明の各実施の形態において、本発明の一対の記憶装置として主記憶装置を適用した例について説明した。その他、本発明の一対の記憶装置として、補助記憶装置や、ネットワークを介して外部に分散配置された記憶装置を適用することも可能である。その場合、本発明のキャッシュ部は、主記憶装置や、その他一般的なキャッシュとして機能する記憶装置によって構成することも可能である。
また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。
また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。
1、2、3 ミラーリング復旧装置
12a、12b、22a、22b メモリ
13、23 ミラーリング制御部
14 キャッシュ部
15、25 ミラーリング復旧部
25、35 ミラーリング復旧部
26a、26b エラー検出訂正部
27 パトロール命令発行部
31 主記憶部
38 主記憶制御部

Claims (8)

  1. 一対の記憶装置と、
    前記一対の記憶装置の両方が利用可能な場合、上位装置による書き込み要求対象のデータを前記一対の記憶装置に二重化して書き込み、前記上位装置による読み出し要求対象のデータを前記一対の記憶装置のいずれかから読み出す正常状態で動作し、前記一対の記憶装置のいずれか一方が利用不可能な場合、利用可能な他方に対して前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを入出力する縮退状態で動作するミラーリング制御部と、
    前記一対の記憶装置に入出力される、前記上位装置による前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを一時的に記憶し、かつ、書き戻し対象のデータの更新にともない、前記更新された書き戻し対象のデータを前記ミラーリング制御部を介して前記一対の記憶装置に書き込むキャッシュ部と、
    前記一対の記憶装置のミラーリング構成を復旧する際に、既に前記キャッシュ部に記憶されている復旧データを除き前記縮退状態の記憶装置から読み出された復旧データを前記キャッシュ部に登録するミラーリング復旧部と、を備え、
    前記キャッシュ部は、既に前記キャッシュ部に記憶されている複旧データおよび前記登録した復旧データを前記更新された書き戻し対象のデータとして前記キャッシュ部からミラーリング制御部を介して前記一対の記憶装置に二重化して書き戻す、ミラーリング復旧装置。
  2. 前記一対の記憶装置から読み出されるデータに訂正可能エラーを検出して該データのエラーを訂正するエラー検出訂正部と、
    前記一対の記憶装置のいずれかから読み出された正常なデータまたは読み出し後に前記エラー検出訂正部によりエラー訂正されたデータを前記キャッシュ部を介して前記一対の記憶装置に書き戻すパトロール命令を発行するパトロール命令発行部と、
    をさらに備え、
    前記ミラーリング復旧部は、前記パトロール命令発行部を用いて前記一対の記憶装置の二重化を復旧させることを特徴とする請求項1に記載のミラーリング復旧装置。
  3. 前記ミラーリング復旧部は、前記パトロール命令発行部の前記パトロール間隔を制御することにより、前記一対の記憶装置の二重化の復旧速度を調整することを特徴とする請求項2に記載のミラーリング復旧装置。
  4. 前記パトロール命令発行部は、前記一対の記憶装置のうち、ミラーリング復旧対象の一対の領域に対して対して前記パトロール命令を発行することを特徴とする請求項1から請求項3のいずれかに記載のミラーリング復旧装置。
  5. ミラーリング制御部が、一対の記憶装置の両方が利用可能な場合、上位装置による書き込み要求対象のデータを前記一対の記憶装置に二重化して書き込み、前記上位装置による読み出し要求対象のデータを前記一対の記憶装置のいずれかから読み出す正常状態で動作し、前記一対の記憶装置のいずれか一方が利用不可能な場合、利用可能な他方に対して前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを入出力する縮退状態で動作し、
    キャッシュ部が、前記一対の記憶装置に入出力される、前記上位装置による前記書き込み要求対象のデータおよび前記読み出し要求対象のデータを一時的に記憶し、かつ、書き戻し対象のデータの更新にともない、前記更新された書き戻し対象のデータを前記ミラーリング制御部を介して前記一対の記憶装置に書き込み、
    ミラーリング復旧部が、前記一対の記憶装置のミラーリング構成を復旧する際に、既に前記キャッシュ部に記憶されている復旧データを除き前記縮退状態の記憶装置から読み出された復旧データを前記キャッシュ部に登録し、
    前記キャッシュ部は、既に前記キャッシュ部に記憶されている複旧データおよび前記登録した復旧データを前記更新された書き戻し対象のデータとして前記キャッシュ部からミラーリング制御部を介して前記一対の記憶装置に二重化して書き戻す、ミラーリング復旧方法。
  6. エラー検出訂正部が、前記一対の記憶装置から読み出されるデータに訂正可能エラーを検出して該データのエラーを訂正し、
    パトロール命令発行部が、前記一対の記憶装置のいずれかから読み出された正常なデータまたは読み出し後に前記エラー検出訂正部によりエラー訂正されたデータを前記キャッシュ部を介して前記一対の記憶装置に書き戻すパトロール命令を発行する、請求項5に記載のミラーリング復旧方法。
  7. 前記ミラーリング復旧部は、前記パトロール命令発行部の前記パトロール間隔を制御することにより、前記一対の記憶装置の二重化の復旧速度を調整することを特徴とする請求項5または請求項6に記載のミラーリング復旧方法。
  8. 前記パトロール命令発行部は、前記一対の記憶装置のうち、ミラーリング復旧対象の一対の領域に対して前記パトロール命令を発行することを特徴とする、請求項5から請求項7のいずれかに記載のミラーリング復旧方法。
JP2011028138A 2011-02-14 2011-02-14 ミラーリング復旧装置、および、ミラーリング復旧方法 Active JP5297479B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011028138A JP5297479B2 (ja) 2011-02-14 2011-02-14 ミラーリング復旧装置、および、ミラーリング復旧方法
US13/370,024 US20120210067A1 (en) 2011-02-14 2012-02-09 Mirroring device and mirroring recovery method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028138A JP5297479B2 (ja) 2011-02-14 2011-02-14 ミラーリング復旧装置、および、ミラーリング復旧方法

Publications (2)

Publication Number Publication Date
JP2012168674A JP2012168674A (ja) 2012-09-06
JP5297479B2 true JP5297479B2 (ja) 2013-09-25

Family

ID=46637796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028138A Active JP5297479B2 (ja) 2011-02-14 2011-02-14 ミラーリング復旧装置、および、ミラーリング復旧方法

Country Status (2)

Country Link
US (1) US20120210067A1 (ja)
JP (1) JP5297479B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008069B (zh) * 2013-02-22 2018-06-15 中兴通讯股份有限公司 一种数据保护方法、装置及设备
CN107391317B (zh) * 2017-09-14 2021-03-19 苏州浪潮智能科技有限公司 一种数据恢复的方法、装置、设备及计算机可读存储介质
JP2019082897A (ja) * 2017-10-31 2019-05-30 富士通株式会社 情報処理装置、情報処理システム及びプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004046864A (ja) * 1992-09-09 2004-02-12 Hitachi Ltd ディスクアレイ
JP3188071B2 (ja) * 1993-10-14 2001-07-16 富士通株式会社 ディスクキャッシュ装置
JPH08166910A (ja) * 1994-12-15 1996-06-25 Nec Corp データ修復方法
JP3400297B2 (ja) * 1997-06-04 2003-04-28 株式会社日立製作所 記憶サブシステムおよび記憶サブシステムのデータコピー方法
US7010645B2 (en) * 2002-12-27 2006-03-07 International Business Machines Corporation System and method for sequentially staging received data to a write cache in advance of storing the received data
JP2005107839A (ja) * 2003-09-30 2005-04-21 Toshiba Corp アレイコントローラ及びディスクアレイ再構築方法
JP4491330B2 (ja) * 2004-11-08 2010-06-30 富士通株式会社 ディスクアレイ装置とそのデータのリカバリ方法およびデータリカバリプログラム
JP2007052509A (ja) * 2005-08-15 2007-03-01 Fujitsu Ltd ディスクアレイ装置における媒体エラーリカバリ装置、方法、及びプログラム
US7721143B2 (en) * 2005-12-06 2010-05-18 Lsi Corporation Method for reducing rebuild time on a RAID device
JP2007183808A (ja) * 2006-01-06 2007-07-19 Hitachi Ltd 磁気ディスク装置
US7653832B2 (en) * 2006-05-08 2010-01-26 Emc Corporation Storage array virtualization using a storage block mapping protocol client and server
US7500070B2 (en) * 2006-08-23 2009-03-03 Lsi Corporation Methods and apparatus for improved RAID 1 mirror re-synchronization
JP4767139B2 (ja) * 2006-09-15 2011-09-07 富士通株式会社 ストレージ管理プログラム、ストレージ管理装置、およびストレージ管理方法
JP4967087B2 (ja) * 2007-11-01 2012-07-04 エヌイーシーコンピュータテクノ株式会社 ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法
JP2010181990A (ja) * 2009-02-04 2010-08-19 Renesas Electronics Corp データプロセッサ
JP5409159B2 (ja) * 2009-07-23 2014-02-05 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム

Also Published As

Publication number Publication date
US20120210067A1 (en) 2012-08-16
JP2012168674A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5768587B2 (ja) ストレージシステム、ストレージ制御装置およびストレージ制御方法
US10452498B2 (en) Fault tolerance for persistent main memory
JP5887757B2 (ja) ストレージシステム、ストレージ制御装置およびストレージ制御方法
JP2010015195A (ja) 記憶制御装置及び記憶制御方法
JP2012104112A (ja) ミラー化データ・ストレージ・システムにおけるエラーを検出するための方法、コンピュータ・プログラム及びシステム
JP2014032516A (ja) ストレージ装置、制御装置およびデータ保護方法
EP2759937B1 (en) Method and apparatus for efficient remote copy
JP5297479B2 (ja) ミラーリング復旧装置、および、ミラーリング復旧方法
JP2001249911A (ja) データ転送方法及びデータ処理システム
WO2015045122A1 (ja) ストレージ装置、ストレージシステム、およびデータ管理方法
JP6335336B2 (ja) ストレージシステムおよびその制御方法
JP2018147166A (ja) 演算処理装置及び演算処理装置の制御方法
JP5021978B2 (ja) マルチプロセッサシステム及びその動作方法
JP5213061B2 (ja) ミラーリング制御装置、ミラーリング制御回路、ミラーリング制御方法およびそのプログラム
JP5644795B2 (ja) ストレージ装置、データ復旧方法およびプログラム
JP5773446B2 (ja) 記憶装置、冗長性回復方法、およびプログラム
JP5748214B2 (ja) 二重化情報処理システム
JP3788822B2 (ja) コンピュータシステムおよびそのシステムにおける障害回復方法
JP6679122B1 (ja) メモリ障害対処システム、情報処理装置及びメモリ障害対処方法
WO2021038923A1 (ja) 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム
JP4831093B2 (ja) ディスクアレイシステム、ディスクアレイ制御方法およびディスクアレイ制御プログラム
JP4853083B2 (ja) コンピュータシステム、データ正常性確認方法、及び、プログラム
JP2013156821A (ja) データ処理装置、制御ユニット、メモリ制御方法
JP2009075675A (ja) 整合性チェック方法及び整合性チェックシステム
JP2010061258A (ja) デュプレックスプロセッサシステム及びプロセッサ二重化方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5297479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350