JP6225771B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6225771B2 JP6225771B2 JP2014053473A JP2014053473A JP6225771B2 JP 6225771 B2 JP6225771 B2 JP 6225771B2 JP 2014053473 A JP2014053473 A JP 2014053473A JP 2014053473 A JP2014053473 A JP 2014053473A JP 6225771 B2 JP6225771 B2 JP 6225771B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor chip
- substrate
- underfill
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 88
- 239000007788 liquid Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 16
- 239000005871 repellent Substances 0.000 claims description 12
- 230000002940 repellent Effects 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 31
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は、基板と、基板の一面上に固定された半導体チップと、基板の一面と半導体チップとの間に充填されたアンダーフィルと、を備える半導体装置およびその製造方法に関し、特に、水等の液体の表面張力を利用して基板と半導体チップとのアライメントを行うようにしたものに関する。 The present invention relates to a semiconductor device including a substrate, a semiconductor chip fixed on one surface of the substrate, and an underfill filled between the one surface of the substrate and the semiconductor chip, and a method for manufacturing the same , and in particular, water or the like. It is related with what performed the alignment of a board | substrate and a semiconductor chip using the surface tension of this liquid.
従来より、基板に半導体チップを積層する際の自己組織化によるアライメント技術としては、基板上に親液性領域(水に対しては親水性領域)と撥液性領域(水に対しては疎水性領域)とを形成し、水を閉じ込めて水の表面張力を利用するものが一般的である。 Conventionally, as alignment technology by self-organization when stacking semiconductor chips on a substrate, lyophilic regions (hydrophilic regions for water) and lyophobic regions (hydrophobic for water) on the substrate. In general, the surface region of the water is confined and the surface tension of the water is used.
このような水等の液体の表面張力を利用した半導体装置としては、たとえば特許文献1に記載のものが提案されている。このものは、仮基板に対して水の表面張力を利用して半導体チップをアライメントした後に、半導体チップを基板としてのウェハに転写して固定し、仮基板を取り除くようにしたものである。
As a semiconductor device using such a surface tension of a liquid such as water, for example, a semiconductor device described in
しかし、この特許文献1による転写の手法では、仮基板への接合とウェハへの転写という2回のアライメントを行うため、手間がかかるし、アライメント精度を向上させることが困難となる。
However, in the transfer method according to
この点を補うものとして、非特許文献1に示されるような、水の表面張力を利用して、半導体チップを基板に直接、搭載することにより、アライメントおよび接合を一括して行う直接アライメントの手法が提案されている。
As a supplement to this point, as shown in
この直接アライメントは、次のようにして行われる。まず、基板としてのウェハの一面における半導体チップの搭載領域を親液性領域とし、この親液性領域の全周の回りを撥液性領域とする。そして、親液性領域に水を配置し、この水の上に半導体チップを搭載し、水の表面張力を利用してチップのアライメントを行う。 This direct alignment is performed as follows. First, a semiconductor chip mounting area on one surface of a wafer as a substrate is defined as a lyophilic area, and the entire circumference of the lyophilic area is defined as a lyophobic area. And water is arrange | positioned in a lyophilic area | region, a semiconductor chip is mounted on this water, and chip alignment is performed using the surface tension of water.
その後、これを加熱することで、水を蒸発させるとともに、半導体チップ側の電極と基板側の電極とを、はんだ接合、あるいは金属接合等の固相接合により接合する。こうして、半導体チップと基板とが固定される。以上が、直接アライメントの手法であり、これによれば、基板と半導体チップとのアライメントは1回で済むので、上記した2回のアライメントを行う場合に比べて、簡素化およびアライメント精度の向上が図れる。 Then, by heating this, water is evaporated, and the electrode on the semiconductor chip side and the electrode on the substrate side are bonded by solid phase bonding such as solder bonding or metal bonding. Thus, the semiconductor chip and the substrate are fixed. The above is the method of direct alignment. According to this, since the substrate and the semiconductor chip need only be aligned once, simplification and improved alignment accuracy can be achieved as compared with the case where the alignment is performed twice. I can plan.
本発明者は、上記直接アライメントの手法を用いた半導体装置において、さらに、基板と半導体チップとの間にアンダーフィルを充填することを、検討している。ここで、アンダーフィルは、半導体装置の分野で通常用いられるエポキシ樹脂等よりなるもので、基板と半導体チップとの接合部の接合強度を補強したり、当該接合部を封止して保護したりするめのものである。 The inventor of the present invention is studying further filling an underfill between the substrate and the semiconductor chip in the semiconductor device using the direct alignment method. Here, the underfill is made of an epoxy resin or the like normally used in the field of semiconductor devices, and reinforces the bonding strength of the bonding portion between the substrate and the semiconductor chip or seals and protects the bonding portion. It is something to do.
この場合、上記した直接アライメントの手法により基板と半導体チップとを固定した後、溶媒等を混合することで液状とされたアンダーフィルを、半導体チップの端面側から半導体チップの直下に注入するようにする。 In this case, after fixing the substrate and the semiconductor chip by the above-described direct alignment method, the underfill that is made liquid by mixing a solvent or the like is injected from the end face side of the semiconductor chip directly under the semiconductor chip. To do.
しかし、このとき、直接アライメントの手法においては、基板の一面のうち半導体チップの直下は親液性領域とされ、この親液性領域の外側では、半導体チップの端面全周を囲むように撥液性領域とされている。そのため、液状のアンダーフィルが、半導体チップ外側の撥液性領域で弾かれてしまい、半導体チップ直下の親液性領域に入って行かないという問題が生じる。 However, at this time, in the direct alignment method, a portion of one surface of the substrate directly below the semiconductor chip is a lyophilic region, and outside the lyophilic region, the liquid repellent so as to surround the entire end surface of the semiconductor chip. It is considered as a sex area. Therefore, the liquid underfill is repelled in the liquid repellent area outside the semiconductor chip and does not enter the lyophilic area directly below the semiconductor chip.
本発明は、上記問題に鑑みてなされたものであり、基板の一面を親液性領域と撥液性領域とに区画し、液体の表面張力を利用して親液性領域上に半導体チップをアライメントして固定するようにした半導装置およびその製造方法において、基板と半導体チップとの間にアンダーフィルを適切に注入して充填できるようにすることを目的とする。 The present invention has been made in view of the above-described problem, and divides one surface of a substrate into a lyophilic region and a lyophobic region, and a semiconductor chip is placed on the lyophilic region using the surface tension of the liquid. It is an object of the present invention to provide a semiconductor device and a method of manufacturing the semiconductor device which are aligned and fixed, and an underfill can be appropriately injected and filled between a substrate and a semiconductor chip.
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の一面(1a)上に搭載されて基板に固定された半導体チップ(20)と、基板の一面と半導体チップとの間に充填された絶縁性樹脂よりなるアンダーフィル(30)と、を備える半導体装置であって、
基板の一面のうち半導体チップの直下に位置する領域を第1の領域(11)、第1の領域に隣接して第1の領域を取り巻く領域を第2の領域(12)としたとき、第1の領域の表面は、親液性領域とされ、第2の領域の表面は、第1の領域よりも撥液性の大きい撥液性領域とされ、第2の領域の一部には、半導体チップの端面(23)の側方から当該端面に到達するように延びるスリット形状をなし、表面が第1の領域と同一の親液性を有する第3の領域(13)が、第2の領域に代えて設けられており、第3の領域は、第1の領域と連続して繋がっておらず、アンダーフィルは、第3の領域を介して基板と半導体チップとの間に充填されていることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, a substrate (10), a semiconductor chip (20) mounted on one surface (1a) of the substrate and fixed to the substrate, one surface of the substrate, and a semiconductor An underfill (30) made of an insulating resin filled between the chips, and a semiconductor device comprising:
When a region located immediately below the semiconductor chip on one surface of the substrate is a first region (11), and a region surrounding the first region adjacent to the first region is a second region (12), The surface of the first region is a lyophilic region, the surface of the second region is a liquid repellent region having a higher liquid repellency than the first region, and part of the second region includes A third region (13) having a slit shape extending so as to reach the end surface from the side of the end surface (23) of the semiconductor chip and having the same lyophilicity as the first region is the second region (13). The third region is not continuously connected to the first region, and the underfill is filled between the substrate and the semiconductor chip via the third region. and said that you are.
それによれば、アンダーフィルは、半導体チップの外側において、親液性領域であるスリット形状をなす第3の領域にて撥液性領域である第2の領域よりも優先的に濡れる。つまり、半導体チップの側方から半導体チップの端面に向かう細長のスリット状をなす第3の領域が、アンダーフィルの注入経路を規定する。 According to this, the underfill wets preferentially outside the semiconductor chip in the third region having a slit shape that is a lyophilic region, rather than the second region that is a liquid repellent region. In other words, the third region having an elongated slit shape from the side of the semiconductor chip toward the end face of the semiconductor chip defines an underfill injection path.
そのため、本発明によれば、アンダーフィルは、半導体チップの端面から当該チップ直下に位置する親液性領域である第1の領域に入り込みやすくなるので、基板と半導体チップとの間にアンダーフィルを適切に注入して充填することができる。 Therefore, according to the present invention, the underfill can easily enter the first region, which is a lyophilic region located immediately below the end surface of the semiconductor chip, so that the underfill is provided between the substrate and the semiconductor chip. Can be properly injected and filled.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。また、以下の各平面図においては、識別の容易化のために、親液性領域である第1の領域11および第3の領域13の表面に点ハッチング、撥液性領域である第2の領域12の表面に斜線ハッチングを、それぞれ便宜上、施してある。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description. Further, in each of the following plan views, for easy identification, the surface of the
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1、図2を参照して述べる。なお、図2では、実際には矩形の第1の領域11と実質的に同位置にある半導体チップ20の外形線を、一点鎖線で示すとともに、識別のため、当該外形線を第1の領域11とは、多少ずらして示してある。
(First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIGS. In FIG. 2, the outline of the
この半導体装置S1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。本実施形態の半導体装置S1は、大きくは、基板10と、基板10の一面1a上に搭載されて基板10に固定された半導体チップ20と、基板10の一面1aと半導体チップ20との間に充填された絶縁性樹脂よりなるアンダーフィル30と、を備えて構成されている。
This semiconductor device S1 is mounted on a vehicle such as an automobile, for example, and is applied as a device for driving various electronic devices for the vehicle. The semiconductor device S1 of the present embodiment is broadly divided into a
基板10は、半導体チップ20を搭載するものであればよく、典型的には半導体チップ20と電気的に接続されて回路を構成する配線基板等とすることができる。たとえば、この基板10としては、Si(シリコン)やSiC(シリコンカーバイト)等の半導体基板、エポキシ樹脂等をベースとするプリント基板、アルミナ等よりなるセラミック基板等が挙げられる。
The
図2に示される例では、基板10は、ベース10a上に後述する第1の領域11、第2の領域12および第3の領域13を構成する各膜が積層されたものであり、これら膜が基板10の一面1aを構成している。また、ベース10aは基板10本体を構成するものであり、上述のようにSi等の半導体、エポキシ樹脂等の樹脂、アルミナ等のセラミック等よりなる。
In the example shown in FIG. 2, the
半導体チップ20は、表裏の板面の一方を一面21、他方を他面22とし、これら一面21および他面22を連結する端面23を有する板状をなす。ここでは、半導体チップ20は、典型的な矩形板状をなす。
The
このような半導体チップ20は、SiやSiC等の半導体よりなる。具体的に半導体チップ20としては、たとえば通常の半導体プロセスにより作製されたICチップやマイコン、各種トランジスタ素子等が挙げられる。
Such a
また、アンダーフィル30は、半導体装置の分野で接合部の補強や封止による保護等の役割を果たすものであり、たとえばエポキシ樹脂等よりなる。このようなアンダーフィル30は、基板10と半導体チップ20とを固定した後、溶媒等を混合することで液状とされたアンダーフィル30を、半導体チップ20の端面23側から半導体チップ20の直下に注入し、これを加熱して硬化することで配置される。
The
ここで、基板10の一面1aのうち半導体チップ20の直下に位置する領域を第1の領域11とし、第1の領域11に隣接して第1の領域11を取り巻く領域を第2の領域12とする。この第1の領域11は、半導体チップ20の端面23で区画される半導体チップ20の外形と同一もしくはそれ以下の大きさであり、半導体チップ20の外形の範囲内に位置するものである。
Here, a region located immediately below the
ここでは、図1、図2に示されるように、半導体チップ20の外形と第1の領域11とは、実質的に同一サイズ、同一形状の矩形をなしている。しかし、その他にも、たとえば第1の領域11は、半導体チップ20の外形よりも一回り小さい矩形をなすものであってもよい。この場合、半導体チップ20の端面23よりも内側の周辺部直下に、第2の領域12が入り込んだ形とされる。
Here, as shown in FIGS. 1 and 2, the outer shape of the
ここで、第1の領域11の表面は、親液性領域とされ、第2の領域12の表面は、第1の領域11よりも撥液性の大きい撥液性領域とされている。つまり、第1の領域11と第2の領域12とでは、第1の領域11の方が水等の液体が濡れやすく、第2の領域12の方が水等の液体をはじきやすい。
Here, the surface of the
たとえば、親液性である第1の領域11と撥液性である第2の領域12とでは、液体の接触角差が10度以上、第2の領域12の方が大きいものとする。また、この接触角の大小関係を維持した上で、第1の領域11の接触角θ1は、たとえば100度以下のものとされ、第2の領域12の接触角θ2は、たとえば60度以上のものとされる。
For example, in the
さらに、図1〜図3に示されるように、基板10の一面1aのうち第2の領域12の一部には、表面が第1の領域11と同一の親液性を有する第3の領域13が、第2の領域12に代えて設けられている。つまり、第3の領域13は、第1の領域11と同じレベルの親液性領域である。
Further, as shown in FIGS. 1 to 3, a third region having the same lyophilicity as that of the
ここでは、第3の領域13は、第1の領域11および半導体チップ20の端面23の回りに、複数個設けられている。それぞれの第3の領域13は、半導体チップ20の端面23の側方から当該端面23に到達するように延びる細長形状、つまりスリット形状をなしている。ここでは、第3の領域13は、幅が一定の長方形状をなす。
Here, a plurality of
なお、ここでは、第1の領域11と半導体チップ20の外形とが、同一形状および同一サイズであるので、第3の領域13のチップ側の端部は、半導体チップ20の端面23と一致した位置にある。
Here, since the
ここで、第1の領域11が半導体チップ20の外形よりも小さい場合には、第3の領域13のチップ側の端部は、半導体チップ20の端面23よりも半導体チップ20の内側に位置することになる。しかし、いずれの場合でも、スリット形状をなす第3の領域13は、半導体チップ20の端面23の側方から当該端面23に到達するように延びるものであることに何ら変わりない。
Here, when the
また、ここでは、第3の領域13は、第1の領域11と連続して繋がっている。つまり、矩形をなす第1の領域11の端部からスリット状をなす第3の領域13が連続してのびている。また、上述したが、第3の領域13は、第1の領域11と同じレベルの親液性領域であり、上記した第1の領域11と第2の領域12との接触角の大小関係は、そのまま第3の領域13と第2の領域12との接触角の大小関係について当てはまる。
Here, the
また、第1の領域11と第3の領域13とは、親液性が同一ならば互いに異なる材質よりなるものであってもよいが、同一の親液性を有する連続した領域であるから、基本的には同じ材質のものとする。たとえば、第1の領域11および第3の領域13の材質については、二酸化シリコン、窒化シリコン、親水性ポリイミド樹脂、および、親水性エポキシ樹脂等が挙げられる。
Further, the
一方、撥液性である第2の領域の材質については、単結晶シリコン、多結晶シリコン、アモルファスシリコン、フッ素樹脂、シリコン樹脂、疎水性ポリイミド樹脂、および、疎水性エポキシ樹脂等が挙げられる。ポリイミド樹脂やエポキシ樹脂は、処理により親水性、疎水性を変化させることが可能である。 On the other hand, examples of the material of the second region that is liquid repellent include single crystal silicon, polycrystalline silicon, amorphous silicon, fluorine resin, silicon resin, hydrophobic polyimide resin, and hydrophobic epoxy resin. Polyimide resin and epoxy resin can change hydrophilicity and hydrophobicity by treatment.
このような第1の領域11〜第3の領域13は、材料に応じて、蒸着や塗布、硬化あるいは熱酸化等といった通常の成膜方法を用いることによって形成することが可能である。ここで、典型的には、第1の領域11および第3の領域13を構成する膜は、同じ材料を用いて同時に成膜する。
Such
なお、材質によっては、各領域11〜13は、基板10のベース10a上に成膜された膜ではなく、基板10のベース10aそのものであってもかまわない。たとえば、第2の領域12がシリコン材料である場合は、シリコン半導体基板としての基板10のベース10aそのものを露出させて、この露出面を第2の領域12として構成してもよい。
Depending on the material, each of the
また、本実施形態の半導体装置S1において、アンダーフィル30は、基板10の一面1aと半導体チップ20の他面22との間に介在している。具体的には、半導体チップ20の他面22と第1の領域11との間がアンダーフィル30で充填されている。
In the semiconductor device S <b> 1 of the present embodiment, the
ここで、半導体チップ20の他面22の一部には図示しないバンプ等の電極が設けられている。一方、基板10の一面1a側には、この半導体チップ20の電極に対応した位置に、ランド等の電極が設けられている。この基板10の電極の部分では、第1の領域11を構成する膜は、当該電極を露出させるように開口されている。
Here, electrodes such as bumps (not shown) are provided on a part of the
そして、これら半導体チップ20の電極と基板10の電極とが、はんだ接合や金属接合等により接合され、電気的および機械的に接続されている。そして、アンダーフィル30は、半導体チップ20と基板10との間において上記電極の接合部以外の部位を、充填している。
The electrodes of the
このような半導体装置S1は、上記通常の成膜方法を用いた各領域11〜13の選択的作製による基板10の形成、上記直接アライメントの手法による半導体チップ20と基板10との接合を行った後、アンダーフィル30の注入を行うことにより製造される。限定するものではないが、この半導体装置S1の製造方法の一具体例について、図3を参照して、より具体的に述べることとする。
In such a semiconductor device S1, the
図3に示される具体例では、各領域11〜13が、図1、図2の例のように、基板10のベース10a上に成膜された膜の場合について、各領域11〜13の形成方法の一例を示している。
In the specific example shown in FIG. 3, the
まず、基板10としては、シリコン半導体をベース10aとする半導体基板を用いる。ここで、図3(a)に示されるように、ベース10a上の全面に熱酸化等によりシリコン酸化膜14を形成しておく。このシリコン酸化膜14は、親液性領域として最終的に第1の領域11および第3の領域13となるものである。
First, as the
そして、図3(a)に示されるように、このシリコン酸化膜14の表面のうち、第1の領域11および第3の領域13となる部位に、塗布等によりレジストRを形成する。このレジストRは、たとえば露光、現像を行うフォトリソグラフ法等により形成されるものである。
Then, as shown in FIG. 3A, a resist R is formed on the surface of the
これにより、シリコン酸化膜14の表面のうち第1の領域11および第3の領域13となる部位が、レジストRでマスキングされる。次に、このものの全面に、図3(b)に示されるように、最終的に第2の領域12となる撥液性の膜15を、形成する。これにより、レジストR全体およびシリコン酸化膜14のうちレジストRより露出する部分の全体が、撥液性の膜15で被覆される。
As a result, portions of the surface of the
その後、NMP(N−メチルピロリドン)などの有機溶剤によりレジストRをリフトオフする。これにより、図3(c)に示されるように、レジストRで被覆されていた部位では、シリコン酸化膜14が現れて、これが親液性の第1の領域11および第3の領域13となる。一方、レジストRが存在しない部位は、撥液性の膜15よりなる第2の領域12として形成される。こうして、一面1aに各領域11〜13が形成された基板10ができあがる。
Thereafter, the resist R is lifted off with an organic solvent such as NMP (N-methylpyrrolidone). As a result, as shown in FIG. 3C, the
そして、この基板10に対して、基板10の一面1aのうちの第1の領域11に水を塗布し、その上に半導体チップ20を搭載する。これにより、水は第1の領域11に閉じ込められた状態で配置される。このとき、水は、第1の領域11に連続する第3の領域13にも多少はみ出すけれども、特に問題はない。
And with respect to this board |
しかし、よりアライメント精度を向上させるためには、この水のはみ出しは防止することがよい。その点を鑑みれば、スリット形状をなす第3の領域13の幅を、表面張力によって第3の領域13に水が入り込まない程度に、細くすることが望ましい。たとえば、第3の領域13の幅としては、100μm以下が望ましい。なお、この幅とは、第3の領域13のうちの第1の領域11に接する部位の幅である。
However, in order to further improve the alignment accuracy, it is preferable to prevent the water from protruding. In view of this point, it is desirable to narrow the width of the slit-shaped
こうして、水を介して半導体チップ20のアライメントを行った後、加熱する。この加熱により、水が蒸発するとともに、半導体チップ20側の電極と基板10側の電極とが、はんだ接合、あるいは金属接合等の固相接合により接合される。こうして、半導体チップ20と基板10とが固定される。ここまでが、直接アライメントの手法である。
Thus, after the
その後、上述のように、溶媒等を混合することで液状とされたアンダーフィル30を、半導体チップ20の端面23側から半導体チップ20の直下に注入する。このとき、親液性領域である第3の領域13に、液状のアンダーフィル30を配置し、この第3の領域13を介して当該注入を行う。
Thereafter, as described above, the
このとき、アンダーフィル30は、半導体チップ20の外側において、親液性領域である第3の領域13にて撥液性領域である第2の領域12よりも優先的に濡れる。つまり、液状のアンダーフィル30の注入経路は、第3の領域13により規定される。そのため、アンダーフィル30は、第3の領域13の外側に実質はみ出すことなく、毛細管現象によって半導体チップ20の直下の第1の領域11に流れ込む。
At this time, the
こうして、接合固定されている半導体チップ20と基板10との間にアンダーフィル30の注入が行われ、当該間にアンダーフィル30が充填される。その後、アンダーフィル30を加熱することにより、アンダーフィル30が硬化し、本実施形態の半導体装置S1ができあがる。
In this way, the
このように、本実施形態によれば、アンダーフィル30は、半導体チップ20の端面23から当該チップ直下に位置する親液性領域である第1の領域11に入り込みやすくなる。よって、本実施形態によれば、基板10と半導体チップ20との間にアンダーフィル30を適切に注入して充填することができる。
Thus, according to the present embodiment, the
また、第3の領域13をアンダーフィル30の注入経路とするにあたっては、半導体チップ20の外側から半導体チップ20へ向かうアンダーフィル30の流れを形成するために、スリット形状の第3の領域13の長さが或る程度長いものであることが望ましい。限定するものではないが、たとえば第3の領域13の長さは、20μm以上であることが望ましい。
When the
また、本実施形態では、第3の領域13は、第1の領域11と連続して繋がっている。そのため、アンダーフィル30の注入経路としての第3の領域13から、半導体チップ20の直下の第1の領域11に対して、アンダーフィル30の注入を、よりスムーズに行うことが可能となる。
In the present embodiment, the
(第2実施形態)
本発明の第2実施形態にかかる半導体装置S2について、図4を参照して、上記第1実施形態との相違点を中心に述べることとする。上記第1実施形態では、上記図1、図3に示されるように、第3の領域13は、第1の領域11および半導体チップ20の端面23の回りに、複数個設けられていた。
(Second Embodiment)
The semiconductor device S2 according to the second embodiment of the present invention will be described with reference to FIG. 4 focusing on differences from the first embodiment. In the first embodiment, as shown in FIGS. 1 and 3, a plurality of the
これに対して、図4に示される本実施形態のように、第3の領域13は、第1の領域11および半導体チップ20の端面23の外側に、1個のみ設けられていてもよい。この場合も、この1個の第3の領域13をアンダーフィル30の注入経路とすることで、上記第1実施形態と同様、基板10と半導体チップ20との間にアンダーフィル30を適切に注入して充填することができる。
On the other hand, as in the present embodiment shown in FIG. 4, only one
つまり、第3の領域13は、第1の領域11および半導体チップ20の端面23の外側にて、1個もしくは複数個設けられていればよい。ただし、複数個の場合の方が、1個の場合に比べて、アンダーフィル30の注入場所についての制約が小さくなるという利点はある。
In other words, one or more
(第3実施形態)
本発明の第3実施形態にかかる半導体装置S3について、図5を参照して述べる。本実施形態は、上記第2実施形態と同様、第3の領域13を1個のみとしたものであり、上記第2実施形態との相違点を中心に述べることとする。上記第2実施形態では、上記第1実施形態と同様、半導体チップ20の外形と第1の領域11とは、実質的に同一サイズ、同一形状の矩形をなしているものであった。
(Third embodiment)
A semiconductor device S3 according to a third embodiment of the present invention will be described with reference to FIG. In the present embodiment, like the second embodiment, only one
しかし、本実施形態では、図5に示されるように、第1の領域11は、半導体チップ20の外形よりも一回り小さい矩形をなすものとされている。つまり、本実施形態では、半導体チップ20の端面23よりも内側の周辺部直下に、第2の領域12が入り込んだ形とされている。
However, in the present embodiment, as shown in FIG. 5, the
そして、本実施形態では、図5に示されるように、第3の領域13は、第1の領域11と連続して繋がっておらず、第1の領域11と第3の領域13との間に第2の領域12が介在したものとされている。
In the present embodiment, as shown in FIG. 5, the
この場合でも、アンダーフィル30の注入においては、アンダーフィル30は、第3の領域13から元来親液性である半導体チップ20の他面22を通って、半導体チップ20直下の第1の領域11に入り込むため、注入性についての問題は実質的に無い。そのため、本実施形態によっても、基板10と半導体チップ20との間にアンダーフィル30を適切に注入して充填することができる。
Even in this case, in the injection of the
また、本実施形態では、第1の領域11と第3の領域13との間に第2の領域12が介在しているため、上記した水によるアライメントの際に、水が第1の領域11から第3の領域13まではみ出すことを確実に防止できる、という利点がある。
In the present embodiment, since the
なお、本実施形態は、第1の領域11と第3の領域13との間に第2の領域12が介在した構成を採用したものであるから、第3の領域13が複数個の場合でも適用できることはもちろんである。つまり、本実施形態は上記第1実施形態と組み合わせて適用してもよいことは言うまでもない。
In addition, since this embodiment employs a configuration in which the
(第4実施形態)
本発明の第4実施形態にかかる半導体装置S4について、図6を参照して、上記第1実施形態との相違点を中心に述べることとする。上記第1実施形態では、上記図1、図3に示されるように、第3の領域13は、幅が一定の長方形状をなしていた。
(Fourth embodiment)
The semiconductor device S4 according to the fourth embodiment of the present invention will be described with reference to FIG. 6, focusing on the differences from the first embodiment. In the first embodiment, as shown in FIGS. 1 and 3, the
これに対して、図6に示されるように、本実施形態では、第3の領域13は、半導体チップ20の端面23の側方から当該端面23に向かって窄まっているテーパ状をなしている。具体的には、本実施形態の第3の領域13は、半導体チップ20の端面23の側方から当該端面23に向かって幅が狭くなった台形状をなしている。
On the other hand, as shown in FIG. 6, in the present embodiment, the
それによれば、上記した水によるアライメントにおいて水を第1の領域11に閉じ込めるときに、第3の領域13のうちの第1の領域11側の幅が狭いものとされるので、水が第3の領域13まではみ出すことを防止しやすくなる、という利点がある。
According to this, when water is confined in the
なお、本実施形態は、第3の領域13を、半導体チップ20の端面23の側方から当該端面23に向かって窄まっているテーパ状とした構成を採用したものであるから、第3の領域13が1個の場合でも適用できることはもちろんである。つまり、本実施形態は、上記第1実施形態だけでなく、上記第2実施形態および第3実施形態と組み合わせて適用してもよいことは言うまでもない。
In the present embodiment, since the
(第5実施形態)
本発明の第5実施形態にかかる半導体装置S5について、図7を参照して、上記第1実施形態との相違点を中心に述べることとする。上記第1実施形態では、上記図1、図3に示されるように、第3の領域13は、幅が一定の長方形状をなしていた。
(Fifth embodiment)
A semiconductor device S5 according to the fifth embodiment of the present invention will be described with reference to FIG. 7, focusing on differences from the first embodiment. In the first embodiment, as shown in FIGS. 1 and 3, the
これに対して、図7に示されるように、本実施形態では、第3の領域13は、半導体チップ20の端面23側の部位の方が当該端面23よりも外側の部位に比べて細くなった形状をなしている。なお、上記第4実施形態では、第3の領域13は、半導体チップ20の端面23の側方から当該端面23に向かって連続的に幅が狭くなっていたが、本実施形態では、段差を有して不連続的に幅が狭くなっている。
On the other hand, as shown in FIG. 7, in the present embodiment, in the
つまり、本実施形態によっても、上記第4実施形態と同様、上記した水によるアライメントにおいて水を第1の領域11に閉じ込めるときに、第3の領域13のうちの第1の領域11側の幅が狭いものとされるので、水が第3の領域13まではみ出すことを防止しやすくなる。
That is, also in the present embodiment, as in the fourth embodiment, when water is confined in the
なお、本実施形態は、第3の領域13を、半導体チップ20の端面23側の部位の方が当該端面23よりも外側の部位に比べて段差を有して不連続的に細くなった形状をなしている構成を採用したものであるから、第3の領域13が1個の場合でも適用できることはもちろんである。つまり、本実施形態は、上記第1実施形態だけでなく、上記第2実施形態および第3実施形態と組み合わせて適用してもよいことは言うまでもない。
In the present embodiment, the
(他の実施形態)
なお、半導体チップ20と基板10とのアライメントを行うものとしては、上記水に限定するものではなく、表面張力を用いたアライメントを行うのに適したものであるならば、水以外の液体でもよい。
(Other embodiments)
Note that the alignment between the
また、半導体チップ20の平面形状および第1の領域11の外形は、上記図に示した矩形に限定されるものではなく、それ以外の多角形、円形等であってもよい。いずれにせよ、第1の領域11が、その直上にある半導体チップ20の外形の範囲内に位置していればよい。
Further, the planar shape of the
また、上記図3では、リフトオフによる各領域11〜13の選択的作製の例を述べた。しかし、その他にも、マスク等を用いた選択的な成膜を用いたり、上記したようなベース10aそのものを当該各領域として構成したりすることで、各領域11〜13を形成してもよいことはもちろんである。
Moreover, in the said FIG. 3, the example of selective production of each area | region 11-13 by lift-off was described. However, the
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。 Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.
1a 基板の一面
10 基板
11 第1の領域
12 第2の領域
13 第3の領域
20 半導体チップ
23 半導体チップの端面
30 アンダーフィル
DESCRIPTION OF
Claims (5)
前記基板の一面(1a)上に搭載されて前記基板に固定された半導体チップ(20)と、
前記基板の一面と前記半導体チップとの間に充填された絶縁性樹脂よりなるアンダーフィル(30)と、を備え、
前記基板の一面のうち前記半導体チップの直下に位置する領域を第1の領域(11)、前記第1の領域に隣接して前記第1の領域を取り巻く領域を第2の領域(12)としたとき、
前記第1の領域の表面は、親液性領域とされ、
前記第2の領域の表面は、前記第1の領域よりも撥液性の大きい撥液性領域とされ、
前記第2の領域の一部には、前記半導体チップの端面(23)の側方から当該端面に到達するように延びるスリット形状をなし、表面が前記第1の領域と同一の親液性を有する第3の領域(13)が、前記第2の領域に代えて設けられており、
前記第3の領域は、前記第1の領域と連続して繋がっておらず、
前記アンダーフィルは、前記第3の領域を介して前記基板と前記半導体チップとの間に充填されていることを特徴とする半導体装置。 A substrate (10);
A semiconductor chip (20) mounted on one surface (1a) of the substrate and fixed to the substrate;
An underfill (30) made of an insulating resin filled between one surface of the substrate and the semiconductor chip,
Of the one surface of the substrate, a region located immediately below the semiconductor chip is a first region (11), and a region surrounding the first region adjacent to the first region is a second region (12). When
The surface of the first region is a lyophilic region,
The surface of the second region is a liquid repellent region having a higher liquid repellency than the first region,
A part of the second region has a slit shape extending from the side of the end surface (23) of the semiconductor chip so as to reach the end surface, and the surface has the same lyophilicity as the first region. A third region (13) having the second region instead of the second region ;
The third region is not continuously connected to the first region,
The underfill is filled between the substrate and the semiconductor chip through the third region .
前記基板の一面(1a)上に搭載されて前記基板に固定された半導体チップ(20)と、A semiconductor chip (20) mounted on one surface (1a) of the substrate and fixed to the substrate;
前記基板の一面と前記半導体チップとの間に充填された絶縁性樹脂よりなるアンダーフィル(30)と、を備える半導体装置の製造方法であって、An underfill (30) made of an insulating resin filled between one surface of the substrate and the semiconductor chip, and a method for manufacturing a semiconductor device,
前記基板の前記一面に親液性領域である第1の領域(11)と、前記第1の領域よりも撥液性の大きい撥液性領域とされ、前記第1の領域に隣接して前記第1の領域を取り巻く第2の領域(12)と、前記第1の領域の回りに前記第1の領域と同一の親液性を有するスリット形状の第3の領域(13)と、を形成することと、A first region (11) which is a lyophilic region on the one surface of the substrate, and a liquid repellent region having a greater liquid repellency than the first region, and adjacent to the first region A second region (12) surrounding the first region and a slit-shaped third region (13) having the same lyophilic property as the first region are formed around the first region. To do
前記第1の領域に液体を塗布した後に、前記液体上に前記半導体チップを搭載し、液体の表面張力を利用して前記半導体チップを前記第1の領域上にアライメントすることと、After applying a liquid to the first region, mounting the semiconductor chip on the liquid, and aligning the semiconductor chip on the first region using a surface tension of the liquid;
前記半導体チップをアライメントした後に、前記基板を加熱して前記液体を蒸発させると共に、前記半導体チップと前記基板とを接合することと、After aligning the semiconductor chip, heating the substrate to evaporate the liquid, and bonding the semiconductor chip and the substrate;
前記基板と前記半導体チップとを接合した後に、前記第3の領域のうち前記半導体チップの端面(23)よりも外側の部分に前記アンダーフィルを塗布することで、前記端面側から前記基板と前記半導体チップとの間に前記アンダーフィルを注入することと、を含み、 After bonding the substrate and the semiconductor chip, by applying the underfill to a portion of the third region outside the end surface (23) of the semiconductor chip, the substrate and the semiconductor chip from the end surface side. Injecting the underfill between the semiconductor chip, and
前記第1の領域を形成することにおいては、前記第1の領域を前記端面により区画される前記半導体チップの外径と同一もしくはそれ以下の大きさとする半導体装置の製造方法。In forming the first region, a method of manufacturing a semiconductor device, wherein the first region has a size equal to or smaller than an outer diameter of the semiconductor chip defined by the end face.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014053473A JP6225771B2 (en) | 2014-03-17 | 2014-03-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014053473A JP6225771B2 (en) | 2014-03-17 | 2014-03-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177098A JP2015177098A (en) | 2015-10-05 |
JP6225771B2 true JP6225771B2 (en) | 2017-11-08 |
Family
ID=54255975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014053473A Active JP6225771B2 (en) | 2014-03-17 | 2014-03-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6225771B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6842660B2 (en) * | 2017-02-10 | 2021-03-17 | 国立大学法人東北大学 | Base material, coating method and coating equipment |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367886B2 (en) * | 1998-01-20 | 2003-01-20 | 株式会社村田製作所 | Electronic circuit device |
JP3741931B2 (en) * | 2000-04-20 | 2006-02-01 | セイコーインスツル株式会社 | Method for manufacturing electronic circuit device |
JP4203513B2 (en) * | 2005-11-16 | 2009-01-07 | アルプス電気株式会社 | Electronic component mounting structure |
JP4731397B2 (en) * | 2006-05-12 | 2011-07-20 | パナソニック株式会社 | Semiconductor integrated circuit device |
WO2009048097A1 (en) * | 2007-10-10 | 2009-04-16 | Nec Corporation | Semiconductor device |
JP5389490B2 (en) * | 2009-03-23 | 2014-01-15 | 東京エレクトロン株式会社 | Method and apparatus for manufacturing a three-dimensional integrated circuit |
-
2014
- 2014-03-17 JP JP2014053473A patent/JP6225771B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015177098A (en) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127516B1 (en) | Semiconductor apparatus and thereof manufacturing method | |
US20060273461A1 (en) | Electronic device and method of manufacturing the same | |
KR101212661B1 (en) | Semiconductor device packaging substrate and semiconductor device packaging structure | |
TW560020B (en) | A wafer-level package with a cavity and fabricating method thereof | |
JP5928222B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20080135279A1 (en) | Printed wiring board having plural solder resist layers and method for production thereof | |
US20150255312A1 (en) | Low-stress dual underfill packaging | |
JP6225771B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201034134A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP5641449B2 (en) | Solder mounting substrate, method for manufacturing the same, and semiconductor device | |
JP5015065B2 (en) | Wiring board | |
CN100454531C (en) | Semiconductor device and manufacturing method thereof | |
JP2004349399A (en) | Component mounting substrate | |
US7573140B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2010199608A (en) | Electronic component | |
JP3221210U (en) | Semiconductor device provided with high frequency conduction element and method of manufacturing the same | |
JP6533066B2 (en) | Electronic device | |
JP4416776B2 (en) | Package substrate, semiconductor package, and semiconductor package manufacturing method | |
CN100452374C (en) | Semiconductor device | |
US20080224331A1 (en) | Electronic device and method for manufacturing the same | |
CN203455465U (en) | Magnetic field sensor | |
US20140054771A1 (en) | Method for Self-Assembly of Substrates and Devices Obtained Thereof | |
KR20160140174A (en) | Electrical apparatus having electrical pattern capable of preventing solder bridge | |
JP2006108182A (en) | Semiconductor device, its mounter and its manufacturing method | |
JP2010080732A (en) | Semiconductor module and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6225771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |