JP6126604B2 - 送信装置および信号を送信するための方法 - Google Patents

Description

本発明は、請求項１のプリアンブルに記載の回路装置、ならびに請求項１５のプリアンブルに記載の対応する方法に関する。

ビット伝送層または物理層（ｐｈｙｓｉｃａｌ ｌａｙｅｒ：ＰＨＹ）は、ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルとも呼ばれるＯＳＩ階層モデルの最下位層であり、コンピュータネットワークにおける通信プロトコルの設計基準としても役に立つ、国際標準化機構（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄｓ Ｏｒｇａｎｉｓａｔｉｏｎ：ＩＳＯ）の階層モデルを示す。

物理層（ＰＨＹ）は、結合、順方向誤り訂正（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ）、電力制御、拡散（符号分割多元接続）（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＣＤＭＡ）等に関与し、およびデータもアプリケーションも識別せず、０と１のみを識別する。ＰＨＹは、その上のセキュリティ層（データリンク層）（Ｄａｔａ Ｌｉｎｋ Ｌａｙｅｒ：ＤＬＬ）が、特に、媒体アクセス制御（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：ＭＡＣ）層と呼ばれる部分層を利用可能な論理チャネル（ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）用のトランスポートチャネル）を形成する。

原理的に、Ｄ−ＰＨＹは、モバイル装置内のコンポーネント間の通信リンクのためのフレキシブルで、低コストで、高速のシリアルインタフェースを実現できる。

図３Ａに示すように、最新の携帯電話において、データソース、例えば、アプリケーションプロセッサは、関連するデータシンク上、例えば、関連するディスプレイ上での表示のために、イメージデータをＤ−ＰＨＹ信号として、ＭＩＰＩ−ＤＳＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ−Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）に供給する。また、アプリケーションプロセッサ等のデータシンクは、関連するデータソースから、例えば、関連するカメラから、ＭＩＰＩ−ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を介して、Ｄ−ＰＨＹフォーマットでイメージデータを受信することができる。

Ｄ−ＰＨＹプロトコルに基づくＤＳＩまたはＤＳＩ−２またはＣＳＩまたはＣＳＩ−２またはＣＳＩ−３は、４つ以下の差動データラインと、差動クロックラインとを備え、これらは、銅ケーブルを用いて、該アプリケーションプロセッサを該ディスプレイおよび／または該カメラに接続する。差動データライン当たりのデータ転送速度は、最高で１．５Ｇｂｐｓ（ギガビット／秒）である。

１〜４つの差動データ信号および差動クロックラインを介した、この従来のＤ−ＰＨＹ−ＤＳＩ信号またはＤ−ＰＨＹ−ＣＳＩ信号の送信および受信は、マスター側のモジュール（データソース、例えば、カメラおよび／またはアプリケーションプロセッサ）と、スレーブ側のモジュール（データシンク、例えば、アプリケーションプロセッサおよび／またはディスプレイユニット）との間の（データレーンＣＨ０＋，ＣＨ０−およびＣＨ１＋，ＣＨ１−と呼ばれる）２つのデータチャネルおよび（クロックレーンＣＬＫ＋，ＣＬＫ−と呼ばれる）クロックラインを手段として、図３ＢのＤ−ＰＨＹインタフェース構造に例として図示されている。

この状況において、図３Ａから分かるように、各関連するディプレイのための、または、各関連するカメラのためのデータ伝送には、最高１０の銅線（例えば、２つのデータラインの４倍と、２つのクロックラインの１倍）を要する。

ラインの数の望ましい低減を考えると、シリアル化された信号伝送を考慮すべきである。しかし、そのようなシリアル化は、エラーを起こしやすく、不安定なことが多い。

上述した欠点および不十分な点を発端として、ならびに概略が説明された従来技術を考慮して、本発明の目的は、効率的なシリアル化信号伝送を、エラーのない安定した方法で、常に実行できるように、上述したタイプの回路装置および上述したタイプの方法をさらに発展させることである。

この目的は、請求項１の特徴を有する回路装置と、請求項１１の特徴を有する方法によって達成される。本発明の有利な実施形態および適切なさらなる発展は、それぞれの従属項において特徴付けられている。

本発明によれば、それを用いて、
論理レベルに基づく信号に対応するシングルエンド高速（Ｈｉｇｈ Ｓｐｅｅｄ：ＨＳ）データと、
特に、コモンモード信号に基づく信号に対応する差動低電力（Ｌｏｗ Ｐｏｗｅｒ：ＬＰ）データと、
が、共通信号ストリームを形成するようにシリアル化される送信装置が提案される。例えば、シリアル化された後に、１〜４つのデータチャネルが送信される場合、シリアライゼーション要素またはシリアライザにクロックが印加されていれば、または印加されている限り、エラーのない安定した伝送が可能である。

しかし、該データソースによって供給されるクロックは、データ伝送が、マスター側（すなわち、データソース、例えば、カメラおよび／またはアプリケーションプロセッサ）からスレーブ側（すなわち、データシンク、例えば、アプリケーションプロセッサおよび／またはディスプレイユニット）へ並列に実施されるという前提に基づいている。並列データ伝送が完了すると、該マスターは、該クロックをオフに切り替える。

しかし、シリアライゼーション／非直列化プロセスのため、シリアルデータ伝送には、対応する並列データ伝送よりもより多くの時間を要するということを考慮しなければならない。全ての必要なシリアル化データが伝送および非直列化される前に、該クロックを、該マスターによって、例えば、該カメラによって、または、該アプリケーションプロセッサによって切り替えなければならない場合、これは、データ損失およびビット誤りにつながるであろう。

本発明によれば、
シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの差動データ信号およびクロック信号と、
から成る共通信号ストリームの一貫してエラーのない、および安定した伝送を確実にするために、特に、ＤＳＩおよび／またはＣＳＩの差動データラインと差動クロックラインをシリアル化する間のデータ損失およびビット誤りを確実に回避するため、シリアル化された光学および／または電気的Ｄ−ＰＨＹ接続がオフに切り替えられる前に、遅延が生ずる。

以下に記載した送信装置および回路技術を用いて、該クロックを作動停止にした状態で、該シリアル化された共通信号ストリームの残りの部分の該レシーバまたはいわゆるスレーブ（すなわち、データシンク、例えば、アプリケーションプロセスおよび／またはディスプレイユニット）への輸送を継続すること、およびその後、該リンクまたは該接続をオフに切り替えなければならないことを該レシーバに知らせることが可能である。

その結果、本発明によれば、少なくとも１つのシリアル化されたリンク、具体的には、少なくとも１つのシリアル化されたＤ−ＰＨＹ−ＤＳＩまたはＤ−ＰＨＹ−ＣＳＩリンクの一貫してエラーのない安定したオフへの切り替えが実現される。

本発明はさらに、それから復元するために、具体的には、特に、最大４つの差動データラインおよび差動クロックラインを細分化するために、特に、Ｄ−ＰＨＹプロトコルの特性を考慮して、上述したタイプによる該送信装置を用いてシリアル化された、および／または一括化された少なくとも１つの共通信号ストリームを受信することができる、少なくとも１つの受信装置に関する。

本発明はさらに、
上述したタイプによる少なくとも１つの送信装置と、
上述したタイプによる少なくとも１つの受信装置と、
を備える少なくとも１つの回路装置に関する。

本発明は、典型的には、シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの差動データ信号およびクロック信号の両方の、具体的には、Ｄ−ＰＨＹデータ信号またはＤ−ＰＨＹクロック信号、例えば、１〜４ビット幅のＭＩＰＩ−Ｄ−ＰＨＹデータ信号およびＭＩＰＩ−Ｄ−ＰＨＹクロック信号の、少なくとも１つのデータソース、具体的には、例えば、少なくとも高解像度カメラおよび／または画像ソースとして機能するカメラおよび／または少なくとも１つのアプリケーションプロセッサと、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサおよび／または少なくとも１つの高解像度ディスプレイユニットまたは例えば、画像シンクとして機能するディスプレイユニット、例えば、少なくとも１つのディスプレイまたは少なくとも１つのモニタとの間での、少なくとも１つの同時のシリアルおよび／または一括の、具体的には、ＣＳＩプロトコルベースのおよび／またはＣＳＩ−２プロトコルベースのおよび／またはＣＳＩ−３プロトコルベースのおよび／またはＤＳＩプロトコルベースのおよび／またはＤＳＩ−２プロトコルベースの伝送の少なくとも一時停止中に適用することができる。

前述したように、本発明に関する教示を有利な方法で具体化し、およびさらに発展させるための様々な可能性がある。このため、一方において、請求項１に従属する請求項について、および請求項１１について説明し、他方においては、本発明の追加的な実施形態、特徴および効果が、以下でより詳細に、とりわけ、図１Ａ〜図２Ｂによって図示されている例示的な実施形態によって説明されている。

本発明の方法に従って作動する、本発明による送信装置の実施形態の概念的略図におけるである。 図１Ａにおける送信装置のフレーマの実施形態の詳細を示す、概念的略図である。 本発明の方法に従って作動する、図１Ａの送信装置に関連する受信装置の実施形態の概念的略図である。 図２Ａの受信装置のデフレーマの実施形態の詳細を示す、概念的略図である。 従来技術による典型的な装置の概念的略図である。 図３Ａに示す装置がそれをベースにしている、２つのデータチャネルとクロックラインとを備えるインタフェース構造の実施例の概念的略図である。

図１Ａ〜図３Ｂにおいて、類似のまたは同様の実施形態、要素または機能には、同一の参照数字が付けられている。

（発明を具体化するための最良の方法）
原理的には、
本発明による送信装置Ｓに関する図１Ａに示す実施形態によって、および
本発明による受信装置Ｅに関する図２Ａに示す実施形態によって、
ケーブルベースのリンクを実現するおよび作動させるための、本発明による回路装置Ｓ，Ｅ（図１Ａ、図２Ａを参照）が得られ（本発明に関しては、互いに無関係に、送信装置Ｓと受信装置Ｅを実現すること、および作動させることが可能である）、
そのリンクは、光学的に、具体的には、少なくとも１つの光学媒体に基づいて、例えば、光導波路ＯＭ（図１Ａ、図２Ａの詳細図を参照）に基づいて、例えば、少なくとも１つのガラス繊維に基づいて、および／または少なくとも１つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および／または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも１つの電気的またはガルバニックなリンクＧＡ（図３を参照）に基づいて、例えば、少なくとも１つの銅ケーブルに基づいて、および／または例えば、少なくともプリント回路基板上に配列された少なくとも１つの電気的ラインに基づいて多重化されていないことが可能である。

図１Ａは、ＤＳＩデータ伝送インタフェースＩＳまたはＣＳＩデータ伝送インタフェースＩＳへの接続のための送信装置Ｓの原理的構造の実施形態を示す。

アプリケーションプロセッサＡＰ内で、または、カメラＫＡ内で生成された画像データは、Ｄ−ＰＨＹ補正クロック信号ＣＬＫ＋，ＣＬＫ−とともに、最高で４ビット幅のデータ伝送インタフェースＩＳにおいて、４つ他のデータラインまたはデータチャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−上でＤ−ＰＨＹ信号として利用可能になっている。

送信装置Ｓは、これらの信号を集積インタフェースロジックＬＳにおいて受け取り、そのブロックは、それらの信号が、Ｄ−ＰＨＹ信号の正しい解釈のための、および高周波データストリーム（いわゆるＨＳデータ）と低周波データストリーム（いわゆる低速（Ｌｏｗ Ｓｐｅｅｄ：ＬＳ）データ）を区別するための少なくとも１つの状態機械を有することを証明できる。

送信装置Ｓにおける次のフレーマＦＲ（図１Ｂの詳細図も参照）は、入力信号の直流（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：ＤＣ）平衡を確保し、および受信側（図２Ａを参照）で認識可能なフレームを生成し、そのことは、受信装置Ｅ（図２Ａを参照）が、補正出力データラインまたは出力チャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に、受信したデータを再割当てすることを可能にする。

詳細には、論理レベルベースのシングルエンドデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３と、差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−の両方を、図１ＢによるフレーマＦＲに印加することができる。５ｂ／６ｂ符号化ブロックとして構成されたその符号器ＫＯを用いて、図１Ｂによる該フレーマは、それらの差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−を、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３から成るストリームに埋め込む。

フレーマＦＲに隣接するマルチプレクサＭＵ、具体的には、ＨＳ Ｍｕｘは、位相ロックループとして、具体的には、ＣＭＵとして構成されたクロック発振器ＰＳを用いて、高周波シリアルまたは一括送信信号を生成し、その信号は、出力ドライバＡＴを用いて、送信装置Ｓの出力ＡＳにおいて利用可能になっている。フレーマＦＲとマルチプレクサＭＵは、一緒にシリアライザＳＥを構成している。

クロック発振器ＰＳを用いて、クロックポートＣＬＫ＋，ＣＬＫ−を介して、およびインタフェースロジックＬＳのクロックモジュールＣＳを介して供給されたＤ−ＰＨＹクロック信号は、シリアライザＳＥのための、具体的には、そのマルチプレクサＭＵのための（クロック）基準として用いられ、および該シリアルデータストリームに、すなわち、シリアル化された出力信号に埋め込まれる。これにより、受信装置Ｅ（図２Ａを参照）に伝達される共通信号ストリームＳＩが生成される。

さらに図１Ａを見て分かるように、出力ドライバＡＴは、少なくとも１つの直接接続されたレーザＬＡを駆動するための、具体的には、少なくとも１つの面発光レーザ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒｄｉｏｄｅ：ＶＣＳＥＬ）を駆動するための一体型レーザドライバとして実装されている。

送信装置Ｓ（図１Ａを参照）と受信装置Ｅ（図２Ａを参照）との間でのＤ−ＰＨＹ信号のシリアル化されたおよび／または一括化した伝送が、ＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２プロトコルに基づいて、一貫してエラーがなく、安定して確実に実行されるように、クロックラインＴＬで、具体的には、そのクロック入力部で、いわゆる停止状態が検出されるとすぐに、Ｄ−ＰＨＹリンクは、遅延を伴ってオフに切り替えられる。

このため、パワーダウン制御装置として構成された検出／制御手段ＰＤは、とりわけ入力クロックラインＴＬで、停止状態の検出を受け取る。この信号は、遅延を伴って、内部クロック発振器ＰＳへ転送される。

該停止状態の検出は、フレーマＦＲおよびマルチプレクサＭＵで構成されたシリアライザＳＥにも印加され、そうすると、該シリアライザは、該シリアル化された信号ストリームに、特定のシーケンスを挿入する。このシーケンスに基づいて、レシーバＥ（図２Ａを参照）は、一定時間経過後、該リンクをオフに切り替えなければならないことを検出することができる。

そして、該シリアルデータリンクが間もなく切断されるであろうというシステム関連情報が、例えば、少なくとも１つの仮想テレグラムレーンで伝えられ、または伝送された後に、遅延されたスイッチオフ信号は、内部クロック発振器ＰＳおよび他のブロック、例えば、シリアライザＳＥを、アイドル状態に切り替える。

図２Ａは、ＤＳＩデータ伝送インタフェースＩＥまたはＣＳＩデータ伝送インタフェースＩＥへの接続のための受信装置Ｅの原理的構造の実施形態を示す。

送信装置Ｓ（図１Ａを参照）によって送出されたシリアルまたは一括データは、受信装置Ｅの入力増幅器ＥＶを介して受け取られて、集積クロックまたはデータリカバリＣＤへ供給される。

この集積クロックまたはデータリカバリＣＤは、共通信号ストリームＳＩから元のＤ−ＰＨＹクロックを再生し、その後、該クロックは、インタフェースロジックＬＥのクロックモジュールＣＥを介して、再び、ＤＳＩまたはＣＳＩが直接、利用できるようにされる。残りのシリアルデータストリームは、デマルチプレクサＤＭによって細分化されて並列化されて、原理的には、図１ＢによるフレーマＦＲの鏡像であるデフレーマＤＦ（図２Ｂも参照）へ引き渡される。デマルチプレクサＤＭとデフレーマＤＦは、一緒にデシリアライザＤＳを構成する。

詳細には、図２ＢのデフレーマＦＲは、６ｂ／５ｂ復号器ブロックとして構成されたその復号器ＤＫを用いて、差動データは、ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−と、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３を分けて、再並列化されたデータ信号を、それぞれの関連するデータラインＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に再割り当てすることができる。

受信装置Ｅ内に図示されているインタフェースロジックブロックＬＥは、それぞれ、Ｄ−ＰＨＹ論理信号の正しい解釈のための、および高周波データストリームと低周波データストリームを区別するための少なくとも１つの状態機械を備えていてもよい。

図２Ａの説明図を見ても分かるように、入力増幅器ＥＶは、集積トランスインピーダンス増幅器として実装され、該増幅器は、フォトダイオードＦＤを受信装置Ｅに直接接続することを可能にしている。

このようにして、本発明によれば、回路装置Ｓ，Ｅ（図１Ａ、図２Ａを参照）に関しては、送信装置Ｓ（図１Ａを参照）と受信装置Ｅ（図２Ａを参照）との間で、ケーブルベースの多重化リンクを光学的に、すなわち、例えば、ガラス繊維の形態でおよび／またはプラスチック繊維の形態で構成された光導波路ＯＭを用いて実現し、および作動させることが可能である。

Ｅ 受信装置
Ｓ 送信装置
ＡＥ 受信装置Ｅの出力部
ＡＰ アプリケーションプロセッサ
ＡＳ 送信装置Ｓの出力部
ＡＴ 出力ドライバ、具体的には、レーザドライバ
ＣＤ クロックおよびデータリカバリユニット
ＣＥ 受信インタフェースロジックＬＥのクロックモジュール
ＣＨ０± 第１のデータラインまたは第１のチャネル
ＣＨ１± 第２のデータラインまたは第２のチャネル
ＣＨ２± 第３のデータラインまたは第３のチャネル
ＣＨ３± 第４のデータラインまたは第４のチャネル
ＣＬＫ± クロックラインまたはクロックチャネル
ＣＳ 送信インタフェースロジックＬＳのクロックモジュール
ＤＤ０± 第１のデータラインまたは第１のチャネルＣＨ０±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ１± 第２のデータラインまたは第２のチャネルＣＨ１±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ２± 第３のデータラインまたは第３のチャネルＣＨ２±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ３± 第４のデータラインまたは第４のチャネルＣＨ３±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＦ デフレーマ
ＤＫ デフレーマＤＦの復号器、具体的には、６ｂ／５ｂ復号器ブロック
ＤＭ デマルチプレクサ
ＤＳ デシリアライゼーション要素またはデシリアライザ
ＤＵ ディスプレイユニット
ＥＥ 受信装置Ｅの入力部
ＥＳ 送信装置Ｓの入力部
ＥＶ 入力増幅器、具体的には、トランスインピーダンス増幅器
ＦＤ フォトダイオード
ＦＲ フレーマ
ＨＳＤ０ 第１のデータラインまたは第１のチャネルＣＨ０±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ１ 第２のデータラインまたは第２のチャネルＣＨ１±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ２ 第３のデータラインまたは第３のチャネルＣＨ２±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ３ 第４のデータラインまたは第４のチャネルＣＨ３±上のシングルエンド論理レベルベースのデータ信号
ＩＥ データシンク関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＩＳ データソース関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＫＡ カメラ
ＫＯ フレーマの符号器、具体的には、５ｂ／６ｂ符号器ブロック
ＬＡ レーザ
ＬＥ 受信インタフェースロジック
ＬＳ 送信インタフェースロジック
ＭＵ マルチプレクサ
ＯＭ 光学媒体、具体的には、光導波路、例えば、ガラス繊維および／またはプラスチック繊維
ＰＤ 検出／制御手段、具体的には、パワーダウン制御装置
ＰＳ クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
ＳＥ シリアライゼーション要素またはシリアライザ
ＳＩ 共通信号ストリーム
ＴＬ クロックライン

Claims (20)

1. 少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）のと両方が存在するデータ信号と、
   少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号の両方が存在するクロック信号と、
   をそれに印加することができる送信装置（Ｓ）であって、
   前記送信装置（Ｓ）は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号および差動クロック信号とをシリアル化して共通信号ストリーム（ＳＩ）を形成し、および
   前記送信装置（Ｓ）は、
   少なくとも１つの基準クロックを少なくとも１つのクロックライン（ＴＬ）上に生成するための少なくとも１つのクロック発振器（ＰＳ）と、
   前記クロック発振器（ＰＳ）の下流の少なくとも１つのシリアライザ（ＳＥ）であって、前記クロックライン（ＴＬ）上で検出可能な停止状態によって作動することができ、前記共通信号ストリーム（ＳＩ）に、停止状態に割り当てられた少なくとも１つの停止シーケンスを挿入し、そのシーケンスによって、少なくとも１つの受信装置（Ｅ）のために、少なくとも１つの規定の時間間隔を経た後に、前記共通信号ストリーム（ＳＩ）の伝送をオフに切り替えることのできる停止状態を検出することができるシリアライザと、
   前記クロック発振器（ＰＳ）の上流の、前記クロックライン（ＴＬ）で前記停止状態を検出するための、および時間遅延を伴って、前記停止状態に割り当てられた少なくとも１つのスイッチオフ信号を前記クロック発振器（ＰＳ）へ転送するための少なくとも１つの検出／制御手段（ＰＤ）であって、そのスイッチオフ信号を用いて、前記クロック発振器（ＰＳ）と前記シリアライザ（ＳＥ）をアイドル状態に切り替えることができる手段と、
   を備える送信装置。
2. 前記差動データ信号はコモンモードベースである請求項１に記載の送信装置。
3. 前記差動クロック信号はコモンモードベースである請求項１又は２に記載の送信装置。
4. 前記送信装置（Ｓ）は、少なくとも１つのデータソースに割り当てられることを特徴とする請求項１〜３のいずれか一項に記載の送信装置。
5. 前記受信装置（Ｅ）は、少なくとも１つのデータシンクに割り当てられることを特徴とする請求項１〜４のいずれか一項に記載の送信装置。
6. 前記クロック発振器（ＰＳ）は、少なくとも１つの位相ロックループとして構成されることを特徴とする請求項１〜５のいずれか一項に記載の送信装置。
7. 前記クロック発振器（ＰＳ）は、少なくとも１つのクロックマルチプライヤユニットとして構成されることを特徴とする請求項６に記載の送信装置。
8. 前記シリアライザ（ＳＥ）は、
   前記共通信号ストリーム（ＳＩ）のための、前記受信装置（Ｅ）で認識可能な少なくとも１つのフレームを生成するための少なくとも１つのフレーマ（ＦＲ）と、
   前記フレーマ（ＦＲ）の下流の、前記共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのマルチプレクサ（ＭＵ）と、
   を備えることを特徴とする請求項１〜７のいずれか一項に記載の送信装置。
9. 前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方を、前記フレーマ（ＦＲ）に印加することができること、および、前記フレーマは、少なくとも１つの符号器（ＫＯ）を用いて、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）のストリームに埋め込むことを特徴とする請求項８に記載の送信装置。
10. 前記少なくとも１つの符号器は、少なくとも１つの５ｂ／６ｂ符号器ブロックである請求項９に記載の送信装置。
11. 前記検出／制御手段（ＰＤ）は、少なくとも１つのパワーダウン制御装置として構成されることを特徴とする請求項１〜１０のいずれか一項に記載の送信装置。
12. 前記シリアライザ（ＳＥ）および前記検出／制御手段（ＰＤ）は、前記データ信号およびクロック信号を受け取るために割り当てられた、それらの上流に配置された、前記データソースの少なくとも１つのＣＳＩおよびＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース（ＩＳ）を有することを特徴とする請求項１〜１１のいずれか一項に記載の送信装置。
13. 伝送インタフェースロジック（ＬＳ）は、前記データ信号を正しく解釈するための、および／またはＨＳ（高速）データ信号とＬＳ（低速）データ信号を識別するための少なくとも１つの状態機械を備えることを特徴とする請求項１２に記載の送信装置。
14. 請求項１〜１３に記載の少なくとも１つの送信装置（Ｓ）と、
    少なくとも１つの受信装置（Ｅ）と、
    を備える回路装置（Ｓ，Ｅ）。
15. 少なくとも１つの送信装置（Ｓ）は、それに、
    少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
    少なくとも１つのクロックラインで輸送可能なクロック信号（ＣＬＫ＋，ＣＬＫ−）であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、差動クロック信号との両方が存在するクロック信号と、
    を適用することができ、
    少なくとも１つの基準クロックが、少なくとも１つのクロック発振器（ＰＳ）によって、少なくとも１つのクロックライン（ＴＬ）上に生成され、
    前記クロックライン（ＴＬ）の停止状態は、前記クロック発振器の上流の少なくとも１つの検出制御手段（ＰＤ）によって検出され、
    前記停止状態に割り当てられた少なくとも１つのスイッチオフ信号は、前記検出制御手段（ＰＤ）によって、時間遅延を伴って、前記クロック発振器（ＰＳ）へ転送され、そのスイッチオフ信号を用いて、前記クロック発振器（ＰＳ）と、前記クロック発振器（ＰＳ）の下流の少なくとも１つのシリアライザ（ＳＥ）が、前記アイドル状態に切り替えられ、および
    前記シリアライザ（ＳＥ）は、前記クロックライン（ＴＬ）上で検出された前記停止状態によって作動され、および少なくとも１つの受信装置（Ｅ）に伝送する共通信号ストリームに、前記停止状態に割り当てられた少なくとも１つの停止シーケンスを挿入し、その停止シーケンスによって、前記受信装置（Ｅ）は、規定の時間間隔を経た後に、前記伝送がオフに切り替えられることを検出する方法。
16. 前記差動データ信号はコモンモードベースである請求項１５に記載の方法。
17. 前記差動クロック信号はコモンモードベースである請求項１５又は１６に記載の方法。
18. 前記規定の時間間隔は、前記スイッチオフ信号の前記時間遅延に割り当てられることを特徴とする請求項１５〜１７のいずれか一項に記載の方法。
19. 前記規定の時間間隔は、前記スイッチオフ信号の前記時間遅延に、少なくとも概ね相当することを特徴とする請求項１８に記載の方法。
20. 前記停止シーケンスは、少なくとも１つの仮想テレグラムレーンで伝送されることを特徴とする請求項１５〜１９のいずれか一項に記載の方法。

Images