JP6102377B2 - センサ - Google Patents

Description

本発明は、センサに関し、特に、電源リセット回路を備えるセンサに関する。

センサの電源投入時に、電源電圧の立上がり特性等の理由により、センサが誤検出するおそれがある。従来から、電源投入後の所定の期間にセンサの出力を禁止する電源リセット回路がセンサに採用されている。

たとえば特開昭６２−２１４７２０号公報（特許文献１）は、近接センサに用いられる電源リセット回路を開示する。この回路は、３線式のセンサにおいて、電源リセットの解除または動作時におけるチャタリングを防止することを目的とする。

また、たとえば特開平２−１７７６１２号公報（特許文献２）は、直流２線式のセンサにおける電源リセット回路を開示する。この回路は、電圧検知回路と、タイマ回路と、出力禁止回路と、ヒステリシス回路とを備える。電圧検知回路は、電源電圧が第１の所定値に達したことを検知して検知信号を出力する。タイマ回路は、電圧検知回路の出力信号に応答して、電源リセット時間の計時を開始する。出力禁止回路は、電圧検知回路の出力信号に応答して出力禁止信号を出力する。出力禁止回路は、タイマ回路が電源リセット時間を計時した時にタイマ回路から出力されるタイマ出力に応答して、出力禁止信号を解除する。ヒステリシス回路は、電圧検知回路の出力信号に応答して、その検知基準電圧を、第１の所定値よりも低い第２の所定値に変更する。

特開昭６２−２１４７２０号公報 特開平２−１７７６１２号公報

従来のセンサにおいては、たとえば、平滑コンデンサによって、電源電圧の変動を抑制したり、外部から進入するノイズを吸収している。さらに、大きなサージ幅を持つノイズが電源電圧に影響を及ぼすのを防ぐために、その平滑コンデンサと、電源ラインに挿入された抵抗とによって積分回路が構成される。

しかしながら、電源電圧を安定化させるための回路が、電源投入時あるいは電源遮断時におけるセンサの過渡的な動作の安定性に影響を及ぼす可能性がある。

図１８は、従来の電源リセット回路を有するセンサの概略的な構成を示したブロック図である。図１８を参照して、センサ２００は、主回路２０２と、出力回路２０３と、抵抗Ｒ１および平滑コンデンサＣ１と、電源端子Ｔ１と、接地端子Ｔ２と、出力端子Ｔ３とを備える。主回路２０２は、検出回路２０１と、制御回路２１１と、ヒステリシスコンパレータ２１５と、閾値電圧発生回路２１６とを備える。出力回路２０３は、電流源２１３と、トランジスタＴｒと、スイッチ回路２１４とを含む。

電源端子Ｔ１と、接地端子Ｔ２とは、電源５の正極および負極にそれぞれ接続される。これにより電源端子Ｔ１と接地端子Ｔ２との間に電圧Ｖ１が印加される。

抵抗Ｒ１は、電源端子Ｔ１にその一方端が接続される。抵抗Ｒ１の他方端は、ヒステリシスコンパレータ２１５の一方の入力端に接続される。コンデンサＣ１は、抵抗Ｒ１の他方端と接地端子Ｔ２との間に接続される。抵抗Ｒ１およびコンデンサＣ１は、ノイズフィルタを構成する。

負荷Ｌ１は、センサ２００に接続される。ＮＰＮ出力の場合、負荷Ｌ１は、電源端子Ｔ１と、出力端子Ｔ３との間に接続される。図１９に示されるようにトランジスタＴｒはＮＰＮトランジスタである。ＮＰＮトランジスタのコレクタ、ベースおよびエミッタは、それぞれ、出力端子Ｔ３、スイッチ回路２１４および接地端子Ｔ２に接続される。出力端子Ｔ３に接続される負荷Ｌ１は、センサ２００によるセンシングの結果に応じて駆動される。

検出回路２０１は制御回路２１１に接続される。制御回路２１１はスイッチ回路２１４をオンする。これにより、電流源２１３からトランジスタＴｒのベースに電流Ｉ_Lが供給されてトランジスタＴｒが駆動される。なお、主回路２０２から接地端子Ｔ２には電流Ｉ₁が流れる。

図１９は、電源立上がり時における、図１８に示したセンサ２００の動作を示したタイミング図である。図１８および図１９を参照して、センサ２００に電源を投入すると、センサ２００の内部で必要な消費電流Ｉ₀が、電源５から主回路２０２を経由して接地（ＧＮＤ）ラインに流れる。このときの消費電流Ｉ₀はＩ₁に等しい。

抵抗Ｒ１によって、電圧降下が生じる。この電圧降下は（Ｉ₀×Ｒ１）＝（Ｉ₁×Ｒ１）と表わされる。したがって、主回路２０２に入力される電圧Ｖ２は、電源電圧Ｖ１よりも（Ｉ₁×Ｒ１）低い。センサ２００は電源投入直後から、電圧Ｖ２が、閾値電圧ＶＴＨ１に達するまでの間の一定の期間、出力を禁止する。このような出力禁止期間を設けることにより、電源投入直後の過渡的な期間において、検知結果を示す信号が誤ってセンサ２００から出力されることを防ぐことができる。

電圧Ｖ２が、閾値電圧ＶＴＨ１（電源リセット電圧）に達することで、出力禁止期間が終了する。ワークが存在する場合、センサ２００は出力可能状態にある。この場合、センサ２００は、トランジスタＴｒを駆動することで、負荷Ｌ１を駆動する。

トランジスタＴｒを駆動するために、主回路２０２は、スイッチ回路２１４をオンして電流Ｉ_LをトランジスタＴｒのベースに供給する。センサの消費電流Ｉ₀は、電流Ｉ₁から、（Ｉ₁＋Ｉ_L）へと変化する。したがって抵抗Ｒ１における電圧降下は、｛（Ｉ₁＋Ｉ_L）×Ｒ１｝となる。すなわちトランジスタＴｒを駆動することにより、電圧Ｖ２が低下する。これにより、電圧Ｖ２は、閾値電圧ＶＴＨ１を下回る。

電流変動あるいはノイズによる電圧降下が発生しても、センサ２００の内部回路が簡単に電源再リセット（出力をオフする）しないように、電源リセット電圧にはヒステリシス幅が設けられる。ヒステリシス幅の下限に相当する電圧が、閾値電圧ＶＴＨ２（電源再リセット電圧）である。ヒステリシス幅（ＶＴＨ１−ＶＴＨ２）は、外部回路の電圧降下あるいはノイズによる電圧変動以上に設定される。これにより、センサ２００における消費電流の変動によって電圧Ｖ２が低下しても、電源再リセットを防ぐことが可能である。

しかしながら電流Ｉ_Lが大きい場合、あるいはヒステリシス幅が小さい場合には、（Ｉ_L×Ｒ１）の電圧降下により、電圧Ｖ２は、閾値電圧ＶＴＨ２以下に低下する。この場合にはセンサ２００は出力を禁止する。すなわち、主回路２０２はスイッチ回路２１４をオフしてトランジスタＴｒの駆動を停止する。これにより電流Ｉ_Lが生じなくなるので、抵抗Ｒ１における電圧降下は（Ｉ₁×Ｒ１）になる。したがって、電圧Ｖ２は、閾値電圧ＶＴＨ１を再び上回る。

電圧Ｖ２が閾値電圧ＶＴＨ１を上回ると、センサ２００は出力可能な状態になる。ワークが存在するので、センサ２００は、トランジスタＴｒを駆動して検知結果を示す信号を出力する。したがって、電圧Ｖ２が低下する。つまり、電圧Ｖ２が閾値電圧ＶＴＨ１を上回る状態と、電圧Ｖ２が閾値電圧ＶＴＨ２を下回る状態とが交互に繰り返される。この場合、センサ２００の出力がチャタリングする。

図２０は、図１８に示したセンサ２００の、電源立下り時における動作を示したタイミング図である。図１８および図２０を参照して、電圧Ｖ１の低下に応じて電圧Ｖ２が低下する。電圧Ｖ２が閾値電圧ＶＴＨ２を下回ると、主回路２０２はトランジスタＴｒの駆動を停止する。これにより、抵抗Ｒ１において（Ｉ_L×Ｒ１）の電圧降下が生じなくなるので電圧Ｖ２が上昇する。この結果、電圧Ｖ２は閾値電圧ＶＴＨ１を上回る。この場合、センサ２００は出力可能状態となり、トランジスタＴｒを再び駆動する。センサ２００が出力可能状態となると電圧Ｖ２が低下する。

つまり、電源立下り時においても、電圧Ｖ２が閾値電圧ＶＴＨ１を上回る状態と、電圧Ｖ２が閾値電圧ＶＴＨ２を下回る状態とが交互に繰り返される。この場合にも、センサ２００の出力がチャタリングする。

図２１は、図１９に示す動作の改善例を示した図である。図２２は、図２０に示す動作の改善例を示した図である。図２１および図２２を参照して、電源の立上がり時には、電圧Ｖ２が閾値電圧ＶＴＨ１を超えた時点からタイマにより一定の時間が計測される。タイマの計測の間は、センサの出力が禁止される。一定時間の経過後、センサ２００は出力可能な状態になる。

タイマの計測が終了した時点で電圧Ｖ２が閾値電圧ＶＴＨ１を上回っていれば、このままセンサ２００は出力可能な状態となる。その結果、出力回路が駆動するが、電圧降下によって電圧Ｖ２が閾値電圧ＶＴＨ２を下回ると、センサは再リセットして出力禁止状態となる。その結果、電圧降下がなくなり、電圧Ｖ２が閾値電圧ＶＴＨ１を再度上回ると、タイマが再起動される。タイマ計測終了後に出力回路を駆動したときの電圧Ｖ２が閾値電圧ＶＴＨ２を上回るまで、タイマが繰り返して起動されるとともにセンサ出力が禁止される。

このような動作により、連続したチャタリングを防止することができる。しかしながら、出力回路を駆動した後の電圧Ｖ２が閾値電圧ＶＴＨ２を超えるまでは、タイマが終了するごとに、センサに誤出力が生じる。電源電圧（電圧Ｖ１）の立上りが遅くなるほどタイマの起動回数が多くなる。したがってセンサの誤出力が生じる。

図２２に示す場合も同様に、電圧Ｖ２が閾値電圧ＶＴＨ２を一旦下回るとセンサの出力が禁止される。その結果、電圧降下がなくなり電圧Ｖ２が上昇する。電圧Ｖ２が閾値電圧ＶＴＨ１を上回るとタイマが再度動作する。出力禁止後の電圧Ｖ２が閾値電圧ＶＴＨ１を下回るまでタイマが繰り返し起動される。同時に、タイマ計測終了後の電圧Ｖ２が閾値電圧ＶＴＨ２以上であれば、出力回路が駆動されてセンサの誤出力が生じる。

上記のようなセンサの誤出力は、抵抗Ｒ１における電圧降下（Ｉ_L×Ｒ１）が大きいことにより生じる。このため、抵抗Ｒ１の抵抗値を小さくすることが考えられる。しかしながら、抵抗Ｒ１の抵抗値を小さくすると、抵抗Ｒ１および平滑コンデンサＣ１により構成されるノイズフィルタ（積分回路）の時定数が小さくなる。つまり、ノイズを除去する効果が低下する。また、センサの形状あるいは要求される耐ノイズ性に依存して、設定する回路定数が異なる。このため、適切な抵抗Ｒ１の抵抗値を特定することも困難である。

さらに、近年では、センサに対する小型化あるいはローコストの要求のため、センサに実装できる保護部品に制約が発生している。したがって、たとえばノイズ吸収性の高いツェナーダイオードあるいはサージアブソーバを併用せずに、ライン抵抗と平滑コンデンサとからなる積分回路がコスト低減のために採用される傾向にある。積分回路によるノイズ除去の効果を高めるためには、たとえば抵抗値を大きくする必要がある。しかし抵抗値を大きくすると、センサの誤出力の問題が生じる。

センサの誤出力を防ぐための別の方法として、電圧のヒステリシス幅を大きくすることが考えられる。しかしながら、この場合には、図２３に示される課題が発生する。すなわち、電圧のヒステリシス幅を大きくするということは、動作電圧範囲の下限をより高くするということである。したがって、動作電圧範囲が狭くなる。また、使用者の電源立上がり速度はさまざまであり、最適なヒステリシス幅を設定することは困難である。

このように従来の構成では、電源の立上がりあるいは立下り時において、センサを出力可能状態および出力禁止状態に制御するためのヒステリシス幅を超える電圧変化が生じていた。このため、本来は、電源電圧の立上がりあるいは立下り時には、センサの誤出力が発生するという課題があった。

本発明の目的は、センサに電源を投入あるいは遮断する時のような過渡的な状態において、電源リセットによるセンサの誤出力を防ぐことを可能にすることである。

本発明のある局面に係るセンサは、検出対象を検出するための主回路と、主回路と電源との間に接続された抵抗を含むノイズフィルタと、主回路によって駆動されて、検出対象の有無を示すセンサ出力を生じさせる出力回路とを備えるセンサである。出力回路は、電源から抵抗を経由して流れる駆動電流を受けて、センサの外部に接続された外部負荷を駆動するためにセンサ出力を生じさせる駆動回路と、駆動電流以上の定電流を発生させる電流源と、主回路によって制御され、駆動回路が駆動電流を受けて外部負荷を駆動する第１の状態と、定電流が電源から抵抗および電流源を経由して接地に流れる第２の状態とを切り換えるスイッチ回路とを含む。主回路は、抵抗を介して主回路に入力される入力電圧の立上げ時には、入力電圧が第１の電圧を上回るときに、スイッチ回路を第２の状態から第１の状態へと切り換える一方で、入力電圧の立下げ時には、入力電圧が第１の電圧よりも低い第２の電圧を下回るときに、スイッチ回路を第１の状態から第２の状態へと切り換える。

好ましくは、主回路は、入力電圧の立上げ開始から入力電圧が第２の電圧よりも低い第３の電圧に達するまでの間、および、入力電圧の立下げ時に入力電圧が第３の電圧に達した後には、スイッチ回路を、駆動回路に駆動電流が流れず、かつ電流源に定電流が流れない第３の状態に設定する。

好ましくは、スイッチ回路は、第１の状態において、電流源を、駆動回路に対して駆動電流の下流側に接続する。

好ましくは、スイッチ回路は、電流源に対して定電流の下流側に配置され、電流源を接地に接続するか否かを切り換える第１のスイッチと、電流源に対して定電流の下流側に配置され、電流源を駆動回路に接続するか否かを切り換える第２のスイッチとを含む。主回路は、第１の状態において、電流源が駆動回路に接続されるように、第１のスイッチをオフするとともに第２のスイッチをオンする一方で、第２の状態において、電流源が接地に接続されるように、第１のスイッチをオンするとともに第２のスイッチをオフする。

好ましくは、電流源は、抵抗と接地との間に設けられた第１の電流源と、抵抗と駆動回路との間に設けられて、駆動電流を発生させる第２の電流源とを含む。スイッチ回路は、第１の電流源を接地に接続するか否かを切り換える第１のスイッチと、第２の電流源を駆動回路に接続するか否かを切り換える第２のスイッチとを含む。主回路は、第１の状態において、第１の電流源が駆動回路に接続されるように、第１のスイッチをオフするとともに第２のスイッチをオンする一方で、第２の状態において、第２の電流源が接地に接続されるように、第１のスイッチをオンするとともに第２のスイッチをオフする。

好ましくは、主回路は、入力電圧の立上げ時において入力電圧が第１の電圧を上回るときには、第１のスイッチをオフした後に第２のスイッチをオンする一方で、入力電圧の立下げ時において入力電圧が第２の電圧を下回るときには、第１のスイッチをオンした後に第２のスイッチをオフする。

好ましくは、主回路は、入力電圧が第１の電圧を上回ったときから一定の時間が経過した後に、第１のスイッチをオフし、その後に第２のスイッチをオンする。

好ましくは、電流源は、主回路から出力される電流の一部を定電流として流し、スイッチ回路は、第１の状態において、定電流が駆動電流として駆動回路に供給されるように電流源と駆動回路とを接続する一方で、第２の状態において、定電流が接地に流れるように、電流源と接地とを接続する。

好ましくは、駆動回路は、ＮＰＮトランジスタおよびＰＮＰトランジスタのいずれかを含む。電流源は、駆動回路がＮＰＮトランジスタである場合に、駆動電流としてＮＰＮトランジスタのベースに供給する第１の電流源と、駆動回路がＰＮＰトランジスタである場合に、駆動電流としてＰＮＰトランジスタのベースから接地に流れ出るベース電流を発生させる第２の電流源とを含む。スイッチ回路は、駆動回路がＮＰＮトランジスタである場合に、第１の状態において第１の電流源からの駆動電流をＮＰＮトランジスタのベースに供給する一方で、第２の状態において第１の電流源からの電流を接地に流し、駆動回路がＰＮＰトランジスタである場合に、第１の状態において駆動電流をＰＮＰトランジスタのベースから接地に流す一方で、第２の状態において、第２の電流源からの電流を接地に流す。

本発明の他の局面に係るセンサは、検出対象を検出するための主回路と、主回路と電源との間に接続された抵抗を含むノイズフィルタと、主回路によって駆動されて、前記検出対象の有無を示すセンサ出力を生じさせる出力回路とを備えるセンサであって、抵抗の両端を短絡するスイッチ回路を備える。出力回路は、駆動電流を受けてセンサの外部に接続された外部負荷を駆動するためにセンサ出力を生じさせる駆動回路を含む。主回路は、抵抗を介して主回路に入力される入力電圧が第１の電圧を上回る場合には、駆動回路による外部負荷の駆動を可能にし、主回路への入力電圧が第１の電圧よりも小さい第２の電圧を下回る場合には、駆動回路による外部負荷の駆動を禁止する。主回路は、入力電圧の立上げ時に、入力電圧が第２の電圧よりも低い第３の電圧に達すると、抵抗の両端を短絡するようにスイッチ回路を制御する。

本発明によれば、センサに電源を投入あるいは遮断する時において、センサの誤出力を防ぎながら正常にセンサを起動または停止させることができる。

実施の形態１に係るセンサの概略的な構成を示したブロック図である。 図１に示された回路の具体的な構成例を説明した図である。 実施の形態１に係るセンサ１０１の電源立上がり時の動作を説明するためのタイミング図である。 実施の形態１に係るセンサ１０１の電源立下り時の動作を説明するためのタイミング図である。 ２つのスイッチＳＷ１，ＳＷ２の動作にタイムラグがある場合における、センサ１０１の電源の立上がり時の動作を説明するタイミング図である。 ２つのスイッチＳＷ１，ＳＷ２の動作にタイムラグがある場合における、センサ１０１の電源の立下り時の動作を説明するタイミング図である。 実施の形態１に係るセンサの別の構成例を説明するための図である。 図７に示したセンサ１０１Ａの電源立上がり時の動作を説明するタイミング図である。 実施の形態２に係るセンサの概略的な構成を示したブロック図である。 図９に示された回路の具体的な構成例を説明した図である。 実施の形態３に係るセンサの概略的な構成を示したブロック図である。 図１１に示された回路の具体的な構成例を説明した図である。 実施の形態４に係るセンサの概略的な構成を示したブロック図である。 図１３に示された回路の具体的な構成例を説明した図である。 図１４に示したセンサ１０３の電源立上がり時の動作を説明するタイミング図である。 実施の形態５に係るセンサの概略的な構成を示したブロック図である。 電流変動負荷１２にＰＮＰトランジスタＴｒ２を用いた場合のセンサ１０５の動作を説明するためのブロック図である。 従来の電源リセット回路を有するセンサの概略的な構成を示したブロック図である。 電源立上がり時における、図１８に示したセンサ２００の動作を示したタイミング図である。 図１８に示したセンサ２００の、電源立下り時における動作を示したタイミング図である。 図１９に示す動作の改善例を示した図である。 図２０に示す動作の改善例を示した図である。 電圧のヒステリシス幅を大きくした場合の課題を説明するための図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付して、それらについての詳細な説明は繰り返さない。

［実施の形態１］
図１は、実施の形態１に係るセンサの概略的な構成を示したブロック図である。図１を参照して、実施の形態１に係るセンサ１０１は、主回路２と、出力回路３と、抵抗Ｒ１と、コンデンサＣ１と、電源端子Ｔ１と、接地端子Ｔ２と、出力端子Ｔ３とを備える。出力回路３は、電流変動負荷１２と、電流源１３と、スイッチ回路１４とを備える。

電源端子Ｔ１と、接地端子Ｔ２とは、電源５の正極および負極にそれぞれ接続される。これにより電源端子Ｔ１と接地端子Ｔ２との間に電圧Ｖ１が印加される。

抵抗Ｒ１の一方端は、例えば、ＮＰＮの場合は、電源端子Ｔ１に接続される。抵抗Ｒ１の他方端は主回路２に接続される。コンデンサＣ１は、抵抗Ｒ１の他方端と接地端子Ｔ２との間に接続される。抵抗Ｒ１および平滑コンデンサＣ１は、ノイズフィルタを構成する。

負荷Ｌ１は、センサ１０１に接続される。すなわち、負荷Ｌ１は、センサ１０１の外部に接続される外部負荷である。たとえばＮＰＮ出力の場合、負荷Ｌ１は、図１に示されるように、電源端子Ｔ１と、出力端子Ｔ３との間に接続される。負荷Ｌ１は具体的には抵抗素子である。出力端子Ｔ３に接続される負荷Ｌ１は、センサ１０１によるセンシングの結果に応じて駆動される。

主回路２は、図示しない検出回路を含み、検出対象を検出して電気信号を発生させる。検出回路１によるセンシングの方式は特に限定されず、たとえば、光、磁気、音などを利用したセンシングを採用することができる。また、検出回路は特定の検出対象を検出するように限定されるものではない。

さらに主回路２は、スイッチ回路１４を制御する。主回路２がこれらの動作を行なうために、主回路２に電流Ｉ₁が流れる。

電流源１３は、定電流Ｉ₂を流すように構成される。スイッチ回路１４は、主回路２の制御によって、電流源１３を、抵抗Ｒ１の他方端と接地端子Ｔ２との間に接続するか、電流変動負荷１２と接地端子Ｔ２との間に接続するかを切り換える。電流源１３が電流変動負荷１２と接地端子Ｔ２との間に接続されることによって、電流変動負荷１２には定電流Ｉ₂が流れる。電流源１３に流れる定電流Ｉ₂は、電流変動負荷１２が動作する時に電流変動負荷１２に流れる電流に等しい。

電流変動負荷１２は、出力端子Ｔ３を介して負荷Ｌ１に接続される。主回路２の動作時（検出対象の検出時）に電源５から抵抗Ｒ１を経由して電流変動負荷１２に定電流Ｉ₂が流れる。これによって電流変動負荷１２は負荷Ｌ１を駆動し、出力端子Ｔ３における電圧が変化する。すなわち電流変動負荷１２は負荷Ｌ１を駆動する駆動回路である。また、定電流Ｉ₂は、電流変動負荷１２（駆動回路）に流れる駆動電流である。

図１に示されていないものの、センサ１０１は、たとえば電源端子Ｔ１から接地端子Ｔ２への向きが逆方向となるように、平滑コンデンサＣ１と並列に接続された、過電圧保護のためのツェナーダイオードをさらに含んでもよい。あるいは、センサ１０１は、接地ラインに、接地端子Ｔ２への向きが順方向となるダイオードを設けてもよい。このダイオードは、電源端子Ｔ１および接地端子Ｔ２が電源５に対して逆の極性で接続された場合にセンサ１０１の故障を防ぐためのものである。

センサ１０１の駆動と停止との切換わりによって、電流変動負荷１２に流れる電流が変化する。この変化量はＩ₂である。主回路２および出力回路３は、この電流変動をキャンセルするように構成される。具体的には、センサ１０１が停止している（センサ出力が生じていない）ときには主回路２は、スイッチ回路１４を制御して、電流源１３を抵抗Ｒ１の他方端に接続する。この場合には、定電流（Ｉ₂）が電源５から抵抗Ｒ１および電流源１３を経由して接地に流れる。一方、センサ１０１の動作時（出力可能な状態）には、主回路２は、スイッチ回路１４を制御して、電流源１３を電流変動負荷１２に接続する。この場合には、電流源１３は、電流変動負荷１２（駆動回路）に対して駆動電流の下流側に接続される。定電流（Ｉ₂）が電源５から抵抗Ｒ１および電流源１３を経由して、電流変動負荷１２に流れる。電流変動負荷１２は、この定電流Ｉ₂を駆動電流として負荷Ｌ１を駆動する。すなわちスイッチ回路１４は、電流変動負荷１２が負荷Ｌ１を駆動する状態（第１の状態）と、定電流が接地に流れる状態（第２の状態）とを切り換える。

図２は、図１に示された回路の具体的な構成例を説明した図である。図１および図２を参照して、電流変動負荷１２には、トランジスタを代表とするスイッチング素子が用いられる（以下の実施の形態においても同様）。図２に示されるように、たとえば電流変動負荷１２は、ＮＰＮトランジスタとして実現される。ＮＰＮトランジスタのコレクタ、ベースおよびエミッタは、それぞれ、出力端子Ｔ３、スイッチ回路１４および接地端子Ｔ２に接続される。

主回路２は、検出回路１と、制御回路１１と、ヒステリシスコンパレータ１５と、閾値電圧発生回路１６とを備える。ヒステリシスコンパレータ１５は、電圧Ｖ２を閾値電圧ＶＴＨ１，ＶＴＨ２，ＶＴＨ３と比較する。ヒステリシスコンパレータ１５の出力は、制御回路１１およびスイッチ回路１４に送られる。検出回路１は、制御回路１１に接続される。

スイッチ回路１４は、スイッチＳＷ１，ＳＷ２を備える。スイッチＳＷ１は、電流源１３と接地端子Ｔ２との間に接続されて、ヒステリシスコンパレータ１５の出力によりオンおよびオフされる。これにより、スイッチＳＷ１は、電流源１３を接地に接続するか否かを切換える。スイッチＳＷ１のオン時に、抵抗Ｒ１の他方端から電流源１３を通じて接地端子Ｔ２に流れる電流をＩａと表す。

スイッチＳＷ２は、電流源１３とトランジスタＴｒのベースとの間に接続されて、制御回路１１の出力によりオンおよびオフされる。これにより、スイッチＳＷ２は、電流源１３を、電流変動負荷１２に接続するか否かを切り換える。スイッチＳＷ２のオン時に、電流源１３を通じてトランジスタＴｒのベースに流れる電流をＩｂと表す。

図３は、実施の形態１に係るセンサ１０１の電源立上がり時の動作を説明するためのタイミング図である。図２および図３を参照して、電圧Ｖ２に対して、３段階の閾値電圧（ＶＴＨ１，ＶＴＨ２，ＶＴＨ３）が設定される。

電源５の起動により、電圧Ｖ１が立上がる。このときのセンサ１０１の消費電流Ｉ₀はＩ₁に等しい。したがって抵抗Ｒ１に流れる電流はＩ₁である。なお、スイッチＳＷ１，ＳＷ２はいずれもオフである。したがって、電流変動負荷１２には駆動電流が流れない。さらに、電流源１３にも定電流が流れない。電圧Ｖ２は、電圧Ｖ１に対して（Ｉ₁×Ｒ１）だけ低い。電圧Ｖ２が閾値電圧ＶＴＨ３に達するまで、電圧Ｖ２は、電圧Ｖ１よりも（Ｉ₁×Ｒ１）低い状態を保ちながら上昇する。

時刻ｔ１において、電圧Ｖ２が閾値電圧ＶＴＨ３に達する。１つの実施の形態では、閾値電圧ＶＴＨ３は、主回路２の最低駆動電圧であってもよい。スイッチＳＷ１は、ヒステリシスコンパレータ１５の出力によりオンされる。これにより電流Ｉａが流れる。電流Ｉａは電流Ｉ₂に等しい。なお、この時のセンサ出力はハイインピーダンスに保たれる。すなわちセンサ１０１の出力が禁止された状態にある。

センサの消費電流Ｉ₀がＩ₁から（Ｉ₁＋Ｉ₂）へと変化するため、電圧Ｖ２は、センサの消費電流の増加分（電流Ｉ₂）に対応する電圧降下（＝Ｒ₁×Ｉ₂）だけ低下する。電圧Ｖ２が閾値電圧ＶＴＨ１に達するまで、電圧Ｖ２は、電圧Ｖ１よりも｛（Ｉ₁＋Ｉ₂）×Ｒ１｝低い状態を保ちながら上昇する。

次に時刻ｔ２において、電圧Ｖ２が閾値電圧ＶＴＨ１に達する。これにより、センサ１０１が動作可能状態（出力可能状態）になる。センサ１０１の検出範囲内に検出対象が存在する場合、センサ１０１が動作して出力端子Ｔ３における電圧が変化する。すなわちセンサ１０１の出力がオフからオンへと変化する。

時刻ｔ２において、スイッチＳＷ１はヒステリシスコンパレータ１５の出力によってオフされる。一方、スイッチＳＷ２は制御回路１１からの出力によりオンされる。これにより、電流源１３から流れ出る電流はＩａからＩｂに切換わる。Ｉａ＝Ｉｂ＝Ｉ₂であるので、センサ１０１の消費電流の増減はない。したがって、抵抗Ｒ１における電圧降下の大きさが変化しない。

この実施の形態によれば、電圧Ｖ２がヒステリシス幅（閾値電圧ＶＴＨ１から閾値電圧ＶＴＨ２までの電圧の幅）を通過した後、電圧Ｖ２が低下して閾値電圧ＶＴＨ２以下になることがない。言い換えると、主回路２の入力電圧（Ｖ２）の上昇時において、電圧Ｖ２がヒステリシス幅を一旦通過した後には、主回路２は、スイッチ回路１４を制御することにより、電圧Ｖ２がそのヒステリシス幅へと逆戻りすることを禁止する。これにより、電圧Ｖ２が閾値電圧ＶＴＨ２を下回ることを防止できる。したがって、センサ１０１の電源リセットまたは再リセットを防止できる。

図４は、実施の形態１に係るセンサ１０１の電源立下り時の動作を説明するためのタイミング図である。図２および図４を参照して、電源５の電圧Ｖ１が低下する。電圧Ｖ２は、出力回路が動作している時、電圧Ｖ１に対して｛（Ｉ₁＋Ｉ₂）×Ｒ１）｝だけ低い状態を保ったまま低下する。

時刻ｔ３において、電圧Ｖ２が閾値電圧ＶＴＨ２に達する。スイッチＳＷ２は、制御回路１１によりオフされる。これにより電流Ｉｂが流れなくなる。つまりセンサ１０１の出力がオフされる。さらに時刻ｔ３において、ヒステリシスコンパレータ１５の出力によりスイッチＳＷ１がオンされる。この結果、電流Ｉａが流れる。上述の通り、Ｉａ＝Ｉｂ＝Ｉ₂であるので、センサ１０１の消費電流Ｉ₀は（Ｉ₁＋Ｉ₂）のまま変化しない。

時刻ｔ３以後も電圧Ｖ２は低下する。時刻ｔ４において、電圧Ｖ２が閾値電圧ＶＴＨ３に達する。ヒステリシスコンパレータ１５の出力により、スイッチＳＷ１がオフされる。さらに、主回路２によってスイッチＳＷ２もオフとされる。これにより電流変動負荷１２には駆動電流が流れず、さらに、電流源１３にも電流Ｉ₂が流れなくなるので、抵抗Ｒ１において（Ｉ₂×Ｒ１）の電圧降下が生じない。したがって電圧Ｖ２は時刻ｔ４において上昇し、電圧Ｖ１に対して（Ｉ₁×Ｒ１）だけ低くなる。ただし電圧Ｖ２は、閾値電圧ＶＴＨ２よりも低い。すなわち、電圧Ｖ２の下降時にも、電圧Ｖ２がヒステリシス幅を一旦通過した後には、主回路２は、電圧Ｖ２がそのヒステリシス幅へと戻ることを禁止する。したがって、センサ１０１の電源リセットまたは再リセットを防ぐことができる。

図３および図４は、スイッチＳＷ１とスイッチＳＷ２とが同時に切換わる（スイッチＳＷ１，ＳＷ２の一方がオンになるタイミングと、他方がオフになるタイミングとが同じである）場合を示す。しかしながら、スイッチＳＷ１の切換わりと、スイッチＳＷ２の切換わりとの間にタイムラグがあってもよい。

図５は、２つのスイッチＳＷ１，ＳＷ２の動作にタイムラグがある場合における、センサ１０１の電源の立上がり時の動作を説明するタイミング図である。図５を参照して、時刻ｔ２までの電圧Ｖ１，Ｖ２の変化は、図３に示した電圧Ｖ１，Ｖ２の変化と同様である。時刻ｔ２において電圧Ｖ２が閾値電圧ＶＴＨ１に達する。制御回路１１は、スイッチＳＷ１をまずオフする。したがってスイッチＳＷ１，ＳＷ２がともにオフである期間が生じる。電流Ｉａ（＝Ｉ₂）が停止するので、電圧Ｖ２は、｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝から｛Ｖ１−（Ｉ₁×Ｒ１）｝へと一旦上昇する。

次に、時刻ｔ２ａにおいて制御回路１１はスイッチＳＷ２をオンする。これにより電流Ｉｂ（＝Ｉ₂）が流れるので、電圧Ｖ２は｛Ｖ１−（Ｉ₁×Ｒ１）｝から｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝へと低下する。このように電圧Ｖ２の上昇時には、制御回路１１は、スイッチＳＷ１，ＳＷ２を制御して電圧Ｖ２を一旦高くする。ただしＩａ＝Ｉｂ＝Ｉ₂であるので、時刻ｔ２ａにおける電圧Ｖ２は、スイッチＳＷ１，ＳＷ２の動作にタイムラグが生じていないと仮定した場合に、時刻ｔ２ａにおいて達する電圧２に等しい。つまり時刻ｔ２ａにおいて、電圧Ｖ２は閾値電圧ＶＴＨ１よりも大きい。これにより、電源リセットをより確実に防止することができるので、時刻ｔ２ａ以後に、センサ１０１は正常に動作することがより確実となる。

図６は、２つのスイッチＳＷ１，ＳＷ２の動作にタイムラグがある場合における、センサ１０１の電源の立下り時の動作を説明するタイミング図である。図６を参照して、時刻ｔ３までの電圧Ｖ１，Ｖ２の変化は、図４に示した電圧Ｖ１，Ｖ２の変化と同様である。時刻ｔ３において、電圧Ｖ２が閾値電圧ＶＴＨ２に達する。制御回路１１は、まずスイッチＳＷ１をオンする。これにより、スイッチＳＷ１，ＳＷ２がともにオンとなる状態が生じる。したがって時刻ｔ３において電流Ｉａ，Ｉｂの両方が流れる。電圧Ｖ２は、｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝から｛Ｖ１−（Ｉ₁＋２Ｉ₂）×Ｒ１｝へと一旦低下する。

次に時刻ｔ３ａにおいて、制御回路１１は、スイッチＳＷ２をオフする。これにより、電圧Ｖ２は、｛Ｖ１−（Ｉ₁＋２Ｉ₂）×Ｒ１｝から｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝へと上昇する。時刻ｔ３ａから時刻ｔ４までの間の期間、電圧Ｖ２は、電圧Ｖ１に対して｛（Ｉ₁＋Ｉ₂）×Ｒ１｝の電圧降下を保ったまま低下する。以後の電圧Ｖ２の変化は、図４に示された電圧Ｖ２の変化と同様であるので以後の説明は繰り返さない。このように、電圧Ｖ２の低下時には、制御回路１１は、スイッチＳＷ１，ＳＷ２を制御して電圧Ｖ２を一旦大きく低下させる。これにより、電源再リセットをより確実に防止することができる。

図７は、実施の形態１に係るセンサの別の構成例を説明するための図である。図７を参照して、センサ１０１Ａは、制御回路１１がタイマ２１を備える点において、図２に示されたセンサ１０１と異なる。センサ１０１Ａの他の部分の構成はセンサ１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。

タイマ２１は、電源５の立上がり時に起動される。具体的には、電圧Ｖ２が閾値電圧ＶＴＨ１に達した時点においてタイマ２１が起動される。タイマ２１が一定時間を計測すると、制御回路１１は、スイッチＳＷ１をオフしてスイッチＳＷ２をオンする。

図８は、図７に示したセンサ１０１Ａの電源立上がり時の動作を説明するタイミング図である。図８を参照して、時刻ｔ２までの電圧Ｖ１，Ｖ２の変化は、図３あるいは図５に示す電圧Ｖ１，Ｖ２の変化と同様である。時刻ｔ２において電圧Ｖ２が閾値電圧ＶＴＨ１に達すると、制御回路１１のタイマ２１が動作を開始する。タイマ２１が動作する間、制御回路１１からスイッチＳＷ１，ＳＷ２への信号の出力は禁止される。

時刻ｔ２ｂにおいて、タイマ２１の動作が終了する（タイムアップ）。これにより制御回路１１はスイッチＳＷ１をオフする。電圧Ｖ２は、｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝から｛Ｖ１−（Ｉ₁×Ｒ１）｝へと一旦上昇する。次に、時刻ｔ２ｃにおいて制御回路１１は、スイッチＳＷ２をオンする。これにより電流Ｉｂ（＝Ｉａ）が流れるので、電圧Ｖ２は｛Ｖ１−（Ｉ₁×Ｒ１）｝から｛Ｖ１−（Ｉ₁＋Ｉ₂）×Ｒ１｝へと低下する。ただし、このときの電圧Ｖ２は、閾値電圧ＶＴＨ１よりも高い。

このように、電圧Ｖ２が閾値電圧ＶＴＨ１に達した時点からある特定の長さの期間が経過した後に、制御回路１１は、スイッチＳＷ１，ＳＷ２を動作させる。これにより、スイッチＳＷ１，ＳＷ２の動作にタイムラグがある場合にも、スイッチＳＷ１，ＳＷ２の切換わりによって電圧Ｖ２が閾値電圧ＶＴＨ１を下回ることを確実に防ぐことができる。

なお、センサ１０１Ａの立下り時の動作は、図６によって示される動作と同様であるので、以後の説明は繰り返さない。

以上のように実施の形態１によれば、使用される電源の立上がり速度あるいは立下り速度に依存することなく、電源投入時および電源遮断時におけるセンサの誤出力（誤動作）を防ぐことができる。

さらに、ヒステリシス幅を大きくする必要がないため、センサの使用電圧範囲が狭くなる（使用電圧の下限が高くなる）ことを防ぐことができる。

さらに、抵抗Ｒ１における電圧降下を小さくしなくてもよい。すなわち抵抗Ｒ１の抵抗値を小さくしたり、あるいはサージアブゾーバなどの追加部品を設けたりする必要がない。したがって、安価な構成でノイズの耐性を高めることができる。

［実施の形態２］
図９は、実施の形態２に係るセンサの概略的な構成を示したブロック図である。図１および図９を参照して、実施の形態２に係るセンサ１０２は、スイッチ回路１４と電流源１３との配置の点において実施の形態１に係るセンサ１０１と異なる。具体的には、実施の形態２では、スイッチ回路１４は、電流源１３と電流変動負荷１２とのいずれか一方を、接地端子Ｔ２に接続するように構成される。なお、電圧Ｖ２が閾値電圧ＶＴＨ３に達するまでは、スイッチ回路１４は、電流源１３および電流変動負荷１２のいずれにも接続されていない。この点においては実施の形態１と同様である。

図１０は、図９に示された回路の具体的な構成例を説明した図である。図２および図１０を参照して、センサ１０２は、出力回路３が電流源１７をさらに備える点、スイッチＳＷ２が電流源１３に代えて電流源１７に接続される点においてセンサ１０１と異なる。電流源１７は、定電流Ｉ₂′を流すように構成される。電流Ｉ₂′は、電流Ｉ₂に等しい。

電流源１３は、抵抗Ｒ１と接地端子Ｔ２との間に設けられる。スイッチＳＷ１は、電流源１３を、接地端子Ｔ２に接続するか否かを切換える。電流源１７は、抵抗Ｒ１と電流変動負荷１２（駆動回路）との間に設けられる。スイッチＳＷ２は、電流源１７を、電流変動負荷１２に接続するか否かを切り換える。なお、センサ１０２の他の部分の構成は、センサ１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。

実施の形態２に係るセンサ１０２の電源の立上がりおよび立下り時の動作、すなわち制御回路１１によるスイッチＳＷ１，ＳＷ２の制御は、実施の形態１に係る制御と同様である。電流変動負荷１２が負荷Ｌ１を駆動する状態（第１の状態）には、スイッチＳＷ１をオフするとともにスイッチＳＷ２をオンする。一方、定電流が接地に流れる状態（第２の状態）では、スイッチＳＷ１をオンするとともにスイッチＳＷ２をオフする。上述のように電流Ｉ₂′は、電流Ｉ₂に等しい。スイッチＳＷ１がオフするとともにスイッチＳＷ２がオンすることによって、センサ１０２の消費電流Ｉ₀は（Ｉ₁＋Ｉ₂）に保たれる。なお、電流Ｉ₂は、駆動電流すなわち電流Ｉ₂′より大きくてもよい。

実施の形態１と同様に、センサ１０２の制御回路１１は、タイマ（図７を参照）を備えていてもよい。この場合の電圧Ｖ１，Ｖ２の変化は、図８に示す電圧Ｖ１，Ｖ２の変化と同様である。また、スイッチＳＷ１，ＳＷ２の動作にタイムラグがあってもよい。この場合の電圧Ｖ１，Ｖ２の変化は、図５および図６に示す電圧Ｖ１，Ｖ２の変化と同様である。さらに制御回路１１がタイマを備え、かつ、スイッチＳＷ１，ＳＷ２の動作にタイムラグがあってもよい。

実施の形態２によれば、主回路２がセンサ１０２の駆動と停止との切換わりによる電流変動をキャンセルする。したがって、実施の形態２によれば実施の形態１と同様の効果を得ることができる。

［実施の形態３］
図１１は、実施の形態３に係るセンサの概略的な構成を示したブロック図である。図１および図１１を参照して、実施の形態３に係るセンサ１０３は、主回路２に流れる電流Ｉ₀の一部が分流して電流変動負荷１２に流れるように構成される。具体的には、電流源１３が主回路２に接続される。スイッチ回路１４は、主回路２の制御により、電流源１３からの電流を接地端子Ｔ２へと流すか、あるいは電流変動負荷１２へと流すかを切り換える。

スイッチ回路１４が電流源１３と接地端子Ｔ２とを接続する場合には、電流源１３から電流変動負荷１２を経由せずに接地端子Ｔ２に電流Ｉ₂が流れる。この状態は上述の「第２の状態」に対応する。

一方、スイッチ回路１４が電流源１３と電流変動負荷１２とを接続する場合には、電流源１３から電流変動負荷１２を経由して接地端子Ｔ２に定電流Ｉ₂′が流れる。この状態は上述の「第１の状態」に対応する。ここでＩ₂′＝Ｉ₂である。したがって、センサ１０３の消費電流は（Ｉ₁＋Ｉ₂）のままに保たれる。

図１２は、図１１に示された回路の具体的な構成例を説明した図である。図２および図１２を参照して、電流源１３は、主回路２に接続される。この点において実施の形態３は実施の形態１と異なる。

センサ１０３の電源立上がり時の電圧Ｖ１，Ｖ２の変化は、図３または図５に示す電圧Ｖ１，Ｖ２の変化と同様である。一方、センサ１０３の電源立下り時の電圧Ｖ１，Ｖ２の変化は、図４または図６に示す電圧Ｖ１，Ｖ２の変化と同様である。

なお、実施の形態１と同様に、センサ１０３の制御回路１１は、タイマを備えていてもよい。この場合の電源立下り時の電圧Ｖ１，Ｖ２の変化は、図７に示す電圧Ｖ１，Ｖ２の変化と同様である。

実施の形態３によれば、センサ１０３の出力のオン時に回路電流Ｉ₀の一部の電流が電流Ｉｂとなるので、回路全体の消費電流に変化が生じない。これにより、電源の立上がり時には電圧Ｖ２は単調に増加する。すなわち、電圧Ｖ２がヒステリシス幅を一旦通過した後に、電圧Ｖ２がヒステリシス幅へと戻ることが禁止される。したがって、センサ１０３が誤出力することを防ぐことができる。また、電源立下り時にも、電圧Ｖ２がヒステリシス幅を一旦通過した後に、電圧Ｖ２がヒステリシス幅へと戻る（電圧Ｖ２が一旦上昇する）ことが禁止される。したがってセンサ１０３の誤出力を防ぐことができる。

さらに実施の形態３によれば、主回路２からの電流の一部を、電流変動をキャンセルするための電流として再利用する。これにより余分な消費電流を削減することができる。

［実施の形態４］
図１３は、実施の形態４に係るセンサの概略的な構成を示したブロック図である。図１４は、図１３に示された回路の具体的な構成例を説明した図である。図１３および図１４を参照して、実施の形態４に係るセンサ１０４は、電流源１３が省略される点、およびスイッチ回路１４が抵抗Ｒ１の両端に接続される点で、センサ１０１と異なる。スイッチ回路１４は、主回路２の制御により、抵抗Ｒ１の両端を短絡する。

図１５は、図１４に示したセンサ１０３の電源立上がり時の動作を説明するタイミング図である。図１５を参照して、センサ１０４の消費電流Ｉ₀は、初期の段階ではＩ₁に等しい。このため、電圧Ｖ２は、電圧Ｖ１よりも（Ｉ₁×Ｒ１）低い。

時刻ｔ１０において電圧Ｖ２が、閾値電圧ＶＴＨ３に達する。これにより制御回路１１は、スイッチ回路１４をオンする。したがって、電圧Ｖ２は電圧Ｖ１に一致する。

時刻ｔ１１において、電圧Ｖ２（＝Ｖ１）が電圧ＶＴＨ１に達する。これにより、センサ１０３が出力可能な状態となる。したがってＮＰＮトランジスタ（電流変動負荷１２）のベースに電流Ｉｂが供給される。時刻ｔ１１以後のセンサ１０４の消費電流Ｉ₀は、（Ｉ₁＋Ｉｂ）である。このように制御回路１１は、最小駆動電圧ＶＴＨ３において、スイッチ回路１４をオンすることにより、抵抗Ｒ１の両端を短絡する。出力電流を駆動するときの電圧ＶＴＨ１において、抵抗Ｒ１による電圧降下が生じないのでＶ２＝Ｖ１である。これにより、電圧Ｖ２が閾値電圧ＶＴＨ２を下回ることを防ぐことができる。したがってセンサ１０４の誤出力を防ぐことができる。なお、スイッチ回路１４は、電圧Ｖ１が十分立上がった後に開放すればよい。

［実施の形態５］
図１６は、実施の形態５に係るセンサの概略的な構成を示したブロック図である。図１および図１６を参照して、実施の形態５に係るセンサ１０５は、制御回路１１に代えて制御回路１１Ａを備える点、スイッチ回路１４に代えてスイッチ回路１４Ａを備える点、電流源１８をさらに備える点においてセンサ１０１と異なる。なお、電流変動負荷１２にＮＰＮトランジスタＴｒ１が用いられる。

制御回路１１Ａは、電流制御端子Ｔ２１，Ｔ２２を有する。Ｔ２１は、ＮＰＮトランジスタ用の電流制御端子である。Ｔ２２は、ＰＮＰトランジスタ用の制御端子である。

スイッチ回路１４Ａは、スイッチＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４，ＳＷ１５，ＳＷ１６を備える。スイッチＳＷ１１，ＳＷ１２は、電流源１３と電流源１８との間に直列に接続され、ヒステリシスコンパレータ１５の出力に応じてオンオフされる。ＳＷ１３，ＳＷ１５は、電流制御端子Ｔ２１からの出力信号に応じてオンオフされる。一方、ＳＷ１４，ＳＷ１６は、電流制御端子Ｔ２２からの出力信号に応じてオンオフされる。

電流源１３は、一定の電流Ｉａを流すように構成される。電流源１８は、一定の電流Ｉｂを流すように構成される。電流源１３を流れる電流Ｉａと、電流源１８に流れる電流Ｉｂとは同じ大きさである。さらに、電流Ｉａ，電流Ｉｂは、電流変動負荷１２に流れる電流（ＮＰＮトランジスタＴｒ１のベース電流）と同じ大きさである。

センサ１０５の動作は、基本的にはセンサ１０１の動作と同様である。したがって図３および図１６を参照しながらセンサ１０５の動作を説明する。電圧Ｖ２が閾値電圧ＶＴＨ３に達するまでは、スイッチＳＷ１２，ＳＷ１３およびＳＷ１５がいずれもオフである。この場合、センサ１０５の消費電流Ｉ₀は、制御回路１１Ａに流れる電流Ｉ_１に等しい。したがって、電圧Ｖ２は、電圧Ｖ１よりも（Ｉ₁×Ｒ１）低い。

電圧Ｖ２が閾値電圧ＶＴＨ３に達する。ヒステリシスコンパレータ１５の出力によりスイッチＳＷ１２がオンする。さらに、制御回路１１Ａは、端子Ｔ２１からスイッチＳＷ１３をオンするための信号を出力する。なお、スイッチＳＷ１３をオンするための信号は、スイッチＳＷ１５をオフするための信号でもある。したがってスイッチＳＷ１５はオフする。これにより、電流ＩｂがスイッチＳＷ１３，ＳＷ１２を経由して接地ラインに流れる。この状態は、上述の「第２の状態」に対応する。

続いて電圧Ｖ２が閾値電圧ＶＴＨ１に達する。この場合、ヒステリシスコンパレータ１５の出力によりスイッチＳＷ１２がオフし、ＳＷ１１がオンする。さらに、制御回路１１Ａは、端子Ｔ２１からスイッチＳＷ１３をオフするための信号を出力する。なお、スイッチＳＷ１３をオフするための信号は、スイッチＳＷ１５をオンするための信号でもある。したがってスイッチＳＷ１５はオンする。これにより、ＮＰＮトランジスタＴｒ１のベースに電流Ｉａが流れて、ＮＰＮトランジスタＴｒ１が駆動される。この状態は、上記の「第１の状態」に対応する。スイッチＳＷ１１，ＳＷ１４，ＳＷ１６の各々を切換えてもセンサ１０５の消費電流は変化しない。これにより、電圧Ｖ２が閾値電圧ＶＴＨ２を下回ることを防ぐことができる。したがってセンサ１０５の誤出力を防ぐことができる。

図１７は、電流変動負荷１２にＰＮＰトランジスタＴｒ２を用いた場合のセンサ１０５の動作を説明するためのブロック図である。図１７を参照して、負荷Ｌ１は、出力端子Ｔ３と接地端子Ｔ２との間に接続される。また、抵抗Ｒ１は接地ラインに挿入される。

図４および図１７を参照しながらセンサ１０５の動作を説明する。電圧Ｖ２が閾値電圧ＶＴＨ３に達するまでは、スイッチＳＷ１１，ＳＷ１４およびＳＷ１６がいずれもオフである。この場合、センサ１０５の消費電流Ｉ₀は、制御回路１１Ａに流れる電流Ｉ_１に等しい。したがって、電圧Ｖ２は、電圧Ｖ１よりも（Ｉ₁×Ｒ１）低い。

次に、電圧Ｖ２が閾値電圧ＶＴＨ３に達する。ヒステリシスコンパレータ１５の出力によりスイッチＳＷ１１がオンする。さらに、制御回路１１Ａは、端子Ｔ２２からスイッチＳＷ１４をオンするための信号を出力する。なお、スイッチＳＷ１４をオンするための信号は、スイッチＳＷ１６をオフするための信号でもある。したがってスイッチＳＷ１６はオフする。これにより、電流Ｉａが電流源１３からスイッチＳＷ１１，ＳＷ１４を経由して接地ラインに流れる。この状態は、上述の「第２の状態」に対応する。

続いて電圧Ｖ２が閾値電圧ＶＴＨ１に達する。この場合、ヒステリシスコンパレータ１５の出力によりスイッチＳＷ１１がオフし、ＳＷ１２がオンする。さらに、制御回路１１Ａは、端子Ｔ２２からスイッチＳＷ１４をオフするための信号を出力する。なお、スイッチＳＷ１４をオフするための信号は、スイッチＳＷ１６をオンするための信号でもある。したがってスイッチＳＷ１６はオンする。これにより、ＰＮＰトランジスタＴｒ２のベースから電流Ｉｂ（ベース電流）がスイッチＳＷ１２，ＳＷ１６を経由して接地ラインに流れる。これによりＰＮＰトランジスタＴｒ２が駆動される。この状態は、上記の「第１の状態」に対応する。上記のように電流Ｉｂは電流Ｉａと同じ大きさである。これにより、電圧Ｖ２が閾値電圧ＶＴＨ２を下回ることを防ぐことができるので、センサ１０５の誤出力を防ぐことができる。

このように実施の形態５によれば、電流変動負荷がＮＰＮトランジスタ、ＰＮＰトランジスタのいずれであっても、１つの構成を有する制御回路により駆動することができる。これによりセンサの利便性を高めることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２０１ 検出回路、２ 主回路、３，２０３ 出力回路、５ 電源、１１，１１Ａ，２１１ 制御回路、１２ 電流変動負荷、１３，１７，１８ 電流源、１４，１４Ａ，２１４ スイッチ回路、１５，２１５ ヒステリシスコンパレータ、１６，２１６ 閾値電圧発生回路、２１ タイマ、１０１〜１０５，１０１Ａ，２００ センサ、Ｃ１ 平滑コンデンサ、Ｌ１ 負荷、Ｒ１ 抵抗、ＳＷ１，ＳＷ２，ＳＷ１１〜ＳＷ１６ スイッチ、Ｔ１ 電源端子、Ｔ２ 接地端子、Ｔ３ 出力端子、Ｔ２１，Ｔ２２ 電流制御端子、Ｔｒ，Ｔｒ１，Ｔｒ２ トランジスタ。

Claims (9)

1. 検出対象を検出するための主回路と、
   前記主回路と電源との間に接続された抵抗を含むノイズフィルタと、
   前記主回路によって駆動されて、前記検出対象の有無を示すセンサ出力を生じさせる出力回路とを備えるセンサであって、
   前記出力回路は、
   前記電源から前記抵抗を経由して流れる駆動電流を受けて、前記センサの外部に接続された外部負荷を駆動するために前記センサ出力を生じさせる駆動回路と、
   前記駆動電流以上の定電流を発生させる電流源と、
   前記主回路によって制御され、前記駆動回路が前記駆動電流を受けて前記外部負荷を駆動する第１の状態と、前記定電流が前記電源から前記抵抗および前記電流源を経由して接地に流れる第２の状態とを切り換えるスイッチ回路とを含み、
   前記主回路は、前記抵抗を介して前記主回路に入力される入力電圧の立上げ時には、前記入力電圧が第１の電圧を上回るときに、前記スイッチ回路を前記第２の状態から前記第１の状態へと切り換える一方で、前記入力電圧の立下げ時には、前記入力電圧が前記第１の電圧よりも低い第２の電圧を下回るときに、前記スイッチ回路を前記第１の状態から前記第２の状態へと切り換え、
   前記主回路は、前記入力電圧の立上げ開始から前記入力電圧が前記第２の電圧よりも低い第３の電圧に達するまでの間、および、前記入力電圧の立下げ時に前記入力電圧が前記第３の電圧に達した後には、前記スイッチ回路を、前記駆動回路に前記駆動電流が流れず、かつ前記電流源に前記定電流が流れない第３の状態に設定する、センサ。
2. 前記スイッチ回路は、前記第１の状態において、前記電流源を、前記駆動回路に対して前記駆動電流の下流側に接続する、請求項１に記載のセンサ。
3. 前記スイッチ回路は、
   前記電流源に対して前記定電流の下流側に配置され、前記電流源を前記接地に接続するか否かを切り換える第１のスイッチと、
   前記電流源に対して前記定電流の下流側に配置され、前記電流源を前記駆動回路に接続するか否かを切り換える第２のスイッチとを含み、
   前記主回路は、前記第１の状態において、前記電流源が前記駆動回路に接続されるように、前記第１のスイッチをオフするとともに前記第２のスイッチをオンする一方で、前記第２の状態において、前記電流源が前記接地に接続されるように、前記第１のスイッチをオンするとともに前記第２のスイッチをオフする、請求項１または請求項２に記載のセンサ。
4. 前記電流源は、
   前記抵抗と前記接地との間に設けられた第１の電流源と、
   前記抵抗と前記駆動回路との間に設けられて、前記駆動電流を発生させる第２の電流源とを含み、
   前記スイッチ回路は、
   前記第１の電流源を前記接地に接続するか否かを切り換える第１のスイッチと、
   前記第２の電流源を前記駆動回路に接続するか否かを切り換える第２のスイッチとを含み、
   前記主回路は、前記第１の状態において、前記第１の電流源が前記駆動回路に接続されるように、前記第１のスイッチをオフするとともに前記第２のスイッチをオンする一方で、前記第２の状態において、前記第２の電流源が前記接地に接続されるように、前記第１のスイッチをオンするとともに前記第２のスイッチをオフする、請求項１または請求項２に記載のセンサ。
5. 前記主回路は、前記入力電圧の立上げ時において前記入力電圧が前記第１の電圧を上回るときには、前記第１のスイッチをオフした後に前記第２のスイッチをオンする一方で、前記入力電圧の立下げ時において前記入力電圧が前記第２の電圧を下回るときには、前記第１のスイッチをオンした後に前記第２のスイッチをオフする、請求項３または請求項４に記載のセンサ。
6. 前記主回路は、前記入力電圧が前記第１の電圧を上回ったときから一定の時間が経過した後に、前記第１のスイッチをオフし、その後に前記第２のスイッチをオンする、請求項３〜５のいずれか１項に記載のセンサ。
7. 前記電流源は、前記主回路から出力される電流の一部を前記定電流として流し、
   前記スイッチ回路は、前記第１の状態において、前記定電流が前記駆動電流として前記駆動回路に供給されるように前記電流源と前記駆動回路とを接続する一方で、前記第２の状態において、前記定電流が前記接地に流れるように、前記電流源と前記接地とを接続する、請求項１に記載のセンサ。
8. 前記駆動回路は、ＮＰＮトランジスタおよびＰＮＰトランジスタのいずれかを含み、
   前記電流源は、
   前記駆動回路が前記ＮＰＮトランジスタである場合に、前記駆動電流として前記ＮＰＮトランジスタのベースに供給する第１の電流源と、
   前記駆動回路が前記ＰＮＰトランジスタである場合に、前記駆動電流として前記ＰＮＰトランジスタのベースから前記接地に流れ出るベース電流を発生させる第２の電流源とを含み、
   前記スイッチ回路は、
   前記駆動回路が前記ＮＰＮトランジスタである場合に、前記第１の状態において前記第１の電流源からの前記駆動電流を前記ＮＰＮトランジスタのベースに供給する一方で、前記第２の状態において前記第１の電流源からの電流を前記接地に流し、
   前記駆動回路が前記ＰＮＰトランジスタである場合に、前記第１の状態において前記駆動電流を前記ＰＮＰトランジスタのベースから前記接地に流す一方で、前記第２の状態において、前記第２の電流源からの電流を前記接地に流す、請求項１に記載のセンサ。
9. 検出対象を検出するための主回路と、
   前記主回路と電源との間に接続された抵抗を含むノイズフィルタと、
   前記主回路によって駆動されて、前記検出対象の有無を示すセンサ出力を生じさせる出力回路とを備えるセンサであって、
   前記抵抗の両端を短絡するスイッチ回路を備え、
   前記出力回路は、
   駆動電流を受けて前記センサの外部に接続された外部負荷を駆動するために前記センサ出力を生じさせる駆動回路を含み、
   前記主回路は、前記抵抗を介して前記主回路に入力される入力電圧が第１の電圧を上回る場合には、前記駆動回路による前記外部負荷の駆動を可能にし、前記主回路への前記入力電圧が前記第１の電圧よりも小さい第２の電圧を下回る場合には、前記駆動回路による前記外部負荷の駆動を禁止し、
   前記主回路は、前記入力電圧の立上げ時に、前記入力電圧が前記第２の電圧よりも低い第３の電圧に達すると、前記抵抗の両端を短絡するように前記スイッチ回路を制御する、センサ。

Images