JP6021383B2 - 基板および半導体装置 - Google Patents

Description

本発明は、基板、より詳しくは、基材上に多数の電極が突出して形成された基板および当該基板を用いた半導体装置に関する。

３次元構造の半導体装置は、半導体活性層を多層に積み重ねた構造に３次元的に半導体素子を集積することにより、２次元構造の半導体装置が直面する種々の障壁、例えば微細化におけるリソグラフィ技術の限界、配線の微細化や配線長増大による配線抵抗の増大や寄生効果の増大、またそれに伴う動作速度の飽和傾向、素子寸法の微細化による高電界効果等を回避し、集積度の向上を維持する有力な構造として注目されている。
３次元構造の半導体装置の製造にあたっては、微小な電極が多数形成されたウエハ同士を接合する事で構成される積層型半導体装置が検討されている。

このような積層型半導体装置において、特許文献１には、導電性材料からなる突起電極と、突起電極よりも大きな高さをもつダミーの突起部（以下、「ダミー電極」と称することがある。）とをウエハ上に形成し、突起部を利用してウエハ間の間隙を規定することが開示されている。これにより突起部の内側領域において電子部品の表面に付着された電気絶縁材によって所定の間隙を正確に保持している。

特開２００７−２８１３９３号公報

ところで、基板上における電極やダミー電極等の突起物の数が増加すると、一般に接合に必要な荷重はそれに伴って増加する。このようにして増加した荷重が、形成された電極の高さバラつき等により特定の突起物に作用すると、当該突起物に作用する最大応力は増大し、ウエハ等の基材や電極等が大きなダメージを受けることが懸念される。このような観点からは、ダミー電極等は間引きされてできるだけ少なくされるのが好ましい。
しかしながら、詳細は後述するが、発明者らは、ダミー電極を単に間引きして設けるだけでは、充分に上記問題が解決できないことがあることを見出した。

本発明は、上記事情に鑑みてなされたものであって、形成するダミー電極の数を抑えつつ、接合時にウエハ等が受けるダメージを抑えることができる基板を提供することを目的とする。
本発明の他の目的は、接合時に基板や電極が受けるダメージが小さく抑えられた半導体装置を提供することである。

本発明の第一の態様は、所定の厚さを有する基材と、前記基材に設けられた配線と、前記基材の厚さ方向の一方の面に設けられ、前記配線と接続され、互いに所定の回路電極ピッチで配置された複数の回路電極を有する電極部と、前記電極部と同一面において、前記電極部の周囲に設けられ、前記配線と接続されない複数のダミー電極を有するダミー領域と、を備え、前記回路電極ピッチよりも大きい所定のダミーピッチで配置される所定の個数の前記ダミー電極からなる複数のダミー電極集合体が、前記ダミー領域の少なくとも一部に配されていることを特徴とする基板である。

前記複数のダミー電極集合体は、前記ダミーピッチよりも大きい所定の集合体ピッチで前記ダミー領域に配置されてもよい。
また、前記回路電極の径および形成ピッチの少なくとも一方は、２０マイクロメートル以下であってもよい。
また、前記ダミー電極の高さは、前記回路電極の高さ以下とされてもよい。

前記集合体ピッチは、前記ダミーピッチの１０倍以上であってもよい。
また、前記集合体ピッチは、前記ダミーピッチの１０倍以上であってもよい。
前記集合体ピッチは、１つの前記ダミー電極集合体を構成する複数の前記ダミー電極のうち隣接する前記ダミー電極の電極間距離の最大値の３倍以上であってもよい。
また、１つの前記ダミー電極集合体を構成する複数の前記ダミー電極のうち隣接する前記ダミー電極の電極間距離の最大値は、前記ダミーピッチの√２倍以下であってもよい。

本発明の第二の態様は、電極部が形成された基板を少なくとも２枚接合して形成された半導体装置であって、前記基板の少なくとも一つは、本発明の基板であることを特徴とする。

本発明の基板によれば形成するダミー電極の数を抑えつつ、接合時にウエハ等が受けるダメージを抑えることができる。
また、本発明の半導体装置によれば、接合時に基板や電極が受けるダメージを小さく抑えて製造することができる。

上側は、本発明の一実施形態に係る基板を示す平面図であり、下側は、同基板が接合される動作を示す図である。 同基板の単位領域を示す拡大図である。 同単位領域における電極部とダミー領域との境界部を拡大して示す図である。 （ａ）から（ｃ）は、ダミー電極の配置による応力の作用の違いを示す図である。 同基板が接合された後の境界線周辺の領域の一例を示す断面図である。 （ａ）は、個片化の一過程を示す図であり、（ｂ）は半導体装置として切り出された一単位領域を示す斜視図である。 本発明の変形例のダミー電極集合体を示す平面図である。 本発明の基板が接合された後の境界線周辺の領域の他の例を示す断面図である。

本発明の一実施形態について、図１から図６（ｂ）を参照して説明する。
図１の上側は、本実施形態の基板１を示す平面図である。基板１は、板状またはシート状の基材１０と、基材１０の面上に形成された電極部２０とを備えている。

基材１０は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。基材１０を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。本実施形態では、基材１０として、シリコンウエハを用いている。
また、図示を省略しているが、基材１０には、電極部２０と電気的に接続された配線が形成されている。配線の態様は、印刷やエッチング等により基材１０の厚さ方向の一方または両方の面に形成されてもよいし、ビア等のように、基材を貫通するように形成されてもよいし、さらには、積層技術を用いた立体配線であってもよく、これらが適宜組み合わされてもよい。

基材１０の一方の面は、他の基板と接合される接合面１０Ａとされている。接合面１０Ａには、矩形の単位領域１１が複数設けられており、各単位領域１１に、複数の電極が同一レイアウトで形成された電極部２０が一つずつ形成され、同一態様の配線が形成されている。

図２は、単位領域１１を拡大して示す概略図である。電極部２０は、基材１０上に突出する多数の微細な電極（回路電極）が二次元配列されることにより、基板１の平面視において、略矩形に形成されている。隣接する単位領域の境界線１２を含む電極部２０の周囲の領域は、複数のダミー電極が配置されるダミー領域２１とされている。
なお、境界線１２は、後述する個片化の際の切離線、いわゆるスクライブラインとなるが、概念上の線であり、必ずしも基材１０上に線状に形成される必要はない。

図３は、電極部２０とダミー領域２１との境界部を拡大して示す図である。電極部２０に複数形成される回路電極２０ａとダミー領域に形成されるダミー電極２１ａとは、配線に接続されるか否かのみが異なっており、その材質や形成方法は同一とすることができる。なお、ダミー電極２１ａの高さは、回路電極２０ａの高さ以下に設定されている。また、ダミー電極２１ａは、電源やグラウンド等の、信号のやり取りをしない部位とは接続されてもよい。
回路電極２０ａおよびダミー電極２１ａは、金属等の導電性の材料で形成されており、金、銅、ニッケル、およびこれらの金属の少なくとも一つを含む合金のいずれかからなるのが好ましい。また、いずれも、メッキ等により好適に形成することができる。

図３に示すように、電極部２０の回路電極２０ａは、基材に半導体素子が設けられているか否かや半導体素子の配置等により部位によって若干変化はあるが、概ね同一の回路電極ピッチＣにて形成されている。
これに対して、ダミー電極２１ａは、所定の個数のダミー電極が互いに所定のダミーピッチＡ１で配置され、電極間の最大距離がＡ２とされたダミー電極集合体２２を形成し、かつ各ダミー電極集合体２２が、所定の集合体ピッチＢで配置されるように形成されている。本実施形態では、各ダミー電極集合体２２が、４つのダミー電極２１ａで構成されており、４つのダミー電極２１ａによって正方形が形成されるように配置されている。

本発明の発明者らは、ダミーバンプを間引きする際の配置態様について、シミュレーションを用いて様々なパターンを検討する中で、一つのダミー電極に対して所定距離以内に他のダミー電極を配置した場合と、所定距離以内に他のダミー電極を配置しない場合とでは、後者の方が前者よりも当該ダミー電極に作用する応力が数倍大きいことを見出した。

この現象の機序については、いまだ不明な点もあるが、概ね以下のような理由によるものと考えられる。
図４（ａ）に示すように、あるダミー電極２１ａを中心として所定の半径ｌ以内に他のダミー電極が存在しない場合、このダミー電極２１ａは、相手側の基板１００に作用する荷重を自身のみで受けることになる。その結果、基板１００は、ダミー電極２１ａの周囲全方向において撓むことになり、全方向に大きな応力ｆ１が作用する。
これに対して、図４（ｂ）に示すように、ダミー電極２１ａから半径ｌ以内に他のダミー電極（図４（ｂ）では説明の便宜のため、符号２１ｂを付す。）が存在する場合。ダミー電極２１ａ周囲のうち、ダミー電極２１ｂが存在する方向では、ダミー電極２１ｂが基板１００を支えるため、基板１００のたわみが軽減され、応力ｆ１よりも小さな応力ｆ２が作用する。同様に、ダミー電極２１ｂについても、ダミー電極２１ａが存在することにより、基板１００のたわみが一部軽減されて、一部方向における応力がｆ２となる。
図４（ｃ）に示すように、本実施形態のダミー電極集合体２２では、あるダミー電極に対して、他の３つのダミー電極が、すべて半径ｌ以内の範囲に配置されているため、例えば左下のダミー電極では、周囲のうち、範囲ｂにおける相手側基板１００の撓みが他の３つのダミー電極により軽減され、作用する応力が小さくなる。このため、相手側基板１００が比較的大きく撓む領域は範囲ａに限られ、トータルとして作用する応力が小さくなると考えられる。この半径ｌは、ダミー電極の径やダミー電極集合体を構成するダミー電極の数等により若干変化するが、概ねダミー電極の径の３倍程度の値と考えられる。

本発明において、ダミーピッチＡ１、ダミー電極間最大距離Ａ２、集合体ピッチＢ、および回路電極ピッチＣの具体的値は、上述の条件を満たす範囲で適宜設定することができるが、ダミーピッチＡ１が回路電極ピッチＣ以上であり、かつ集合体ピッチＢ未満の値とされると、ダミー電極の数を効率よく減らすことができるため好ましい。
また、集合体ピッチＢを、ダミー電極間最大距離Ａ２の３倍以上１０倍以下、またはダミーピッチＡ１の１０倍以上１００倍以下に設定すると、応力を軽減しつつ、より効率よくダミー電極の数を減らすことができる。ただし、集合体ピッチＢを大きく設定しすぎると、ダミー電極の本来の目的である機械的強度保持の役割を果たさなくなる場合がある為、適宜シミュレーションで確認するなどして注意するのが好ましい。

基板１どうし、基板１とさらに半導体素子が形成された基板、さらに、半導体素子が形成された基板１どうし等の組み合わせで、少なくとも２枚の基板を、図１下側に示すように、接合面１０Ａを対向させた状態で加圧板１３１、１３２間に挟み、図示しないプレス装置で加熱加圧して、ウエハ直接接合により一体に接合すると、対向する電極どうしが電気的に接合されることにより、半導体装置を構成することができる。
接合時における基板の位置決めには公知のウエハ接合装置等を用いることができる。また、接合前に、各基板の基材表面および電極部をプラズマクリーニングや逆スパッタ等により清浄化して、いわゆる表面活性化を利用して電極どうしを接合してもよい。

本実施形態の基板１では、上述のような態様でダミー電極２１ａをダミー領域２１内に配置しているため、等間隔配置に比してダミー電極の数を少なくしつつ、各ダミー電極２１ｂに過剰な応力が作用することを防止して接合を行うことができる。
基板どうしの接合が終了した後、基板間の間隙に樹脂を注入して接合された回路電極２０ａを保護する。図５は、樹脂１１５注入後の基板における境界線周辺の断面の一例を示す図である。この例では、基板１および相手側基板１００ともに、基材１０上に、不純物ドープ等により形成された半導体素子１０１、および立体形成された配線１０２を有し、基板１００の電極は、配線１０２上に形成された平坦な電極パッド１０３となっている。相手側基板１００の接合面と反対側の面には、配線１０２に達する穴が形成され、外部端子と配線１０２とを接続するための外部電極取出し部１０４とされている。外部電極取出し部１０４には、金属等の導電性物質が充填されてもよい。

基板の接合後、図６（ａ）に示すように、接合された基板をブレード１１０等を用いて境界線１２に沿って単位領域１１ごとに切り出す（個片化する）と、図６（ｂ）に示すように、樹脂１１５で封止された半導体装置１２０が完成する。

以上説明したように、本実施形態の基板１によれば、上述のように、ダミー電極領域２１において、所定の個数のダミー電極２１ａでダミー電極集合体２２が構成されるように各ダミー電極が配置されているため、ダミー電極の形成個数を抑えつつ、個々のダミー電極に過剰な応力が作用することが好適に抑制され、接合時における電極や基材等へのダメージを好適に防止することができる。

また、ダミー電極２１ａの高さが、回路電極２０ａの高さ以下とされているため、接合時にダミー電極が回路電極の接合を阻害することが抑制され、回路電極を好適に接合することができる。

以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。

まず、本発明において、ダミー電極集合体の形状や、ダミー電極集合体を構成するダミー電極の個数等は、上述の例に限られず、適宜設定することができる。例えば、図７に示す変形例のように、３つのダミー電極２１ａにより、三角形のダミー電極集合体２２Ａが形成されてもよい。この場合は、図７における左下のダミー電極２１ａにおいて、範囲ｂ１における応力が軽減されることになる。この他の形状でも、発明者らが行った検討では、半径ｌをダミー電極径の１０倍以内に設定する限り、応力軽減効果が得られている。
また、ダミー電極集合体はダミー領域全体に形成される必要はなく、一部領域にのみ形成され、他の領域ではダミー電極が等間隔配置されてもよい。このようにしても一定の効果を得ることができる。

また、図８に示す変形例のように、本発明の基板１は、相手側基板１００Ａの配線１０２が形成された側と反対側の面に接合されてもよい。この場合は、相手側基板１００Ａの基材１０に配線１０２に達する穴を設け、当該穴に導電性物質を充填して貫通電極１０５を形成し、回路電極２０ａと貫通電極１０５とを接合すればよい。一方、配線１０２の内、上面に露出した部分は、そのまま外部電極取出し部１０４Ａとして利用することができる。
また、本発明の基板を少なくとも１枚含む３枚以上の基板が接合されて半導体装置が構成されてもよい。

本発明の基板および当該基板が接合されて構成される半導体装置の種類は特に限定されないが、例えば多数の画素を有する固体撮像装置等においては、例えば回路電極の径または回路電極ピッチが２０マイクロメートルであるように、非常に多数の電極が狭ピッチで形成される必要があるため、本発明を適用することにより得られるメリットが非常に大きく、本発明の構造を適用するのにきわめて好適である。

１ 基板
１０ 基材
２０ 電極部
２０ａ 回路電極
２１ ダミー領域
２１ａ、２１ｂ ダミー電極
２２ ダミー電極集合体
１０１ 半導体素子
１０２ 配線
１２０ 半導体装置
Ａ１ ダミーピッチ
Ｂ 集合体ピッチ
Ｃ 形成ピッチ

Claims (8)

1. 所定の厚さを有する基材と、
   前記基材に設けられた配線と、
   前記基材の厚さ方向の一方の面に設けられ、前記配線と接続され、互いに所定の回路電極ピッチで配置された複数の回路電極を有する電極部と、
   前記電極部と同一面において、前記電極部の周囲に設けられ、前記配線と接続されない複数のダミー電極を有するダミー領域と、
   を備え、
   前記回路電極ピッチよりも大きい所定のダミーピッチで配置される所定の個数の前記ダミー電極からなる複数のダミー電極集合体が、前記ダミー領域の少なくとも一部に配されている
   ことを特徴とする基板。
2. 前記複数のダミー電極集合体は、前記ダミーピッチよりも大きい所定の集合体ピッチで前記ダミー領域に配置されていることを特徴とする請求項１に記載の基板。
3. 前記回路電極の径および形成ピッチの少なくとも一方は、２０マイクロメートル以下であることを特徴とする請求項１または２に記載の基板。
4. 前記ダミー電極の高さは、前記回路電極の高さ以下とされていることを特徴とする請求項１から３のいずれか一項に記載の基板。
5. 前記集合体ピッチは、前記ダミーピッチの１０倍以上であることを特徴とする請求項２に記載の基板。
6. 前記集合体ピッチは、１つの前記ダミー電極集合体を構成する複数の前記ダミー電極のうち隣接する前記ダミー電極の電極間距離の最大値の３倍以上であることを特徴とする請求項２に記載の基板。
7. １つの前記ダミー電極集合体を構成する複数の前記ダミー電極のうち隣接する前記ダミー電極の電極間距離の最大値は、前記ダミーピッチの√２倍以下であることを特徴とする請求項１に記載の基板。
8. 電極部が形成された基板を少なくとも２枚接合して形成された半導体装置であって、前記基板の少なくとも一つは、請求項１から７のいずれか一項に記載の基板であることを特徴とする半導体装置。

Images