Nothing Special   »   [go: up one dir, main page]

JP6041292B2 - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
JP6041292B2
JP6041292B2 JP2012104236A JP2012104236A JP6041292B2 JP 6041292 B2 JP6041292 B2 JP 6041292B2 JP 2012104236 A JP2012104236 A JP 2012104236A JP 2012104236 A JP2012104236 A JP 2012104236A JP 6041292 B2 JP6041292 B2 JP 6041292B2
Authority
JP
Japan
Prior art keywords
silicon carbide
alignment mark
carbide substrate
main surface
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012104236A
Other languages
English (en)
Other versions
JP2013232565A (ja
Inventor
崇 辻
崇 辻
福田　憲司
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012104236A priority Critical patent/JP6041292B2/ja
Priority to US14/397,141 priority patent/US9236248B2/en
Priority to PCT/JP2013/057744 priority patent/WO2013161450A1/ja
Publication of JP2013232565A publication Critical patent/JP2013232565A/ja
Application granted granted Critical
Publication of JP6041292B2 publication Critical patent/JP6041292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

この発明は、半導体材料として炭化珪素（ＳｉＣ）を用い、特に、半導体基板のおもて面側から裏面側に電流を流す炭化珪素半導体素子の製造方法に関する。
炭化珪素半導体は、シリコン（Ｓｉ）半導体と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、その絶縁破壊電界強度の３乗に逆比例するため、例えば広く用いられている４Ｈ型と呼ばれる炭化珪素半導体（四層周期六方晶：４Ｈ−ＳｉＣ）においては、そのオン抵抗をシリコン半導体の数１００分の１に抑制することができる。
このため、炭化珪素半導体は、放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失な電力用半導体素子としての期待が持たれている。例えば、炭化珪素半導体を用いて、ショットキーバリアダイオードやＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＰＮダイオード、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＧＴＯ（ゲートターンオフサイリスタ）など様々な構造の炭化珪素半導体素子が開発されている。
このような半導体素子の作製には、複数のフォトマスクが必要である。フォトマスクは、炭化珪素のドライエッチング工程、炭化珪素へのイオン注入工程、酸化膜のコンタクトホール形成工程、ソース電極やゲート電極、エミッタ電極などの各電極パターン形成工程に使用される。各工程においてフォトマスクと半導体基板と位置合わせを自動で行うために、まず、炭化珪素基板表面に位置認識用ターゲットとなるアライメントマークを形成する。従来のアライメントマーク形成工程について、図５，６を参照して説明する。
図５は、従来のアライメントマーク形成途中の炭化珪素基板の状態を示す断面図である。図６は、従来のアライメントマーク形成後の炭化珪素基板の状態を示す断面図である。まず、図５に示すように、炭化珪素半導体素子の素子構造を作製する最初の工程として、炭化珪素基板１０１上に十分に膜厚が厚い酸化膜１０２を形成した後、酸化膜１０２の表面にフォトレジスト１０３を塗布する。次に、アライメントマークを設けたフォトマスクを通してフォトレジスト１０３に紫外光を照射（露光）する。
次に、現像液に浸漬して露光部のフォトレジスト１０３を除去する。これにより、フォトマスクと同じパターンで未露光部のフォトレジスト１０３が残る。そして、残っているフォトレジスト１０３をベーキングして硬化させる。次に、残っているフォトレジスト１０３をマスクとして、三フッ化メタン（ＣＨＦ3）などを主な原料ガスとするドライエッチングによって、フォトレジスト１０３の開口部に露出する酸化膜１０２を除去する。
次に、図６に示すように、アッシングによってフォトレジスト１０３をすべて除去する。次に、酸化膜１０２をマスクとして、硫化フッ素（ＳＦ6）や四フッ化炭素（ＣＦ4）を主な原料ガスとするドライエッチングによって、酸化膜１０２の開口部に露出する炭化珪素基板１０１を１〜２μｍ程度の深さで除去する。これにより、炭化珪素基板１０１に凹状のアライメントマーク１０４が形成される。その後、バッファードフッ酸ＢＨＦ：Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）などによるウェットエッチングによって、酸化膜１０２を除去する。
このように酸化膜１０２のみではなく炭化珪素基板１０１にもアライメントマーク１０４を形成する理由は、炭化珪素基板１０１に注入されたイオン注入種の活性化を目的として１５００℃以上の温度で実施されるアニール工程では、酸化膜１０２を除去し、炭化珪素基板１０１のみの状態にする必要があるからである。炭化珪素基板１０１に酸化膜１０２が形成された状態でアニール工程を行う場合、アニール温度が１５００℃と高温であるため、酸化膜１０２が蒸発してしまい、酸化膜１０２が蒸発する際に炭化珪素基板１０１がエッチングされるという問題がある。
また、炭化珪素半導体素子の製造方法の一例として、炭化珪素基板にアライメントマークを形成した後に、炭化珪素基板のアライメントマークが形成された表面にエピタキシャル層を成長させる場合がある。例えばＭＯＳＦＥＴのベース層は、一般的にイオン注入によって形成されるが、結晶の原子の配列等を保ったまま結晶を増大させるエピタキシャル成長によって形成されることが公知である。そして、エピタキシャル成長によってＭＯＳＦＥＴのベース層を形成し、ベース層における結晶欠陥を抑制し反転層（チャネル）を流れるキャリアの移動度を向上させる方法が提案されている（下記、特許文献１参照。）。
次に、炭化珪素基板１０１の主表面に成長させたエピタキシャル層について説明する。図７は、エピタキシャル成長させる炭化珪素基板の主表面の状態を模式的に示す説明図である。結晶欠陥の少ないエピタキシャル層を成長させるためには、炭化珪素基板１０１の＜０００１＞ｃ軸を主表面１１０の法線Ｎ方向から＜１１−２０＞方向にわずかに傾ける必要がある。図７には、主表面１１０の法線Ｎ方向から＜１１−２０＞方向にα度だけ傾いた状態を示す。このとき、炭化珪素基板１０１の主表面１１０には階段状の｛０００１｝ｃ面があらわれるため、炭化珪素基板１０１の主表面１１０には、原子間の結合力が弱い｛０００１｝ｃ面テラス部１１１と、原子間の結合力が強いステップ部１１２とが存在することになる。
エピタキシャル層の成長メカニズムは、Ｓｉ原子や炭素（Ｃ）原子の炭化珪素基板の主表面への吸着、吸着原子の表面マイグレーション（拡散）および結合、吸着原子の炭化珪素基板の主表面からの脱離（昇華）などの各反応の組み合わせからなる。これらの反応の発生確率は、基板温度や原料ガスの圧力などの成長条件に応じて変化し、成長速度やエピタキシャル層中の結晶欠陥密度を変化させる。結晶欠陥密度の低い高品質なエピタキシャル層を成長させるためには、テラス部１１１でのエピタキシャル成長を抑制し、ステップ部１１２でのエピタキシャル成長を促進するような成長条件とする必要があることが提案されている（下記、非特許文献１参照。）。
テラス部１１１でのエピタキシャル成長は、テラス部１１１上に吸着された原子によって形成された核を中心に＜０００１＞ｃ軸方向（縦方向）のエピタキシャル成長となる。この場合、下地となる炭化珪素基板の主表面の４Ｈ構造の原子の縦方向での積層順番が反映されなくなる。一般的には、下地となる炭化珪素基板の主表面に、立方晶炭化珪素（３Ｃ−ＳｉＣ）からなるエピタキシャル層が形成されてしまう。３Ｃ−ＳｉＣは、４Ｈ−ＳｉＣに比べて材料物性が十分高くないため、縦型パワーデバイス半導体素子に期待される素子性能を実現することができない。
一方、ステップ部１１２でのエピタキシャル成長においては、｛０００１｝ｃ面の原子層１層毎にステップ部１１２を起点にして＜１１−２０＞方向（横方向）にエピタキシャル成長が進行する。このため、下地となる炭化珪素基板の主表面の４Ｈ構造をそのまま引き継ぐエピタキシャル層が形成される。また、ステップ部１１２でのエピタキシャル成長を促進させるためには、ステップ部１１２表面の吸着原子の表面マイグレーション長を増加させる必要がある。このため、エピタキシャル成長時の基板温度の増加やガス圧の低減が主に実施されている。以下、このようなエピタキシャル成長モードをステップフロー成長とする。
国際公開第２００４−０３６６５５号公報
ティー・キモト（Ｔ．Ｋｉｍｏｔｏ）、外３名、グロウス メカニズム オブ ６Ｈ−ＳｉＣ イン ステップ−コントロールド エピタキシー（Ｇｒｏｗｔｈ ｍｅｃｈａｎｉｓｍ ｏｆ ６Ｈ−ＳｉＣ ｉｎ ｓｔｅｐ−ｃｏｎｔｒｏｌｌｅｄ ｅｐｉｔａｘｙ）、ジャーナル オブ アプライド フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）、１９９３年１月、第７３巻、第２号、ｐ．７２６−７３２
しかしながら、炭化珪素基板の主表面にアライメントマークを形成した後にエピタキシャル層を成長させた場合、アライメントマークの輪郭がエピタキシャル層成長前後で変化してしまうという問題がある。その理由は、次のとおりである。図３は、従来のアライメントマークのエピタキシャル層形成後の状態を示す断面図である。図４は、従来のアライメントマークのエピタキシャル層形成後の平面形状を模式的に示す平面図である。以下、＜１１−２０＞方向のうち、結晶相が成長していく方向を下流側、結晶相が成長していく方向に対して反対側の方向を上流側とする。
図３に示すように、炭化珪素基板１０１の主表面に、炭化珪素基板１０１のエッチング部であるアライメントマーク１０４の側壁および底面に沿ってエピタキシャル層１２１を形成する。このとき、アライメントマーク１０４の＜１１−２０＞方向の上流側の側壁を覆うエピタキシャル層１２１により新たに形成されたアライメントマーク１０４ａの側壁の上方１２１ａの位置はほとんど変化しない。一方、アライメントマーク１０４の＜１１−２０＞方向の下流側では、アライメントマーク１０４の側壁の上方１２１ｂ付近におけるエピタキシャル成長が進まず、エピタキシャル層１２１の厚さが他の部分よりも薄くなる。これにより、新たに形成されるアライメントマーク１０４ａの側壁の上方１２１ｃの位置が大きく下流方向にずれる。
したがって、図４に示すように、長手方向が＜１１−２０＞方向に平行な矩形と、長手方向が＜１−１００＞方向に平行な矩形とが直交した十字状の平面形状を有する従来のアライメントマークの輪郭は、エピタキシャル層１２１形成前（図４（ａ））とエピタキシャル層１２１形成後（図４（ｂ））とで変化する。このようにアライメントマークの輪郭が変化した場合、露光装置の画像認識において、アライメントマーク１０４形成後でエピタキシャル層１２１形成前に行う工程でのアライメントマーク１０４の位置と、エピタキシャル層１２１成長後に行う工程でのアライメントマーク１０４ａの位置とが異なってしまう。
また、エピタキシャル層１２１成長後に新たに形成されるアライメントマーク１０４ａの位置のずれ量（以下、単にアライメントマークのずれ量とする）は、エピタキシャル層１２１の膜厚に依存し、一定しないことが本発明者の鋭意研究により確認されている。アライメントマークのずれ量が一定しないため、アライメントマークのずれ量を考慮した素子設計とした場合、素子の微細化が難しくなりオン抵抗を低減することができないという問題がある。または、素子の微細化を図ったとしても素子が正常動作しないなどの問題がある。
この発明は、上述した従来技術による問題点を解消するため、素子の微細化を図ることができる炭化珪素半導体素子の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素基板の＜０００１＞ｃ軸が当該炭化珪素基板の主面の法線方向から＜１１−２０＞方向にθだけ傾いている面を主面とし、アライメントマークが形成される領域の周囲を囲むように前記炭化珪素基板の主表面層を除去して凸状の前記アライメントマークを残す工程と、前記炭化珪素基板の主表面に、前記アライメントマークを覆うようにエピタキシャル層を成長させる工程と、を含み、前記アライメントマークの前記炭化珪素基板の主表面に平行な幅Ｘは、前記エピタキシャル層の膜厚Ｙとの関係においてＹ≧Ｘ・ｔａｎθを満たすことを特徴とする。
また、上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素基板の＜０００１＞ｃ軸が当該炭化珪素基板の主面の法線方向から＜１１−２０＞方向にθだけ傾いている面を主面とし、前記炭化珪素基板の主表面の、アライメントマークが形成される領域以外の領域を炭化タンタル膜で被覆する工程と、前記炭化タンタル膜で被覆された側の前記炭化珪素基板の主表面に、前記アライメントマークとなる凸状の第１エピタキシャル層を成長させる工程と、前記炭化タンタル膜を除去する工程と、前記炭化珪素基板の主表面に、前記アライメントマークを覆うように第２エピタキシャル層を成長させる工程と、を含み、前記アライメントマークの前記炭化珪素基板の主表面に平行な幅Ｘは、前記第２エピタキシャル層の膜厚Ｙとの関係においてＹ≧Ｘ・ｔａｎθを満たすことを特徴とする。
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記アライメントマークを、長手方向が＜１１−２０＞方向に対して４５度傾いた２つの矩形が直交する十字状の平面形状となるように形成することを特徴とする。
上述した発明によれば、アライメントマーク上面へのエピタキシャル層の形成前後で、アライメントマークの位置ずれおよびアライメントマークの輪郭変形は生じない。これにより、アライメントマークをフォトマスクの位置認識用ターゲットとして使用し、ステッパーに画像認識させるときに、ステッパーにアライメントマークの輪郭を正確に認識させることができる。
本発明にかかる炭化珪素半導体素子の製造方法によれば、素子の微細化を図ることができるという効果を奏する。
本発明の実施の形態１にかかる炭化珪素半導体素子の製造途中の状態を示す説明図である。 比較例のアライメントマークのエピタキシャル層形成後の状態を示す説明図である。 従来のアライメントマークのエピタキシャル層形成後の状態を示す断面図である。 従来のアライメントマークのエピタキシャル層形成後の平面形状を模式的に示す平面図である。 従来のアライメントマーク形成途中の炭化珪素基板の状態を示す断面図である。 従来のアライメントマーク形成後の炭化珪素基板の状態を示す断面図である。 エピタキシャル成長させる炭化珪素基板の主表面の状態を模式的に示す説明図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態１）
本発明の実施の形態１にかかる炭化珪素半導体素子の製造方法について説明する。図１は、本発明の実施の形態１にかかる炭化珪素半導体素子の製造途中の状態を示す説明図である。図１（ａ）は、図１（ｂ）の切断線Ａ−Ａ’における断面構造を示す断面図であり、アライメントマーク１０のｐ-型エピタキシャル層２形成後の状態を示す要部断面図である。図１（ｂ）は、アライメントマーク１０の平面形状を示す平面図である。
まず、例えば一方の主表面にｎ-型炭化珪素エピタキシャル層が積層された、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ-型炭化珪素単結晶基板（以下、ｎ-型炭化珪素基板とする）１を用意する。ｎ-型炭化珪素基板１の主面は、＜１１−２０＞方向にオフ角θを有する（０００−１）Ｃ面である。具体的には、ｎ-型炭化珪素基板１の主面は、ｎ-型炭化珪素基板１の＜０００１＞ｃ軸が法線方向Ｎから＜１１−２０＞方向に４度（θ＝４度）傾いている面であってもよい。
次に、ｎ-型炭化珪素基板１の主表面に、１μｍの厚さでマスク酸化膜を堆積する。次に、マスク酸化膜の表面にフォトレジストを塗布し、露光および現像によりフォトレジストをパターニングした後、残っているフォトレジストをベーキングして硬化させレジストパターンを形成する。次に、レジストパターンをマスクとしてドライエッチングを行い、マスク酸化膜を選択的に除去する。そして、レジストパターンを灰化（アッシング）により除去する。
次に、図１（ａ）に示すように、マスク酸化膜（不図示）をマスクとしてドライエッチングを行い、アライメントマーク１０が形成される領域の周囲を囲むようにｎ-型炭化珪素基板１の主表面層を例えば約２μｍ深さで除去する。このとき、ｎ-型炭化珪素基板１の主表面層の、アライメントマーク１０を中心に例えば周囲１００μｍ角の範囲のみを除去することにより、ｎ-型炭化珪素基板１が除去された領域に囲まれた凸状のアライメントマーク１０を残す。アライメントマーク１０は、例えば、ｎ-型炭化珪素基板１のスクライブラインに形成される。アライメントマーク１０は、複数枚のフォトマスクの位置合わせに使用する位置認識用ターゲットである。
アライメントマーク１０の平面形状は、短手方向の幅ｗ１が例えば５μｍで、長手方向の幅ｗ２が例えば５０μｍの２つの矩形が直交した十字状であるのが好ましい。アライメントマーク１０の十字状の平面形状は、当該平面形状を構成する矩形の長手方向が＜１１−２０＞方向に対して例えば４５度傾いているのがよい（図１（ｂ））。これにより、本発明の効果が顕著にあらわれる。そして、例えばバッファードフッ酸を用いてマスク酸化膜を除去する。
次に、例えば炭化珪素半導体素子の素子構造を形成するための複数の工程を行った後、ｎ-型炭化珪素基板１の主表面に、アライメントマーク１０を覆うように例えば０．５μｍの厚さでｐ-型エピタキシャル層２を成長させる。このとき、アライメントマーク１０の上面から原子層のステップ部を消失させ、アライメントマーク１０上面全面を｛０００１｝面テラス部（以下、単にテラス部とする）１０ａとする。ステップ部とは、アライメントマーク１０の上面の、ｎ-型炭化珪素基板１の主表面に平行な部分である。テラス部１０ａは、ｎ-型炭化珪素基板１の主表面に対して斜度を有する部分である。
アライメントマーク１０上面から原子層のステップ部を消失させ、アライメントマーク１０上面全面をテラス部１０ａとするためには、ｐ-型エピタキシャル層２の膜厚を十分大きくするか、アライメントマーク１０のｎ-型炭化珪素基板１の主表面に平行な幅を十分小さくする。具体的には、ｐ-型エピタキシャル層２の膜厚をＹとし、アライメントマーク１０のｎ-型炭化珪素基板１の主表面に平行な幅をＸとし、ｎ-型炭化珪素基板１のオフ角をθとした場合、下記（１）式を満たすようにそれぞれの値を選択する。アライメントマーク１０のｎ-型炭化珪素基板１の主表面に平行な幅Ｘとは、アライメントマーク１０の十字状の平面形状を構成する２つの矩形が重なってなる正方形部分（領域）の対角線の長さである。
Ｙ≧Ｘ・ｔａｎθ ・・・（１）
アライメントマーク１０上面全面をテラス部１０ａとする理由は、次のとおりである。図２は、比較例のアライメントマークのエピタキシャル層形成後の状態を示す説明図である。図２（ａ）は、図２（ｂ）の切断線Ｂ−Ｂ’における断面構造を示す断面図である。図２（ｂ）は、アライメントマーク２０の平面形状を示す平面図である。図２に示すように、上記（１）式を満たしていない場合、すなわちｐ-型エピタキシャル層２２の膜厚ｙが小さ過ぎるか、アライメントマーク２０のｎ-型炭化珪素基板１の主表面に平行な幅ｘが大きすぎる場合には、アライメントマーク２０上面に｛０００１｝面テラス部２０ａとステップ部２０ｂとが混在する。このため、ステッパーによる画像認識において、テラス部２０ａとステップ部２０ｂの境界をアライメントマーク２０の輪郭と認識されてしまい、フォトマスクずれの原因となる。
一方、上記（１）式を満たす場合、ステッパーはアライメントマーク１０の凸部の十字状の輪郭をそのまま画像認識するため、フォトマスクずれはほとんど生じない。例えば、上述した実施の形態１にしたがい、ｎ-型炭化珪素基板１のオフ角θを４度とし、ｐ-型エピタキシャル層２の膜厚Ｙを０．５μｍとしてアライメントマーク１０を形成した場合、アライメントマーク１０のｎ-型炭化珪素基板１の主表面に平行な幅Ｘの最大値Ｘｍａｘが７．１５μｍ（＝０．５／ｔａｎ（４度））であるため、Ｘ≦７．１５μｍを満たす必要がある。実施の形態１にしたがい、アライメントマーク１０を形成した実施例を作製した結果、アライメントマーク１０のｎ-型炭化珪素基板１の主表面に平行な幅Ｘは７．０７μｍとなり上記（１）式を満たしており、ステッパーによってアライメントマーク１０の輪郭が正確に認識された。
以上説明したように、実施の形態１によれば、炭化珪素基板の＜１１−２０＞方向にオフ角θを有する（０００−１）Ｃ面を主面とし、炭化珪素基板の主表面層のアライメントマークとなる部分の周囲を選択的に除去して凸状のアライメントマークを残し、上記（１）式を満たすようにアライメントマーク上面にエピタキシャル層を形成することにより、アライメントマーク上面へのエピタキシャル層の形成前後で、アライメントマークの位置ずれおよびアライメントマークの輪郭変形は生じない。これにより、アライメントマークをフォトマスクの位置認識用ターゲットとして使用し、ステッパーに画像認識させるときに、ステッパーにアライメントマークの輪郭を正確に認識させることができる。これにより、アライメントマークの位置ずれを考慮した広いセルピッチとする必要がなくなるため、セルピッチを狭くすることができる。したがって、炭化珪素半導体素子の微細化を図ることができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体素子の製造方法について説明する。実施の形態２にかかる炭化珪素半導体素子の製造方法が実施の形態１にかかる炭化珪素半導体素子の製造方法と異なる点は、ｎ-型炭化珪素基板の主表面に十字状の平面形状で凸状に成長させた炭化珪素エピタキシャル層をアライメントマークとする点である。具体的には、実施の形態２にかかる炭化珪素半導体素子の製造方法においては、次のようにアライメントマークを形成する。
まず、実施の形態１と同様に、一方の主表面にｎ-型炭化珪素エピタキシャル層が積層されたｎ-型炭化珪素基板を用意する。次に、ｎ-型炭化珪素基板のｎ-型炭化珪素エピタキシャル層側の主表面に、例えば炭化タンタル（ＴａＣ）膜を形成する。炭化タンタル膜は、直接スパッタによって形成されてもよいし、ｎ-型炭化珪素基板の主表面にタンタルをスパッタした後、プロパン（Ｃ3Ｈ8）などの炭素（Ｃ）を含む原料ガス中でアニールすることにより形成されてもよい。
次に、実施の形態１と同様に、フォトレジストの塗布、露光、現像およびベーキングによるレジストパターンを形成した後、レジストパターンをマスクとしてエッチングを行い、炭化タンタル膜を選択的に除去する。これにより、炭化タンタル膜の開口部に、アライメントマークの形成領域が露出される。そして、レジストパターンを灰化により除去する。次に、炭化タンタル膜の開口部に露出するｎ-型炭化珪素基板の主表面に、炭化珪素エピタキシャル層（第１エピタキシャル層）を成長させる。炭化タンタル膜の開口部に成長させた炭化珪素エピタキシャル層がアライメントマークである。アライメントマークの平面形状や寸法は、実施の形態１と同様である。
炭化珪素エピタキシャル層は＜１１−２０＞方向に沿ったステップフロー成長の上流側から下流側に行くにしたがって膜厚が増加し、最も下流側にて膜厚が最大になる。炭化珪素エピタキシャル層を成長させるｎ-型炭化珪素基板主表面の周囲は炭化タンタル膜で囲まれているため、最も上流側での炭化珪素のステップフローは抑制され、｛０００１｝面テラス部があらわれる。そして、炭化珪素エピタキシャル層の膜厚が大きくなるにしたがってテラス部の幅が上流側から下流側に向かって拡大していく。
炭化珪素エピタキシャル層の膜厚が十分大きくない場合、アライメントマーク上面の上流側に｛０００１｝面テラス部があらわれるが、アライメントマーク上面の下流側にはステップ部がまだ存在している。すなわち、炭化珪素エピタキシャル層は、炭化タンタル膜の表面には成長せず、炭化タンタル膜の開口部に露出するｎ-型炭化珪素基板の主表面にのみ、テラス部の幅を徐々に広げながら成長する。この炭化珪素エピタキシャル層の導電型や不純物濃度は、種々変更可能である。
次に、例えばバッファードフッ酸を用いて炭化タンタル膜を除去し、実施の形態１と同様に、例えば炭化珪素半導体素子の素子構造を形成する複数の工程を行った後、例えば０．５μｍの厚さでｐ-型エピタキシャル層（第２エピタキシャル層）を成長させる。このとき、実施の形態１と同様に、上記（１）式を満たすように、ｐ-型エピタキシャル層の膜厚Ｙ、アライメントマークのｎ-型炭化珪素基板の主表面に平行な幅Ｘ、およびｎ-型炭化珪素基板のオフ角θを選択する。これにより、実施の形態１と同様に、アライメントマーク上面全面にテラス部を形成することができる。
以上説明したように、実施の形態２によれば、炭化珪素基板の＜１１−２０＞方向にオフ角θを有する（０００−１）Ｃ面を主面とし、炭化珪素基板の主表面から突出する凸状のアライメントマークを形成し、上記（１）式を満たすようにアライメントマーク上面にエピタキシャル層を形成することにより、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体素子の製造方法について説明する。実施の形態３にかかる炭化珪素半導体素子の製造方法が実施の形態１にかかる炭化珪素半導体素子の製造方法と異なる点は、ｎ-型炭化珪素基板の主表面から凹状に凹んだアライメントマークを形成し、アライメントマークを含む領域を炭化タンタル膜で被覆する点である。具体的には、実施の形態３にかかる炭化珪素半導体素子の製造方法においては、次のようにアライメントマークを形成する。
実施の形態３においては、まず、実施の形態１と同様に、ｎ-型炭化珪素基板の主表面に堆積したマスク酸化膜をフォトリソグラフィおよびエッチングによりパターニングする。このとき、実施の形態３においては、アライメントマークの形成領域が開口するマスク酸化膜を形成する。次に、マスク酸化膜をマスクとしてドライエッチングを行い、ｎ-型炭化珪素基板を選択的に除去し、凹状のアライメントマークを形成する。
次に、アライメントマークを含む領域を炭化タンタル膜で被覆する。アライメントマークを含む領域とは、アライメントマークを中心に例えば周囲１００μｍ角の範囲の領域である。アライメントマークの側壁および底面を炭化タンタル膜で被覆してもよい。次に、ｎ-型炭化珪素基板の主表面に、ｐ-型エピタキシャル層を成長させる。ｐ-型エピタキシャル層は、炭化タンタル膜で被覆されたアライメントマークを含む領域では成長しないため、ｐ-型エピタキシャル層の表面層にはアライメントマークと同様の平面形状を有する溝が形成される。
以上説明したように、実施の形態３によれば、炭化珪素基板の＜１１−２０＞方向にオフ角θを有する（０００−１）Ｃ面を主面とし、炭化珪素基板の主表面層に凹状のアライメントマークを形成し、アライメントマークを含む領域を炭化タンタル膜で被覆することにより、実施の形態１と同様の効果を得ることができる。
（実施例）
次に、本発明の実施の形態にかかる炭化珪素半導体素子の製造方法によって製造された炭化珪素半導体素子のセルピッチについて検証した。まず、実施の形態１にしたがいアライメントマークを形成し、当該アライメントマークを複数枚のフォトマスクの位置合わせに使用する位置認識用ターゲットとしてＭＯＳＦＥＴを作製した（以下、実施例１とする）。また、比較として、従来のアライメントマークを位置認識用ターゲットとしてＭＯＳＦＥＴを作製した（以下、従来例とする）。
その結果、従来例では１５μｍのセルピッチまでしか微細化することができなかった。それに対して、実施例１においては８μｍまでセルピッチを微細化することができた。このように、従来例よりも微細化されたことによって、実施例のオン抵抗は、従来例のオン抵抗５．６ｍΩｃｍ2から４．０ｍΩｃｍ2へと大きく低減することができた。また、実施の形態２，３にしたがって形成したアライメントマークを位置認識用ターゲットとして作製されたＭＯＳＦＥＴにおいても、実施例１と同様の効果を得ることができることが確認された。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、ｐ型とｎ型とを入れ替えた場合や、炭化珪素基板と炭化珪素基板主表面に成長させるエピタキシャル層とを同導電型とした場合も同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体素子の製造方法は、半導体材料として炭化珪素を用いた炭化珪素半導体素子に有用であり、特に、半導体基板のおもて面側から裏面側に電流を流す縦型パワーデバイス半導体素子に適している。
１ ｎ-型炭化珪素基板
２ ｐ-型エピタキシャル層
１０ アライメントマーク
１０ａ ｛０００１｝面テラス部
Ｘ アライメントマークのｎ-型炭化珪素基板の主表面に平行な幅
Ｙ ｐ-型エピタキシャル層の膜厚
θ ｎ-型炭化珪素基板１のオフ角
ｗ１ アライメントマークの十字状の平面形状を構成する矩形の短手方向の幅
ｗ２ アライメントマークの十字状の平面形状を構成する矩形の長手方向の幅

Claims (3)

  1. 炭化珪素基板の＜０００１＞ｃ軸が当該炭化珪素基板の主面の法線方向から＜１１−２０＞方向にθだけ傾いている面を主面とし、アライメントマークが形成される領域の周囲を囲むように前記炭化珪素基板の主表面層を除去して凸状の前記アライメントマークを残す工程と、
    前記炭化珪素基板の主表面に、前記アライメントマークを覆うようにエピタキシャル層を成長させる工程と、
    を含み、
    前記アライメントマークの前記炭化珪素基板の主表面に平行な幅Ｘは、前記エピタキシャル層の膜厚Ｙとの関係においてＹ≧Ｘ・ｔａｎθを満たすことを特徴とする炭化珪素半導体素子の製造方法。
  2. 炭化珪素基板の＜０００１＞ｃ軸が当該炭化珪素基板の主面の法線方向から＜１１−２０＞方向にθだけ傾いている面を主面とし、前記炭化珪素基板の主表面の、アライメントマークが形成される領域以外の領域を炭化タンタル膜で被覆する工程と、
    前記炭化タンタル膜で被覆された側の前記炭化珪素基板の主表面に、前記アライメントマークとなる凸状の第１エピタキシャル層を成長させる工程と、
    前記炭化タンタル膜を除去する工程と、
    前記炭化珪素基板の主表面に、前記アライメントマークを覆うように第２エピタキシャル層を成長させる工程と、
    を含み、
    前記アライメントマークの前記炭化珪素基板の主表面に平行な幅Ｘは、前記第２エピタキシャル層の膜厚Ｙとの関係においてＹ≧Ｘ・ｔａｎθを満たすことを特徴とする炭化珪素半導体素子の製造方法。
  3. 前記アライメントマークを、長手方向が＜１１−２０＞方向に対して４５度傾いた２つの矩形が直交する十字状の平面形状となるように形成することを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。
JP2012104236A 2012-04-27 2012-04-27 炭化珪素半導体素子の製造方法 Active JP6041292B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012104236A JP6041292B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体素子の製造方法
US14/397,141 US9236248B2 (en) 2012-04-27 2013-03-18 Fabrication method of silicon carbide semiconductor element
PCT/JP2013/057744 WO2013161450A1 (ja) 2012-04-27 2013-03-18 炭化珪素半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012104236A JP6041292B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013232565A JP2013232565A (ja) 2013-11-14
JP6041292B2 true JP6041292B2 (ja) 2016-12-07

Family

ID=49482787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012104236A Active JP6041292B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体素子の製造方法

Country Status (3)

Country Link
US (1) US9236248B2 (ja)
JP (1) JP6041292B2 (ja)
WO (1) WO2013161450A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6287193B2 (ja) * 2013-12-26 2018-03-07 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6331634B2 (ja) * 2014-04-17 2018-05-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN104730869B (zh) * 2015-03-25 2017-02-22 上海华力微电子有限公司 一种通过显微镜法实现纳米级套刻精度的方法
JP6705670B2 (ja) * 2016-03-15 2020-06-03 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6950396B2 (ja) * 2017-09-19 2021-10-13 株式会社デンソー 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置の製造方法
JP6975912B2 (ja) * 2017-10-04 2021-12-01 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP7073767B2 (ja) * 2018-02-09 2022-05-24 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
KR101943926B1 (ko) * 2018-04-19 2019-01-31 주식회사 예스파워테크닉스 SiC를 이용한 반도체에서의 마스크 정렬 방법
CN113013236A (zh) * 2021-02-22 2021-06-22 上海华力集成电路制造有限公司 氮掺杂栅氧化层的形成工艺的监控方法
JP2024051795A (ja) * 2022-09-30 2024-04-11 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 メタルマスク

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法
JP4218235B2 (ja) * 2001-11-05 2009-02-04 株式会社デンソー 半導体装置の製造方法及びエピタキシャル膜の膜厚測定方法
JP2004036655A (ja) 2002-06-28 2004-02-05 Ricoh Co Ltd セルフタップネジ用ボス状突起
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP2007281157A (ja) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2008053363A (ja) * 2006-08-23 2008-03-06 Matsushita Electric Ind Co Ltd 半導体基板およびその製造方法
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP4531861B2 (ja) * 2008-07-09 2010-08-25 パナソニック株式会社 半導体素子およびその製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP5240164B2 (ja) * 2009-11-09 2013-07-17 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013232565A (ja) 2013-11-14
WO2013161450A1 (ja) 2013-10-31
US20150111368A1 (en) 2015-04-23
US9236248B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP6041292B2 (ja) 炭化珪素半導体素子の製造方法
JP5209152B1 (ja) 炭化珪素半導体素子およびその製造方法
JP5135879B2 (ja) 炭化珪素半導体装置の製造方法
US7981817B2 (en) Method for manufacturing semiconductor device using multiple ion implantation masks
US20060043480A1 (en) Semiconductor device and fabrication method of the same
JP4435864B2 (ja) 半導体素子
JP2006100593A (ja) 高耐圧半導体装置
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
JP2008053363A (ja) 半導体基板およびその製造方法
JP2021089916A (ja) 炭化珪素半導体装置の製造方法、炭化珪素基板の製造方法および炭化珪素基板
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2006237511A (ja) 半導体装置及びその製造方法
JPH09172187A (ja) 接合型電界効果半導体装置およびその製造方法
WO2010095538A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
JP6705670B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN116895531A (zh) 碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2019067902A (ja) 半導体装置の製造方法
JP2012156444A (ja) 炭化珪素半導体装置およびその製造方法
WO2015049925A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6731571B2 (ja) ＳｉＣ−ＭＯＳＦＥＴの製造方法
JPWO2020004067A1 (ja) 炭化珪素半導体装置
TWI847883B (zh) 半導體裝置及其製造方法
CN114975127B (zh) 一种碳化硅平面式功率mosfet器件的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161101

R150 Certificate of patent or registration of utility model

Ref document number: 6041292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250