JP5830691B2 - 整流回路装置 - Google Patents

Description

本発明は、整流回路装置及び前記整流回路装置のための制御回路に関し、特に、家庭などの単相交流電源を整流して略直流とし、直流負荷を駆動する回路装置や、得られた直流をインバータ回路により、再度、任意周波数の交流に変換して、電動機の可変速度駆動する装置であって、例えば圧縮機により冷媒を圧縮することによりヒートポンプを構成し、冷房、暖房、又は食品などの冷凍を行う装置に適用させる装置であり、その中での電源電流に含まれる高調波成分の低減や、力率を改善することにより、送電系統の負担を軽減させる技術の高効率な駆動制御を行う整流回路装置及び前記整流回路装置のための制御回路に関する。

図２０は、特許文献１に開示された、従来技術に係る整流回路装置の構成を示す回路図であり、図２１は図２０の制御部１３の詳細構成を示すブロック図である。

従来、この種の整流回路装置は、図２０に示すように、交流電源１の両出力端子を整流ブリッジ２とリアクタ３ａを介して半導体スイッチ３ｃで短絡せしめ、リアクタ３ａに電流を充電し、半導体スイッチ３ｃがオフ状態になったときに、ダイオード３ｂにより負荷４に電流を流すことにより、交流電源１の瞬時電圧が低い期間にも電源電流が流れるようにする構成をとっている。これにより、電源電流の高調波成分が少なくなり、力率が改善する。ところが、半導体スイッチ３ｃを、交流電源１の周波数よりも十分に高い周波数で、きめ細かくオン／オフ駆動することにより、交流電源１の交流電圧をチョッピングする（以下、「半導体スイッチをチョッピング動作させる」又は「半導体スイッチによるチョッピング」という。）ときに、半導体スイッチ３ｃを電流が流れるため、回路の損失が発生するという課題があった。

この課題を解決するため、半導体スイッチ３ｃを常にチョッピング動作させるのではなく、交流位相の特定の期間だけチョッピング動作させ、残りの期間は休止させる方法が提案されている（例えば、特許文献１参照）。

図２０において、交流電源１からの交流電圧を整流ブリッジ２で整流して、脈動を含む直流電圧に変換した後、その電力をリアクタ３ａ、ダイオード３ｂを介して、平滑コンデンサ３ｄ及び負荷４に供給する。さらに、リアクタ３ａを介して、前記整流ブリッジ２からの出力電圧を半導体スイッチ３ｃで短絡できるように構成することにより、周知の昇圧チョッパ回路３による力率改善機能つきの整流回路装置を構成している。ここで、昇圧チョッパ回路３は、入力電流検出器６及び入力電流検出部１０で入力電流を検出し、入力電流が入力電圧検出部１１で検出した入力電圧波形（電源電圧波形）と同じ形状になるように半導体スイッチ３ｃをチョッピング動作させ、かつ、出力電圧が所望の電圧になるように、入力電流の大きさを調整する。

特に、特許文献１では、半導体スイッチを高調波が少なくなるための最低限の区間のみチョッピング動作させることにより、回路の損失を低減させる工夫を提案している。図２１はそのための制御方法を示す。図２１において、電源ゼロクロス検出手段５により、電源電圧の位相を検出し、パルスカウンタ１３ａにより一定の期間のみ、図２０の半導体スイッチ３ｃのチョッピング動作を許可し、それ以外の期間では、半導体スイッチ３ｃがオフになるように保持している。この方法により、電源高調波をほとんど増加させることなく、かつ低損失な整流回路装置を実現することができる。

また、特許文献１の手法では電源電圧の波形が必要であるが、電源電圧の波形を使用せず、予め決めた波形で同様の動作を実現する方法も提案されている（例えば、特許文献２参照）。さらに、目標となる電流波形を有せずに同様の効果をねらう簡便な方法も提案されている（例えば、特許文献３参照）。

なお、図２０の場合は、入力電流をいったん整流した後の電流で代用しており、この場合には、入力電流の絶対値の情報を得て、絶対値の大きさを調整するが、入力電流の振幅を調整することと等価であることは、広く知られている。

特開２００５−２５３２８４号公報 特開２００７−１２９８４９号公報 特開２０００−２２４８５８号公報 特開２００１−０４５７６３号公報

しかしながら、前記従来技術に係る整流回路装置の構成では、負荷が決まっている条件では、出力電圧が一定になるように制御され、また、半導体スイッチをチョッピング動作させる期間も固定されている。このため、検出された出力電圧に誤差があると、電流波形が変化してしまう。例えば、実効値２００Ｖの交流を整流して約２８０Ｖの直流を得る場合に、直流電圧が１Ｖ変化するだけで電流波形が大きく変化する。２８０Ｖの直流電圧に対して１Ｖの精度は、０．３％に相当し、抵抗で電圧を分圧して低い電圧にする場合に、非常に高い精度の抵抗が必要になってしまう。このため、出力電圧の検出精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定して、回路の損失を少し増加させる必要があるというという課題を有している。

また、このような制御方法は一般にデジタルコンピュータを用いて実現されるが、高精度な直流電圧の電圧制御を実現しようとすると、直流電圧を高分解能すなわちビット数の多いアナログ−デジタル変換（以下、「ＡＤ変換」という。）器が必要になり、回路負担が大きくなってしまう。この場合も、実際に制御回路が検出できる精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定して、回路の損失を少し増加させる必要があるという課題を有している。

さらに、このような整流回路装置では、出力電圧が低いほど損失が少なくなるが、電源電圧の瞬時値よりも低い電圧に出力電圧を設定しようとした場合、半導体スイッチをチョッピング動作させる期間の交流電圧が出力電圧より低くても、半導体スイッチをチョッピング動作させる期間に昇圧動作により出力電圧が上昇してしまう現象が発生し、このため、より損失の少ない、低い出力電圧に設定することが難しいという課題も有している。

また、このような整流回路装置では、入力電流が、接続される負荷の電気的特性に依存して脈動を持つか、持たないかで発生する電源高調波が大きく異なり、予め設定されている半導体スイッチをチョッピング動作させる期間で制御を行った場合、電流振幅が比較的小さく、高調波電流も非常に小さくて周辺機器や電源系統に悪影響を与えない低電力領域においてもスイッチングが実施されることとなり、積算値としての損失が増加するという課題も有している。

本発明の目的は以上の問題点を解決し、出力電圧の検出精度によらず、接続されている負荷の特性に応じて電源高調波電流を低減でき、かつ損失も低減できる整流回路装置及び前記整流回路装置のための制御回路を提供することにある。

第１の発明に係る整流回路装置は、
半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流を検出する電流検出手段と、
前記直流電圧を検出する電圧検出手段と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする。

上記整流回路装置において、前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする。ここで、前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする。

また、上記整流回路装置において、前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする。

さらに、上記整流回路装置において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

またさらに、上記整流回路装置において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

また、上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。

さらに、前記整流回路装置はさらに、
前記電圧検出手段と前記第２の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする。

また、上記整流回路装置において、前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする。

さらに、上記整流回路装置において、前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする。

第２の発明に係る整流回路装置のための制御回路は、半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置のための制御回路において、
上記制御回路は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする。

上記制御回路において、前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする。ここで、前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする。

また、上記制御回路において、前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする。

さらに、上記制御回路において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

またさらに、上記制御回路において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

また、上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。

さらに、前記制御回路はさらに、
前記直流電圧を検出する電圧検出手段と前記第２の制御手段との間に設けられ、前記直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする。

また、上記制御回路において、前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする。

さらに、上記制御回路において、前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする。

従って、本発明によれば、直流電圧の検出精度に誤差があっても、直流電圧が相対的に適正な値に調整されて、同様の電流波形になり、かつ負荷の特性に応じて所望の位相幅を切り換えることで常に損失が少なく、かつ高調波電流が少ない整流動作が実現される。

また、交流電源の周波数よりも十分に高いサンプリング周波数で、直流電圧をＡＤ変換手段により、デジタル信号に変換して検出し、得られたデジタル信号を前記周期毎にＬＰＦ演算を実行して、デジタル信号に分解能以下の微小情報を補間するように追加し、微小情報を補間したデジタル信号を直流電圧情報として、チョッピングが実際になされている位相幅が所望の値になるように、微小情報を補間したデジタル信号を調整する。直流電圧の平滑電圧に含まれている電源周波数成分の揺らぎがあり、デジタル情報の分解能が粗い場合でも、揺らぎによりデジタル信号が分散されるため、平均的には高い分解能と等価なデジタル信号を得ることができる。これによって、粗い分解能のＡＤ変換手段を用いても、直流電圧の平均値を高精度に調節することができ、常に損失が少なく、かつ、高調波電流が少ない整流動作が実現される。従って、本発明に係る整流回路装置は、接続された負荷の特性で入力電流が脈動する場合においても常に損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

本発明の実施形態１に係る整流回路装置の構成を示す回路図である。 図１の制御回路１００の詳細構成を示すブロック図である。 図１の制御回路１００の第１の動作例に係る制御動作を説明するための図であって、交流電圧（以下、ＡＣ電圧という。）と整流後の直流電圧（以下、ＤＣ電圧という。）との関係と、制御すべき目標電流波形と、実際に制御した後の交流電流（以下、ＡＣ電流という。）とを示す信号波形図である。 図１の制御回路１００の第２の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態２に係る整流回路装置の制御回路１００の第３の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態２に係る整流回路装置の制御回路１００の第４の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態３に係る整流回路装置の制御回路１００の第５の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態３に係る整流回路装置の制御回路１００の第６の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態４に係る整流回路装置の制御回路１００の第７の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態４に係る整流回路装置の制御回路１００の第８の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態５に係る整流回路装置の制御回路１００の第９の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態５に係る整流回路装置の制御回路１００の第１０の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態６に係る整流回路装置の構成を示す回路図である。 図８の制御回路１１１の詳細構成を示すブロック図である。 本発明の実施形態７に係る整流回路装置の構成を示す回路図である。 図８の制御回路１１２の詳細構成を示すブロック図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１１の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１２の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１３の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１４の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１５の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態８に係る整流回路装置の制御回路１００の第１６の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。 本発明の実施形態９に係る整流回路装置の構成を示す回路図である。 本発明の実施形態１０に係る整流回路装置の構成を示す回路図である。 本発明の実施形態１〜１０に係る整流回路装置の電圧レベル比較器１０９の２値化処理の第１の動作例を説明するための図であって、ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、電圧レベル比較器１０９からの２値信号とを示す信号波形図である。 本発明の実施形態１〜１０に係る整流回路装置の電圧レベル比較器１０９の２値化処理の第２の動作例を説明するための図であって、ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、電圧レベル比較器１０９からの２値信号とを示す信号波形図である。 本発明の実施形態１１に係る整流回路装置の制御回路１００の詳細構成を示すブロック図である。 図１７のローパスフィルタ演算器（以下、「ＬＰＦ演算器」という。）２３１の詳細構成を示すブロック図である。 図１７の整流回路装置の動作を示す図であって、ＡＣ電源１からのＡＣ電流Ｉａｃと、ＤＣ電圧Ｖｄｃと、ＡＤ変換器２３０のＡＤ変換値Ｖａｄ（上記ＤＣ電圧Ｖｄｃを点線で示す。）とを示す信号波形図である。 従来技術に係る整流回路装置の構成を示す回路図である。 図２０の制御部１３の詳細構成を示すブロック図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

本発明の実施形態に係る整流回路装置は、
半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流を検出する電流検出手段と、
前記直流電圧を検出する電圧検出手段と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする。

上記整流回路装置において、前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする。ここで、前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする。

また、上記整流回路装置において、前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする。

さらに、上記整流回路装置において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

またさらに、上記整流回路装置において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

また、上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。

さらに、前記整流回路装置はさらに、
前記電圧検出手段と前記第２の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする。

また、上記整流回路装置において、前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする。

さらに、上記整流回路装置において、前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする。

また、本発明の実施形態に係る、整流回路装置のための制御回路は、半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置のための制御回路において、
上記制御回路は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする。

上記制御回路において、前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする。ここで、前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする。

また、上記制御回路において、前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする。

さらに、上記制御回路において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

またさらに、上記制御回路において、前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
（ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
（ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
（ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。

また、上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。

さらに、前記制御回路はさらに、
前記直流電圧を検出する電圧検出手段と前記第２の制御手段との間に設けられ、前記直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする。

また、上記制御回路において、前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする。

さらに、上記制御回路において、前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする。

従って、本発明の実施形態によれば、直流電圧の検出精度に誤差があっても、直流電圧が相対的に適正な値に調整されて、同様の電流波形になり、かつ負荷の特性に応じて所望の位相幅を切り換えることで常に損失が少なく、かつ高調波電流が少ない整流動作が実現される。

また、交流電源の周波数よりも十分に高いサンプリング周波数で、直流電圧をＡＤ変換手段により、デジタル信号に変換して検出し、得られたデジタル信号を前記周期毎にＬＰＦ演算を実行して、デジタル信号に分解能以下の微小情報を補間するように追加し、微小情報を補間したデジタル信号を直流電圧情報として、チョッピングが実際になされている位相幅が所望の値になるように、微小情報を補間したデジタル信号を調整する。直流電圧の平滑電圧に含まれている電源周波数成分の揺らぎがあり、デジタル情報の分解能が粗い場合でも、揺らぎによりデジタル信号が分散されるため、平均的には高い分解能と等価なデジタル信号を得ることができる。これによって、粗い分解能のＡＤ変換手段を用いても、直流電圧の平均値を高精度に調節することができ、常に損失が少なく、かつ、高調波電流が少ない整流動作が実現される。従って、本発明に係る整流回路装置は、接続された負荷の特性で入力電流が脈動する場合においても常に損失が少なく、かつ高調波電流が少ない整流動作を実現することができる。

以下、本発明の実施形態について、図面を参照しながら説明する。なお、この実施形態によって本発明が限定されない。

実施形態１．
図１は本発明の実施形態１に係る整流回路装置の構成を示す回路図である。

図１において、単相のＡＣ電源１の両出力端子を、リアクタ１０２を介して半導体スイッチ１０４により短絡することで１つのループを構成する。電流検出器１０３は、そのループの電流を検出し、検出された電流値Ｉａｃを示す信号を制御回路１００に出力する。半導体スイッチ１０４をオンすると、リアクタ１０２の電流は増加する一方、半導体スイッチ１０４をオフすると、リアクタ１０２を流れていた電流はダイオードブリッジ１０５にて整流されて、その整流された電流は平滑コンデンサ１０６及び負荷４に流れ込み、負荷４を駆動する。負荷４へ印加される平滑コンデンサ１０６の両端のＤＣ電圧ＶｄｃはＤＣ電圧検出器１１０により検出され、ＤＣ電圧検出器１１０は検出されたＤＣ電圧Ｖｄｃを示す信号を制御回路１００に出力する。

また、電圧レベル比較器１０９は交流電源１のＡＣ電圧レベルを所定のしきい値電圧と比較することにより当該しきい値電圧以上であるか否かを示す２値信号Ｓｃｏｍを発生して制御回路１００に出力する。制御回路１００は、２値信号Ｓｃｏｍに基づいて、その周期及び位相に基づいて、交流電源１から出力されるＡＣ電圧の位相を検出し、検出されたＡＣ電圧の位相に基づいて、ＡＣ電圧と実質的に同一の周波数であってＡＣ電圧と相似形状を有する目標電流波形を生成し、電流検出器１０３により検出されるＩａｃが上記生成した目標電流波形の相似形状に漸近するように半導体スイッチ１０４をチョッピング動作させるように制御することを特徴としている。

さらに、制御回路１００は、ＤＣ電圧検出器１１０により検出されたＤＣ電圧Ｖｄｃが、制御回路１００内で設定された所望の電圧になるように、その偏差に応じて、生成する目標電流波形の相似比率を調整する。ここで、制御回路１００は、実際のＤＣ電圧が所望の電圧より低ければ、目標電流指令の相似比率を増大させて、大きな電流になるように制御し、実際のＤＣ電圧が所望のＤＣ電圧よりも高ければ、小さな電流になるように制御を行う。また、制御回路１００は、半導体スイッチ１０４のチョッピング状態に基づいて、半導体スイッチ１０４をパルス幅変調（以下、「ＰＷＭ」という。）駆動している位相幅を検出し、その位相幅と所望の値との偏差を検出し、当該偏差に応じて前記所望のＤＣ電圧値を調整する。

図２は図１の制御回路１００の詳細構成を示すブロック図である。図２の制御回路１００において、当該制御システムの最終制御目標は、チョッピング駆動がなされているチョッピング動作位相幅θｗ_ＯＮを所望の位相幅θｗ_ＯＮ ^＊に制御することである。まず、ＡＣ電圧位相検出器２０１は、ＡＣ電源１の電圧レベルを所定のしきい値電圧Ｖｔｈと比較することにより２値化した２値信号Ｓｃｏｍに基づいて、ＡＣ位相を検出し、検出したＡＣ位相を示す信号を目標電流波形形成器２０２及びチョッピング位相幅検出器２１２に出力する。なお、ＡＣ電圧位相検出器２０１の具体的な動作は詳細後述する。次いで、目標電流波形形成器２０２は上記ＡＣ位相を示す信号に基づいて、詳細後述する所定の目標電流波形を発生して乗算器２０８に出力する。

チョッピング位相幅検出器２１２は、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈに基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング状態である位相幅（以下、「チョッピング動作位相幅」又は、単に「チョッピング位相幅」という。）θｗ_ＯＮを検出して、チョッピング位相幅θｗ_ＯＮを示す信号を減算器２０４に出力する。一方、目標位相幅設定器２０３は予め設定されて格納された所望のチョッピング位相幅θｗ_ＯＮ ^＊を示す信号を減算器２０４に出力する。減算器２０４はいわゆる位相比較器であり、実際のチョッピング位相幅θｗ_ＯＮから所望のチョッピング位相幅θｗ_ＯＮ ^＊を減算することによりその位相幅の偏差を演算して当該偏差を示す信号を位相幅補償演算器２０５に出力する。位相幅補償演算器２０５は、ＰＷＭ駆動状態の位相幅を安定に保つための所定の補償演算を行うことにより、当該整流回路装置により出力すべきＤＣ電圧の指令電圧Ｖｄｃ^＊を発生して当該指令電圧Ｖｄｃ^＊を示す信号を減算器２０６に出力する。一方、ＤＣ電圧検出器１１０により検出された実際の出力ＤＣ電圧Ｖｄｃを示す信号は減算器２０６に入力される。

減算器２０６は、ＤＣ電圧の指令電圧Ｖｄｃ^＊から実際の出力ＤＣ電圧Ｖｄｃを減算することにより電圧偏差を演算し、電圧偏差を示す信号を発生してＶｄｃ補償演算器２０７に出力する。補償演算器２０７は、実際のＤＣ電圧Ｖｄｃが指令電圧Ｖｄｃ^＊と実質的に一致しかつ安定になるための補償演算を実行することにより補償演算後の電圧偏差を示す信号を乗算器２０８に出力する。乗算器２０８は、目標電流波形形成器２０２からの目標電流波形に対して補償演算後の電圧偏差を乗算し、乗算結果である瞬時の電流指令値Ｉａｃ^＊を発生して減算器２０９に出力する。乗算器２０８の動作では、実際の電圧Ｖｄｃが指令電圧Ｖｄｃ^＊よりも低いとき、目標電流波形の振幅を増大させる一方、実際の電圧Ｖｄｃが指令電圧Ｖｄｃ^＊よりも高いとき、目標電流波形の振幅を減少させる。

減算器２０９は、瞬時の電流指令値Ｉａｃ^＊から、電流検出器１０３により検出された実際の電流値Ｉａｃを減算することにより、減算結果である電流偏差を示す信号をＩａｃ補償演算器２１０に出力する。Ｉａｃ補償演算器２１０は、ＡＣ電源１から入力される電流が電流指令値Ｉａｃ^＊に安定かつ速やかに実質的に一致するように所定の補償演算を行って、補償演算後の電流偏差を示す信号をＰＷＭ変調器２１１及びチョッピング位相幅検出器２１２に出力する。ＰＷＭ変調器２１１は入力される信号が示す補償演算後の電流偏差に対してＰＷＭ変調することにより、半導体スイッチ１０４をオンオフするためのチョッピング駆動信号Ｓｃｈを発生して半導体スイッチ１０４に出力する。一方、チョッピング位相幅検出器２１２は、上述のように、Ｉａｃ補償演算器２１０からＰＷＭ変調器２１１に出力される半導体スイッチ１０４に対するチョッピング駆動信号Ｓｃｈに基づいて、ＡＣ電圧位相検出器２０１からの信号が示すＡＣ電圧の位相を基準として、チョッピング位相幅θｗ_ＯＮを検出して、チョッピング位相幅θｗ_ＯＮを示す信号を減算器２０４に出力する。これにより、チョッピング位相幅の制御ループが構成される。

以上のように構成された、半導体スイッチ１０４をチョッピング駆動制御する制御回路１００においては、図２の減算器２０４よりも右側のループ（２０４から２０５，２０６，２０７，２０８，２０９，２１０，２１２を介して２０４に戻るループをいう。）において、チョッピング位相幅検出器２１２により検出されたチョッピング位相幅が目標位相幅設定器２０３により設定された目標位相幅に実質的に一致するようにＤＣ電圧Ｖｄｃが制御される。また、図２の減算器２０６よりも右側のループ（２０６から２０７，２０８，２０９，２１０，２１１，１０４，１１０を介して２０６に戻るループをいう。）において、ＤＣ電圧検出器１１０により検出されたＤＣ電圧Ｖｄｃが位相幅補償演算器２０５により示される所望のＤＣ電圧Ｖｄｃ^＊と実質的に一致するように目標電流の振幅が制御されてチョッピング駆動制御される。さらに、図２の減算器２０９よりも右側のループ（２０９から２１０，２１１，１０４，１０３を介して２０９に戻るループをいう。）において、電流検出器１０３により検出された電流Ｉａｃが目標電流波形形成器２０２により形成された目標電流波形に基づいて発生された目標電流Ｉａｃ^＊に実質的に一致するようにチョッピング駆動制御される。

図３Ａは図１の制御回路１００の第１の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図３Ｂは図１の制御回路１００の第２の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

図３Ａの第１の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４に対するチョッピング位相幅（例えば、最小の位相幅）θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^＊よりも小さくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が増加するので、ＡＣ電源１からリアクタ１０２とダイオードブリッジ１０５を経由してＤＣ側へと流れ込む電流が増加する。このため、ＡＣ電流の波形が先鋭になり、ＡＣ電流の高調波成分が増加する。

一方、図３Ｂの第２の動作例は、出力されるＤＣ電圧が比較的高く、半導体スイッチ１０４に対するチョッピング位相幅（例えば、最大の位相幅）θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^＊よりも大きくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が第１の動作例に比較して減少するので、ＡＣ電源１からリアクタ１０２とダイオードブリッジ１０５を経由してＤＣ側へと流れ込む電流も減少し、ＡＣ電流の高調波成分が減少する。しかし、図３Ａの第１の動作例での波形に比べて、半導体スイッチ１０４に対するチョッピングが行われている期間が増加しているため、回路の損失が増加してしまう。

ここで、ＡＣ電源１からのＡＣ電圧にひずみが含まれていると、ＡＣ電圧の半周期の間にチョッピングがなされている区間が複数回数出現することがあるが、その場合には、チョッピング位相幅検出器２１２は、ＡＣ電圧の位相の０度又は１８０度に近いチョッピング位相幅を制御用チョッピング位相幅として選択して当該チョッピング制御を行ってもよい。また、チョッピング位相幅検出器２１２は、ＡＣ電圧の位相の０度又は１８０度の代わりに、ＡＣ電流又はＡＣ電圧の極性を判定している基準位相に近いほうの位相幅を制御用チョッピング位相幅として選択して当該チョッピング制御を行ってもよい。さらに、チョッピング位相幅検出器２１２は、上記複数個得られたチョッピング位相幅を加算し、加算結果の位相幅を制御用チョッピング位相幅として当該チョッピング制御を行ってもよい。このように構成しても同様の作用効果を有する。

実施形態２．
実施形態１では、チョッピングしている位相幅θｗ_ＯＮを検出し、ＤＣ電圧指令Ｖｄｃ^＊を調整しているが、実施形態２では、チョッピングが休止状態になっている位相幅（以下、「チョッピング休止位相幅」という。）θｗ_ＯＦＦを検出し、ＤＣ電圧指令Ｖｄｃを調整することで同様の作用効果を得ることを特徴としている。

図４Ａは本発明の実施形態２に係る整流回路装置の制御回路１００の第３の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図４Ｂは本発明の実施形態２に係る整流回路装置の制御回路１００の第４の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

図４Ａの第３の動作例では、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピング動作されないチョッピング休止位相幅（例えば、最大の位相幅）θｗ_ＯＦＦが大きくなっている場合である。一方、図４Ｂの第４の動作例では、出力されるＤＣ電圧が第３の動作例に比較して高く、半導体スイッチ１０４がチョッピングされないチョッピング休止位相幅（例えば、最小の位相幅）θｗ_ＯＦＦが第３の動作例に比較して小さくなっている場合である。チョッピング休止位相幅θｗ_ＯＦＦはチョッピング動作位相幅θｗ_ＯＮと相補的であるため、同様の作用効果を得ることができる。

また、ＡＣ電源１からのＡＣ電圧にひずみが含まれていると、ＡＣ電圧の半周期の間にチョッピングがなされている区間が複数回数出現することがある。このような場合には、チョッピング位相幅検出器２１２は、９０度又は１８０度に近いオフ期間のチョッピング休止位相幅θｗ_ＯＦＦを制御用チョッピング位相幅として選択して当該チョッピング制御を行ってもよい。

なお、図４Ａ及び図４Ｂでは、ＡＣ電圧の半周期分のみの波形を示しているが、図３Ａ及び図３Ｂや従来技術などからも明らかなように、残りの半周期も絶対値（瞬時絶対値）としては同様の波形になるので省略する。また、図４Ａ及び図４Ｂでは、ＡＣ電圧の半周期分のみの波形を示しているが、図３Ａ及び図３Ｂや従来例などからも明らかなように、残りの半周期も絶対値としては同様の波形になるので省略する。

実施形態３．
実施形態３は、実施形態１の制御方法を簡素化したことを特徴としており、チョッピング位相幅検出器２１２は、０度又は１８０度からチョッピングが休止状態になるまでのＡＣ電圧の極性（符号）が変化せず固定されている区間（正の区間又は負の区間）での前半の位相幅θ１ｗ_ＯＮを検出して当該チョッピング制御する。

図５Ａは本発明の実施形態３に係る整流回路装置の制御回路１００の第５の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図５Ｂは本発明の実施形態３に係る整流回路装置の制御回路１００の第６の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

図５Ａの第５の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる位相幅が比較的小さくなっている場合であり、図５Ｂの第６の動作例は、出力されるＤＣ電圧が第５の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる位相幅が第５の動作例に比較して大きくなっている場合である。ＡＣ電圧の半周期の区間において、前半のチョッピングがなされている位相幅θ１ｗ_ＯＮも同様の傾向があるので、実施形態１と同様の作用効果を得ることができる。

実施形態４．
実施形態４は、実施形態３と同様に、実施形態１の制御方法を簡素化したことを特徴としており、チョッピング位相幅検出器２１２は、０度又は１８０度からチョッピングが休止状態になるまでのＡＣ電圧の極性が変化せず固定されている区間（正の区間又は負の区間）での後半の位相幅θｗ２_ＯＮを検出して当該チョッピング制御する。

図６Ａは本発明の実施形態４に係る整流回路装置の制御回路１００の第７の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図６Ｂは本発明の実施形態４に係る整流回路装置の制御回路１００の第８の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

図６Ａの第７の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされるチョッピング位相幅θｗ２_ＯＮが比較的小さくなっている場合であり、図６Ｂの第８の動作例は、出力されるＤＣ電圧が第７の動作例に比較して高く、半導体スイッチ１０４がチョッピングされるチョッピング位相幅θｗ２_ＯＮが第７の動作例に比較して大きくなっている場合である。ＡＣ電源１の半周期の区間において、後半のチョッピング動作位相幅θｗ２_ＯＮも同様の傾向があるので、実施形態１と同様の作用効果を得ることができる。

実施形態５．
実施形態５は、実施形態３のチョッピング位相幅θｗ１_ＯＮと、実施形態４のチョッピング位相幅θｗ２_ＯＮとの合計の位相幅（θｗ１_ＯＮ＋θｗ２_ＯＮ）をチョッピング位相幅検出器２１２により検出して、当該合計の位相幅（θｗ１_ＯＮ＋θｗ２_ＯＮ）が所望の位相幅になるようにＤＣ電圧を制御することを特徴としている。

図７Ａは本発明の実施形態５に係る整流回路装置の制御回路１００の第９の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図７Ｂは本発明の実施形態５に係る整流回路装置の制御回路１００の第１０の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。実施形態５においても、実施形態１〜４と同様の作用効果を得ることができる。

実施形態６．
図８は本発明の実施形態６に係る整流回路装置の構成を示す回路図である。また、図９は図８の制御回路１１１の詳細構成を示すブロック図である。図８において、実施形態６に係る整流回路装置は、図１の制御回路１００に代えて制御回路１１１を備えたことを特徴としており、制御回路１１１は、図９に示すように、図１の制御回路１００に比較して、入力電流変動判定値設定器２１３ａを有する入力状況判定器２１３と、目標位相幅選定器２１４（図１の目標位相幅設定器２０３に代えて設けられる）と、チョッピング位相幅抽出器２１６とをさらに備えたことを特徴としている。

従来技術に係る装置において、接続される負荷４の電気的負荷特性により入力電流が脈動する場合、電源電圧の周期に基づいて同一のチョッピング位相幅は得られない。そこで、本実施形態では、脈動しない領域での所望のチョッピング位相幅とは別に、脈動する領域における所望のチョッピング位相幅を設け、かつ、この脈動する領域では、予め設定された一定時間又は一定周期数における、最大又は平均のチョッピング位相幅を抽出して当該チョッピング制御を行うことを特徴としている。

本実施形態に係る図８及び図９の構成において、制御回路１１１により半導体スイッチ１０４をチョッピング制御することにより、電源電圧の高調波の低減とＤＣ電圧の制御が行われる。図９の制御回路１１１において、当該制御システムの最終制御目標は、チョッピング駆動がなされているチョッピング位相幅θｗ_ＯＮを、目標位相幅選定器２１４からの所望の位相幅θｗ_ＯＮ ^＊に一致するように制御することである。以下、図９の制御回路１１１の構成及び動作について、図２の制御回路１００との相違点を中心に説明し、図２の制御回路１００と同様の構成及び動作の説明については省略する。

電流検出器１０３は検出したＡＣ電流Ｉａｃを示す信号を入力状況判定器２１３に出力する。入力状況判定器２１３は、複数の電源電圧周期のピーク値から入力電流の変動幅を計算し、当該計算した変動幅から、入力電流変動判定値設定器２１３ａにより予め設定されている入力電流変動判定値を減算して、減算結果である変動幅偏差を示す信号を目標位相幅選定器２１４及びチョッピング位相幅抽出器２１６に出力する。目標位相幅選定器２１４は予め、変動幅偏差の各種数値範囲に対応して設定すべき所望のチョッピング位相幅θｗ_ＯＮ ^＊をチョッピング位相幅テーブルとして内蔵テーブルメモリ２１４ｍに格納しており、入力状況判定器２１３からの変動幅偏差（入力電流の変動の程度）を示す信号に基づいて、上記チョッピング位相幅テーブルを参照して、対応するチョッピング位相幅θｗ_ＯＮ ^＊を決定してそれを示す信号を減算器２０４に出力する。

チョッピング位相幅抽出器２１６は、チョッピング位相幅検出器２１２からのチョッピング状態の位相幅と、入力状況判定器２１３からの変動幅偏差とに基づいて、当該位相幅において所定値以上の脈動が発生していないと判断したとき、チョッピング位相幅検出器２１２からのチョッピング状態のチョッピング位相幅θｗ_ＯＮを示す信号をそのまま減算器２０４に出力する。一方、チョッピング位相幅抽出器２１６は、当該チョッピング位相幅θｗ_ＯＮにおいて所定値以上の脈動が発生していると判断したとき、予め設定された一定時間又は一定周期数における、最大又は平均のチョッピング状態の位相幅を抽出して当該位相幅を示す信号を減算器２０４に出力する

以上のように構成された図９の制御回路１１１を備えた整流回路装置によれば、所定値以上の脈動が発生する脈動的な負荷がある場合でも、電源電圧の高調波に大きく影響を与えるチョッピング状態の位相幅θｗ_ＯＮを抽出することができ、電源電圧の高調波の低減と回路損失の低減との両立をはかることができる。

実施形態７．
図１０は本発明の実施形態７に係る整流回路装置の構成を示す回路図である。また、図１１は図８の制御回路１１２の詳細構成を示すブロック図である。図１０の整流回路装置は、負荷として、圧縮機駆動部３００に接続された圧縮機３０１のモータを駆動し、その制御は圧縮機制御回路３０２にて実行することを特徴としている。圧縮機制御回路３０２は、図１０に示すように、所望の回転数で圧縮機３０１のモータを回転させるべく圧縮機駆動部３００及び制御回路１１２に対して回転数指令Ｓｒｏｔを出力する。

図１０及び図１１の実施形態７に係る整流回路装置は、実施形態６と同様に、脈動しない領域での所望のチョッピング位相幅とは別に、脈動する領域における所望のチョッピング位相幅を設け、かつ、この脈動する位相幅の領域では、予め設定された一定時間又は一定周期数における、最大又は平均のチョッピング位相幅を選択して当該チョッピング制御することを特徴としている。

図１１の制御回路１１２は、図９の制御回路１１１に比較して、
（ａ）入力状況判定器２１３に代えて、圧縮機制御回路３０２からの回転数指令Ｓｒｏｔに基づいて駆動状況を判定する駆動状況判定器２１５を備え、
（ｂ）目標位相幅選定器２１４に代えて、内蔵テーブルメモリ２１４Ａｍを有する目標位相幅選定器２１４Ａを備え、
（ｃ）チョッピング位相幅抽出器２１６に代えて、チョッピング位相幅抽出器２１６Ａを備えたことを特徴としている。

図１１において、圧縮機制御回路３０２からモータの回転数指令Ｓｒｏｔは駆動状況判定器２１５に入力される。駆動状況判定器２１５は、モータの回転数指令Ｓｒｏｔから予め設定されている回転数を減算することにより回転数偏差を演算し、回転数偏差を示す信号を目標位相幅選定器２１４Ａ及びチョッピング位相幅抽出器２１６Ａに出力する。目標位相幅選定器２１４Ａは予め、回転数偏差の各種数値範囲に対応して設定すべき所望のチョッピング位相幅θｗ_ＯＮ ^＊をチョッピング位相幅テーブルとして内蔵テーブルメモリ２１４Ａｍに格納しており、駆動状況判定器２１５からの回転数偏差を示す信号に基づいて、上記チョッピング位相幅テーブルを参照して、対応するチョッピング位相幅θｗ_ＯＮ ^＊を決定してそれを示す信号を減算器２０４に出力する。

チョッピング位相幅抽出器２１６Ａは、チョッピング位相幅検出器２１２からのチョッピング状態の位相幅と、駆動状況判定器２１５からの回転数偏差とに基づいて、圧縮機３０１を駆動する回転数が予め設定されている回転数を超える場合は、チョッピング位相幅検出器２１２からのチョッピング状態の位相幅θｗ_ＯＮを示す信号をそのまま減算器２０４に出力する。一方、チョッピング位相幅抽出器２１６Ａは、圧縮機３０１を駆動する回転数が予め設定されている回転数以下の場合は、予め設定された一定時間又は一定周期数における、最大又は平均のチョッピング状態の位相幅を抽出して当該位相幅を示す信号を減算器２０４に出力する

ここで、本実施形態での圧縮機３０１と負荷との関連をまず説明する。一般に、家庭用などの小型の冷凍空調機器に用いられる、往復動型やローリングピストン型の圧縮機３０１は、吸入行程、圧縮行程、吐出行程のそれぞれの行程における必要な動力が大幅に異なる特性を有しており、各行程における必要動力を適切に供給しなければ、圧縮機３０１が振動を起こし、配管の破損などを引き起こす。このため、各行程における駆動用の電動機の瞬時瞬時の速度を一定に制御して振動を抑制する制御を行う。その結果、本発明に係る整流回路装置の負荷としては、各行程を推移する周期での脈動を有するものになる。また、振動の発生は各行程の推移周期にも関連し、周期が短くなれば、慣性モーメントによる慣性効果により減衰する特性を有しており、周期が短い、すなわちモータの回転数が高いときには、振動を抑制する制御を実施する必要がなくなり、平均的な速度制御だけでも振動が少ない状態を保つことができる。そして、平均的な速度制御だけの場合、ＤＣ側の負荷には脈動が少ない。

例えば、圧縮機３０１の回転数がある値を越える回転数領域においては、平均的な速度制御だけで駆動しても、圧縮機３０１の振動が少ない場合には、この回転数領域においては、瞬時速度制御は特に必要ではない。そして、平滑コンデンサ１０６に流入する電源電流にもその脈動の影響がなくなるので、本実施形態に係るチョッピング位相幅抽出器２１６Ａは、上記所定の回転数値を超える場合、もしくはそれ以下のどちらの回転数で圧縮機３０１を駆動しているかにより、チョッピング状態の位相幅を減算器２０４にそのまま出力するか、予め設定された一定時間又は一定周期数における最大又は平均のチョッピング状態の位相幅を抽出して減算器２０４へ出力するか、を切り替える。

次いで、実施形態７の変形例について以下に説明する。

実施形態７と同様の制御方法で、圧縮機３０１の回転数が高くなると、慣性効果により、瞬時瞬時の回転速度変動が減少し、瞬時瞬時の速度制御による圧縮機３０１へ供給する電力の脈動が減少していく。このため、瞬時速度制御が常に動作している場合でも、回転数が高い領域では、ＡＣ電源１側からみて、負荷の脈動の影響がほとんど関係しなくなっていく。この場合でも、チョッピング位相幅抽出器２１６Ａが、圧縮機３０１の回転数が高い領域では、チョッピング状態の位相幅情報を減算器２０４へそのまま出力し、圧縮機３０１の回転数が低い領域では、予め設定された一定時間又は一定周期数における最大又は平均のチョッピング状態の位相幅を抽出して減算器２０４へ出力するように切り替えることで、電源高調波の低減と回路損失の両立をはかることができる。なお、これらの切り替えにおける回転数のしきい値の値は、圧縮機３０１の圧縮比や慣性モーメントなどの仕様緒元により変化する値である。例えば、チョッピング位相幅θｗ_ＯＮもしくはチョッピングが休止状態になっている位相幅θｗ_ＯＦＦが電源周期の毎回毎回変動する状態になるか否かで決定すればよい。

なお、圧縮機３０１を駆動する際の回転数に起因した振動発生の抑制が必要な場合に実行される瞬時速度制御の具体的な方法は種々提案されているが、その方法の差異は本発明には直接は関与しないので、詳細な説明は省略する。

このようにすることで、圧縮機３０１による脈動的な負荷がある場合でも、圧縮機３０１のモータの回転数指令Ｓｒｏｔを用いることにより、脈動負荷の状況を推定できるので、脈動状況を直接検出することもなく、チョッピング状態の位相幅を抽出することができ、電源電圧の高調波の低減と回路損失の低減との両立をはかることができる。

なお、本実施形態においては、駆動状況判定器２１５の入力として圧縮機３０１の駆動回転数指令Ｓｃｏｔとしたが、圧縮機３０１を駆動する際の回転数に起因した振動発生の抑制が必要な場合に実行される瞬時速度制御の有無を圧縮機制御回路３０２からの入力として、瞬時速度制御の有無に従い目標位相幅選択信号を目標位相幅選定器２１４とチョッピング位相幅抽出器２１６Ａに出力しても、同様のチョッピング制御を行うことができる。

実施形態８．
図１２Ａは本発明の実施形態８に係る整流回路装置の制御回路１００の第１１の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図１２Ｂは本発明の実施形態８に係る整流回路装置の制御回路１００の第１２の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

実施形態８に係る制御回路１００は、目標電流波形を正弦波以外の波形であって、例えば三角波にすることで、さらに回路損失を低減できることを特徴としている。特に、負荷が軽いときには、波形歪みが増加しても、高調波電流そのものは少ないので、さらに損失を低減することが可能である。

図１２Ａの第１１の動作例は、出力されるＤＣ電圧が比較的低く、半導体スイッチ１０４がチョッピングされる位相幅θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^＊よりも小さくなっている場合である。このときにも、ＡＣ電圧がＤＣ電圧より高い位相期間が増加するので、ＡＣ電源１からリアクタ１０２とダイオードブリッジ１０５を経由してＤＣ側へと流れ込む電流が増加する。このため、ＡＣ電流の波形が先鋭になり、ＡＣ電流の高調波成分が増加する。

一方、図１２Ｂの第１２の動作例は、出力されるＤＣ電圧が第１１の動作例に比較して高く、半導体スイッチ１０４がチョッピングされる位相幅θｗ_ＯＮが所望の位相幅θｗ_ＯＮ ^＊よりも大きくなっている場合である。このときには、ＡＣ電圧がＤＣ電圧より高い位相期間が減少するので、ＡＣ電源１からリアクタ１０２とダイオードブリッジ１０５を経由してＤＣ側へと流れ込むＡＣ電流も減少し、ＡＣ電流の高調波成分が減少する。しかし、図１２Ｂの第１２の動作例では、図３Ａ及び図３Ｂと同様に、図１２Ａでの波形に比べて、半導体スイッチ１０４のチョッピングが行われている期間（位相幅）が増加しているため、回路の損失が増加してしまう。

実施形態８においては、好ましくは、図１２Ａ及び図１２Ｂに示すように、目標電流波形の瞬時の絶対値は、時間経過とともに、ＡＣ電圧の０度（開始点）から１８０度（終了点）までの期間の前半の期間において、一定の傾きで単調増加した後、所定の中間点（９０度よりも小さい角度）から一定の傾きで単調減少し、その後終了点までゼロになる区間を有する三角波形を用いる。

なお、図１２Ａ及び図１２Ｂにおいて、ＡＣ電圧の半周期で１つのチョッピング位相幅θｗ_ＯＮが図示されているので、ＡＣ電圧の半周期で２つのチョッピング休止位相幅が図示されていることになる。従って、上述のように、２つのチョッピング休止位相幅のいずれかの位相幅、もしくは合計の位相幅に基づいてチョッピング制御してもよい。

次いで、実施形態８の変形例に係る、図１２Ａ及び図１２Ｂとは異なる別の形状を有する目標電流波形について、図１３Ａ〜図１３Ｄを参照して以下に説明する。

図１３Ａは本発明の実施形態８に係る整流回路装置の制御回路１００の第１３の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図１３Ｂは本発明の実施形態８に係る整流回路装置の制御回路１００の第１４の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。さらに、図１３Ｃは本発明の実施形態８に係る整流回路装置の制御回路１００の第１５の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。また、図１３Ｄは本発明の実施形態８に係る整流回路装置の制御回路１００の第１６の動作例に係る制御動作を説明するための図であって、ＡＣ電圧と整流後のＤＣ電圧との関係と、制御すべき目標電流波形と、実際に制御した後のＡＣ電流とを示す信号波形図である。

図１３Ａの第１３の動作例の目標電流波形は、図１２Ａの目標電流波形と比較して、単調減少する区間の代わりに、後半の９０度を超える所定の角度（例えば１１０度）で瞬時にゼロにする区間（ゼロで一定の区間）を有するように構成した三角波形である。

また、図１３Ｂの第１４の動作例の目標電流波形は、図１３Ａの目標電流波形と比較して、時間経過とともに、単調増加区間を正弦波状に増加させ、後半の９０度を超える所定の角度（例えば１１０度）で瞬時にゼロになる区間（ゼロで一定の区間）を有する波形である。

さらに、図１３Ｃの第１５の動作例の目標電流波形は、図１３Ｂの目標電流波形において制約条件を設けて、前半部の正弦波波形において９０度より手前の中間点の角度（例えば７０度）で瞬時にゼロにした波形である。

またさらに、図１３Ｄの第１６の動作例の目標電流波形は、図１３Ｃの目標電流波形において、時間経過とともに、０度から第１の中間点までの所定期間ゼロ（ゼロで一定の区間）にし、その後第２の中間点まで単調増加させるように構成した波形である。

図１３Ｃ及び図１３Ｄの動作例では、９０度よりも手前で目標電流をゼロにしているが、ゼロにする位相よりも手前で半導体スイッチ１０４のチョッピング動作から、チョッピングが休止になる期間になるような負荷で使用すればよい。しかも、本動作例は、ＤＣ電圧がＡＣ電圧の最高瞬時電圧よりも低いので、９０度近傍では、ＡＣ電源１からリアクタ１０２とダイオードブリッジ１０５を経由して電流が流れ込むので、目標電流がゼロになってもＡＣ電流がしばらくは流れ続けるため、高調波成分の少ない電流が高効率で実現できる。

以上の各実施形態において、目標電流波形の単調増加又は単調減少において、一定である期間を含んでもよく、すなわち、実質的に単調増加又は実質的に単調減少させてもよい。ここで、「実質的に単調増加」とは、目標電流波形の位相θ１＜θ２であるときに、ｆ（θ１）≦ｆ（θ２）の関係にある広義の単調増加をいい、言い換えれば、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように、実質的に単調増加することをいう。また、「実質的に単調減少」とは、目標電流波形の位相θ１＜θ２であるときに、ｆ（θ１）≧ｆ（θ２）の関係にある広義の単調減少をいい、言い換えれば、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように、実質的に単調減少することをいう。

実施形態９．
図１４は本発明の実施形態９に係る整流回路装置の構成を示す回路図である。実施形態９に係る整流回路装置は、ＡＣ電源１からのＡＣ電圧を、リアクタ６０２を介して、半導体スイッチ６０４ａ、６０４ｂ及びダイオード６０５ａ、６０５ｂ、６０５ｃ、６０５ｄで構成されたブリッジ回路で整流して、平滑コンデンサ１０６を介して負荷４を駆動することを特徴としている。本実施形態に係るチョッピング制御方法は、実施形態１に係る図１の制御回路１００と同様であり、２つの半導体スイッチ６０４ｂ、６０４ｄをチョッピング駆動信号Ｓｃｈを用いて同時に駆動する。
実施形態１０．
図１５は本発明の実施形態１０に係る整流回路装置の構成を示す回路図である。実施形態１０に係る整流回路装置は、ＡＣ電源１からのＡＣ電圧を、リアクタ７０２を介して、半導体スイッチ７０４ａ、７０４ｂ及びダイオード７０５ａ、７０５ｂ、７０５ｃ、７０５ｄで構成されたブリッジ回路で整流して、平滑コンデンサ１０６を介して負荷４を駆動することを特徴としている。本実施形態に係るチョッピング制御方法は、ＡＣ電源１からのＡＣ電圧の極性に応じて、２つのチョッピング駆動信号Ｓｃｈ１，Ｓｃｈ２を用いて、いずれか一方の半導体スイッチ７０５ａ又は７０５ｂのみをチョッピング動作させる。例えば、ＡＣ電圧の極性がリアクタ７０２が接続されている側が高い期間であれば、チョッピング駆動信号Ｓｃｈ２を用いて半導体スイッチ７０４ｂをチョッピングし、ＡＣ電圧の極性がリアクタ７０２が接続されている側が低い期間であれば、チョッピング駆動信号Ｓｃｈ１を用いて半導体スイッチ７０４ａをチョッピングする。

なお、本実施形態では、半導体スイッチ７０４ａと７０４ｂを同時にオンさせると、負荷４へのＤＣ出力電圧を短絡することになるので、ＡＣ電圧の極性が反転する近傍では、どちらの半導体スイッチ７０４ａ，７０４ｂもオンしないように設定する場合がある。このような場合、図３Ａ及び図３Ｂにおいては、チョッピングが休止状態に変化する位相が、０度及び１８０度近傍でも発生しえることになる。ただし、この場合は、ＤＣ出力電圧の短絡防止として、意図的にチョッピングを休止しているので、本発明に係るチョッピングが休止状態に変化した位相としての取り扱いをしないことで、容易に実現することができる。

次いで、実施形態１〜１０に係る整流回路装置で用いる電圧レベル比較器１０９の２値化処理について、図１６Ａ及び図１６Ｂを参照して以下に説明する。

図１６Ａは本発明の実施形態１〜１０に係る整流回路装置の電圧レベル比較器１０９の２値化処理の第１の動作例を説明するための図であって、ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、電圧レベル比較器１０９からの２値信号とを示す信号波形図である。また、図１６Ｂは本発明の実施形態１〜１０に係る整流回路装置の電圧レベル比較器１０９の２値化処理の第２の動作例を説明するための図であって、ＡＣ電圧としきい値電圧Ｖｔｈとの関係と、電圧レベル比較器１０９からの２値信号とを示す信号波形図である。

すなわち、図１６Ａ及び図１６Ｂは、ＡＣ電圧が一定のレベル以上か否かの情報から電圧位相を検出する方法を示す。この情報はＡＣ電圧の瞬時電圧がしきい値を超えているか否かを２値信号として得る。すなわち、電圧レベル比較器１０９は、ＡＣ電圧をしきい値電圧Ｖｔｈと比較し、ＡＣ電圧がしきい値電圧Ｖｔｈ以上のときハイレベル信号を出力する一方、ＡＣ電圧がしきい値電圧Ｖｔｈ未満のときローレベル信号を出力する。

ここで、しきい値電圧Ｖｔｈが変動しても２値信号の周期は電源周波数と同一であり、２値信号のハイレベル側又はローレベル側の中点を求めれば、ＡＣ電圧位相の９０度又は２７０度の時間を知ることができる。また、ＡＣ電圧位相の９０度と２７０度の中点は１８０度及び０度の位相になる。このようにして得られた情報を、ＰＬＬなどを用いて逓倍すれば、瞬時瞬時の位相を正確に知ることができる。

例えば、３６０逓倍すれば、１つのパルスが１度相当になり、このパルスを計数すれば、単位が度の位相情報を得ることができる。そして、得られた位相情報で、その瞬時瞬時の目標電流波形を呼び出せばよい。その他のレベル比較から得られた２値情報を用いて位相を検出する方法については、例えば、本発明者が開示した特許文献４にも提案されており、特に限定されない。

本実施形態を用いることにより、ＤＣ電圧の検出精度に誤差があっても、チョッピング動作を行っている位相幅が、所望の位相幅になるようにＤＣ電圧を相対的に調整するので、同様の電流波形になり、常に損失が少なく、かつ高調波電流が少ない整流動作が実現される。

実施形態１１．
図１７は本発明の実施形態１１に係る整流回路装置の制御回路１００の詳細構成を示すブロック図である。実施形態１１に係る整流回路装置の制御回路１００は、実施形態１に係る図２の制御回路１００と比較して、ＤＣ電圧検出器１１０と減算器２０６との間に、ＡＤ変換器２３０及びＬＰＦ演算器２３１とを挿入したことを特徴とし、デジタル演算で実施する場合に特に有効な実施形態を提供する。以下、図２の制御回路１００との相違点について説明する。

図１７において、ＤＣ電圧検出器１１０により検出されたＤＣ電圧を示すアナログ信号は、ＡＣ電源１の周波数よりも十分に高いサンプリング周波数でＡＤ変換するＡＤ変換器２３０により、ＡＤ変換値Ｖａｄを示すデジタル信号に変換された後、低域通過フィルタ特性を有する演算（詳細後述）を行うＬＰＦ演算器２３１によりＬＰＦ演算され、その演算結果の信号（ＬＰＦ演算値Ｖｄｃａ）は減算器２０６に出力される。ここで、例えば、ＡＣ電源１の周波数は６０Ｈｚであり、サンプリング周波数は６００ｋＨｚである。

図１８は図１７のＬＰＦ演算器２３１の詳細構成を示すブロック図である。図１８において、ＡＤ変換器２３０からのＡＤ変換値を示す信号は加算器２５３に入力される。加算器２５３は入力されるＡＤ変換値を示す信号と、定数乗算器２５１からの信号とを加算して加算結果であるＬＰＦ演算値Ｖｄｃａを示す信号を減算器２０６に出力するとともに、１つのクロック時間だけ遅延する遅延器２５２を介して定数乗算器２５１に出力する。定数乗算器２５１は入力される信号に対して所定の定数（２^ｎ−１）／（２^ｎ）を乗算して乗算結果を示す信号を加算器２５３に出力する。図１８のＬＰＦ演算器２３１による演算を、入力をＸ（ｊ）、出力をＹ（ｊ）とし、時系列の漸化式で表現すると、次式（１）のようになる。

［数１］
Ｙ（ｊ＋１）←［（２^ｎ−１）／（２^ｎ）］×Ｙ（ｊ）＋Ｘ（ｊ） （１）

このＬＰＦ演算処理は、演算周期の「２^ｎ」倍の時定数を有する一次型の低域通過フィルタであり、かつ、振幅が「２^ｎ」倍になる。したがって、この演算を実行することにより、ＡＤ変換値Ｖａｄに小数点以下のｎビットの情報が追加される。

図１９は図１７の整流回路装置の動作を示す図であって、ＡＣ電源１からのＡＣ電流Ｉａｃと、ＤＣ電圧Ｖｄｃと、ＡＤ変換器２３０のＡＤ変換値Ｖａｄ（上記ＤＣ電圧Ｖｄｃを点線で示す。）とを示す信号波形図である。すなわち、図１９は、単相ＡＣの整流回路で低域通過フィルタ処理を行うことにより、電圧検出精度が向上できる動作原理を示す。

単相ＡＣ電源１からのＡＣ電圧にはゼロの区間があり、瞬時瞬時の電力が一定でないため、平滑コンデンサ１０６を用いても、ＤＣ電圧には電源周波数の２倍の周波数を有する変動が残る。この変動を少なくするには、平滑コンデンサ１０６のコンデンサ容量を無限に大きくする必要があり、現実的には不可能である。

図１９（ｃ）は、ＤＣ電圧Ｖｄｃ（点線で示す。）をＡＣ電源１の周波数よりも十分に高いサンプリング周波数でＡＤ変換した場合のＡＤ変換値Ｖａｄとを示す。瞬時瞬時のＤＣ電圧Ｖｄｃに応じて、得られるＡＤ変換値Ｖａｄ（デジタル値）はＫ，Ｋ＋１，Ｋ＋２，Ｋ＋３，…の値をとる。ここで、ＡＤ変換値Ｖａｄに対して低域通過フィルタ演算を行うと、図１９の場合には、（Ｋ＋１）と（Ｋ＋２）の間の値に収束する。さらに、図１８で示したように、低域通過フィルタ演算として２^ｎ倍する機能を含んでいるため、｛（Ｋ＋１）×２^ｎ｝と｛（Ｋ＋２）×２^ｎ｝との間の値（整数値）が得られる。つまり、ＡＤ変換器２３０の分解能に対して、小数点以下のｎビットの情報が追加されて、分解能が改善されたことになる。なお、ＤＣ電圧Ｖｄｃに電源周波数の２倍の周波数を有する変動が全く無く、図１９（ｃ）の平均値のような場合には、ＡＤ変換値Ｖａｄは常に（Ｋ＋１）になり、ＬＰＦ演算をしても、分解能を改善することはできない。すなわち、本手法は、単相ＡＣの整流回路装置により、その効果を発揮することができる。

変形例及び補足説明．
実施形態１に係る図２の減算器２０６において、指令電圧Ｖｄｃ^＊にもＡＤ変換器２３０と同等の分解能を有する必要があるが、指令電圧Ｖｄｃ^＊は情報のみであるため、上記と同様に分解能を高めておくことは、容易に実現できる。

また、ＬＰＦ演算では２の累乗を用いる事例で説明したが、定数乗算器２５１の定数を０から１の間の値に設定すれば、同様にＬＰＦ演算を実現することができる。また、図１９の動作原理から明らかなように、ＬＰＦ演算が図１８で示した方法以外の手法でも同様の効果を得ることができる。

実施形態１１に係るＡＤ変換器２３０の分解能が粗い場合でも、きめ細かい電圧情報を得ることができるので、ＤＣ電圧Ｖｄｃを高精度に調節することができ、常に損失が少なく、かつ、高調波電流が少ない整流動作が実現される。また、本実施形態１１に係る手法は、これまで説明した実施形態１〜１０を組み合わせて実施することが可能である。

なお、全ての実施形態に共通することとして、チョッピングが休止状態からチョッピング状態に変化する際に、回路の揺らぎやノイズにより、一瞬だけ休止状態に再度変化する場合があるが、これについては、本発明でのチョッピングが休止状態に変化した位相としての取り扱いをしないことで、容易に実現することができる。

さらに、本発明に係る実施形態において、ＡＣ電圧位相検出器２０１においてＡＣ電圧の位相を検出してそれを基準としてチョッピング位相幅を検出しているが、本発明はこれに限らず、ＡＣ電源１の周波数が固定されている場合には、ＡＣ電源１のゼロクロスなどの情報に基づいてチョッピング位相幅を検出してもよい。また、チョッピング位相幅を検出するときに、チョッピング手法の一例であるＰＷＭ制御を実現するキャリア信号のパルス数で計数することでチョッピング位相幅の時間を計測してもよい。

以上詳述したように、本発明に係る整流回路装置は、高調波電流の抑制と回路損失の低減を両立することが可能となるので、圧縮機により冷媒を圧縮することによりヒートポンプを構成し、冷房、暖房、あるいは食品などの冷凍を行うもの等の用途にも適用できる。

１…交流電源、
４…負荷、
１００，１１１，１１２…制御回路、
１０２，６０２，７０２…リアクタ、
１０３…電流検出器、
１０４，６０４ａ，６０４ｂ，７０４ａ，７０４ｂ…半導体スイッチ、
１０５…ダイオードブリッジ回路、
１０６…平滑コンデンサ、
１０９…電圧レベル比較器、
１１０…ＤＣ電圧検出器、
２０１…ＡＣ電圧位相検出器、
２０２…目標電流波形形成器、
２０３…目標位相幅設定器、
２０４，２０６，２０９…減算器、
２０５…位相幅補償演算器、
２０７…Ｖｄｃ補償演算器、
２０８…乗算器、
２１０…Ｉａｃ補償演算器、
２１１…パルス幅変調器、
２１２…チョッピング位相幅検出器、
２１３…入力状況判定器、
２１３ａ…入力電流変動判定値設定器、
２１４，２１４Ａ…目標位相幅選定器、
２１４ｍ，２１４Ａｍ…内蔵テーブルメモリ、
２１５…駆動状況判定器、
２１６，２１６Ａ…チョッピング位相幅抽出器、
２３０…ＡＤ変換器、
２３１…低域通過フィルタ演算器、
２５１…定数乗算器、
２５２…遅延器、
２５３…加算器、
３００…圧縮駆動部、
３０１…圧縮機、
３０２…圧縮機制御回路、
６０５ａ〜６０５ｄ，７０５ａ〜７０５ｄ…ダイオード。

Claims (20)

1. 半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
   前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
   前記単相交流電源から流れる交流電流を検出する電流検出手段と、
   前記直流電圧を検出する電圧検出手段と、
   前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
   前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
   前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする整流回路装置。
2. 前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする請求項１記載の整流回路装置。
3. 前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする請求項２記載の整流回路装置。
4. 前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする請求項１乃至３のうちのいずれか１つに記載の整流回路装置。
5. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
   （ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
   （ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項１乃至４のうちのいずれか１つに記載の整流回路装置。
6. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
   （ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
   （ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
   （ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項１乃至４のうちのいずれか１つに記載の整流回路装置。
7. 前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
   前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
   前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする請求項１乃至５のうちのいずれか１つに記載の整流回路装置。
8. 前記整流回路装置はさらに、
   前記電圧検出手段と前記第２の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
   前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする請求項１乃至７のうちのいずれか１つに記載の整流回路装置。
9. 前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする請求項８記載の整流回路装置。
10. 前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする請求項８又は９記載の整流回路装置。
11. 半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置のための制御回路において、
    上記制御回路は、
    前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
    前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第１の制御手段と、
    前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第２の制御手段と、
    前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第３の制御手段とを備えたことを特徴とする制御回路。
12. 前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする請求項１１記載の制御回路。
13. 前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする請求項１２記載の制御回路。
14. 前記第３の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする請求項１１乃至１３のうちのいずれか１つに記載の制御回路。
15. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
    （ａ）当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
    （ｂ）前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項１１乃至１４のうちのいずれか１つに記載の制御回路。
16. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
    （ａ）当該期間の開始点から、所定の第１の中間点までは、時間経過とともに、ゼロとなる期間を有し、
    （ｂ）前記第１の中間点から所定の第２の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
    （ｃ）前記第２の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項１１乃至１４のうちのいずれか１つに記載の制御回路。
17. 上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより２値信号を発生する位相検出手段をさらに備え、
    前記波形形成手段は、前記２値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
    前記第３の制御手段は、前記２値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする請求項１１乃至１５のうちのいずれか１つに記載の制御回路。
18. 前記制御回路はさらに、
    前記直流電圧を検出する電圧検出手段と前記第２の制御手段との間に設けられ、前記直流電圧をデジタル電圧にＡＤ変換するＡＤ変換手段と、
    前記ＡＤ変換手段と前記第２の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第２の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする請求項１１乃至１７のうちのいずれか１つに記載の制御回路。
19. 前記ＡＤ変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする請求項１８記載の制御回路。
20. 前記低域通過フィルタ演算は、直前の演算結果に「（２^ｎ−１）／（２^ｎ）」なる係数（ｎは整数である。）を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする請求項１８又は１９記載の制御回路。

Images