Nothing Special   »   [go: up one dir, main page]

JP5820673B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5820673B2
JP5820673B2 JP2011201707A JP2011201707A JP5820673B2 JP 5820673 B2 JP5820673 B2 JP 5820673B2 JP 2011201707 A JP2011201707 A JP 2011201707A JP 2011201707 A JP2011201707 A JP 2011201707A JP 5820673 B2 JP5820673 B2 JP 5820673B2
Authority
JP
Japan
Prior art keywords
hole
layer
substrate
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011201707A
Other languages
English (en)
Other versions
JP2013062474A5 (ja
JP2013062474A (ja
Inventor
国本　裕治
裕治 国本
小泉　直幸
直幸 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011201707A priority Critical patent/JP5820673B2/ja
Priority to US13/603,882 priority patent/US8907489B2/en
Publication of JP2013062474A publication Critical patent/JP2013062474A/ja
Publication of JP2013062474A5 publication Critical patent/JP2013062474A5/ja
Priority to US14/527,079 priority patent/US9198290B2/en
Application granted granted Critical
Publication of JP5820673B2 publication Critical patent/JP5820673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
従来、半導体チップなどを実装するための配線基板がある。そのような配線基板の一例では、貫通電極を備えたコア基板の両面側に多層化されたビルドアップ配線が形成されている。そして、配線基板の一方の面の接続パッドに半導体チップのはんだバンプがリフロー加熱によってフリップチップ接続される。
特開２００４−４７６６７号公報 特開２００５−８６０７１号公報
後述する予備的事項の欄で説明するように、コア基板の両面側にビルドアップ配線層が形成された配線基板は、実装される半導体チップ（シリコン）より熱膨張係数がかなり大きい。従って、半導体チップを実装する際のリフロー加熱で配線基板が半導体チップより大きく伸びたり反ったりしやすい。
このため、特に半導体チップの接続バンプが狭小化されてくると、半導体チップを実装する際に、配線基板の接続パッドが半導体チップの接続バンプからずれて配置され、半導体チップを信頼性よく実装することが困難になる。
接続バンプが狭小化された半導体チップであっても信頼性よく配線基板に実装できる半導体装置及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、ガラス又はシリコンからなる基板と、前記基板の第１面側に形成され、上部の開口径が下部の開口径よりも大きく、前記下部が前記基板の厚さの途中に位置する第１ホールと、前記基板の第１面側と反対側の第２面側に形成され、上部の開口径が下部の開口径よりも小さく、前記上部が前記第１ホールの下部と連通する第２ホールと、前記基板の第１面及び前記第１ホールに形成された第１配線層と、前記基板の第２面及び前記第２ホールに、前記第２ホールを埋め込まずに内部に孔が残るように凹状に形成され、前記第１配線層と接続される接続パッドと、前記基板の第１面に積層された樹脂材料からなる第１絶縁層と、前記第１絶縁層に第２配線層と第２絶縁層とが交互に積層され、最外の前記第２絶縁層がソルダレジストから形成されたビルドアップ配線層とを有する配線基板と、半導体チップの金属バンプが前記第２ホール内の前記接続パッドに嵌合された前記半導体チップとを有する半導体装置が提供される。
また、その開示の他の観点によれば、ガラス又はシリコンからなる基板の第１面側に、前記基板の厚みの途中まで達し、上部の径が下部の径より大きい第１ホールを形成する工程と、前記基板の第１面上に前記第１ホールを埋め込む第１配線層を形成する工程と、前記第１配線層の上に樹脂材料からなる第１絶縁層を形成する工程と、前記第１絶縁層の上に第２配線層と第２絶縁層とを交互に積層して、最外の前記第２絶縁層がソルダレジストからなる多層配線層を形成する工程と、前記基板の第１面と反対面側の第２面から、前記第１配線層に前記基板が残るように前記基板の厚みを薄くする工程と、前記第１ホールに対応する部分の前記基板の第２面側に、前記第１配線層に到達するように上部の径が下部の径より小さい第２ホールを形成する工程と、前記第２ホール内に、前記第２ホールを埋め込まずに内部に孔が残るように、前記第１配線層に接続される接続パッドを形成する工程と、半導体チップの金属バンプを前記第２ホール内の前記接続パッドに嵌合させる工程とを有する半導体装置の製造方法が提供される。
以下の開示によれば、配線基板では、半導体チップ（シリコン）と熱膨張係数が近似するガラス又はシリコンからなる基板層が半導体チップの搭載面となっており、その基板層に接続パッドが設けられている。これにより、半導体チップを実装する際の加熱処理時に、配線基板が半導体チップより大きく伸びたり反ったりすることが防止される。
従って、狭小ピッチの接続バンプを備えた半導体チップであっても信頼性よく配線基板の接続パッドに実装することができる。
また、好適な態様では、基板層の両面側からホールを形成し、それらを連通させることによりスルーホールを形成している。これにより、各ホールのアスペクト比が小さくなるため、加工やめっき埋込が容易になり、製造歩留りを向上させることができる。
さらには、ガラス又はシリコンからなる基板層は、樹脂による絶縁層よりも表面が平滑であるため、狭小ピッチの接続パッドや配線層を形成することができる。
図１は予備的事項を説明するための断面図である。 図２（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その２）である。 図４（ａ）及び（ｂ）は第１実施形態の配線基板の製造方法を示す断面図（その３）である。 図５は第１実施形態の配線基板を示す断面図である。 図６は第１実施形態の半導体装置を示す断面図である。 図７は第１実施形態の変形例の配線基板を示す断面図である。 図８は第１実施形態の変形例の半導体装置を示す断面図である 図９（ａ）〜（ｃ）は第２実施形態の配線基板の製造方法を示す断面図（その１）である。 図１０（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その２）である。 図１１（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その３）である。 図１２（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その４）である。 図１３は第２実施形態の配線基板を示す断面図である。 図１４は第２実施形態の半導体装置を示す断面図である。 図１５（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その１）である。 図１６（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その２）である。 図１７は第３実施形態の配線基板を示す断面図である。 図１８は第３実施形態の半導体装置を示す断面図である。 図１９は第４実施形態の配線基板を示す断面図である。 図２０は第４実施形態の半導体装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態の説明の前に、基礎となる予備的事項について説明する。図１は予備的事項を説明するための断面図である。
図１に示すように、予備的事項に係る配線基板１００では、厚み方向の中央部にガラスエポキシ樹脂などからなるコア基板１２０が配置されている。コア基板１２０にはその厚み方向に貫通する貫通電極ＴＥが形成されている。
コア基板１２０の両面側には、貫通電極ＴＥを介して相互接続された第１配線層２００がそれぞれ形成されている。また、コア基板１２０の両面側には、第１配線層２００に到達するビアホールＶＨが設けられた層間絶縁層３００がそれぞれ形成されている。
両面側の層間絶縁層３００の上には、ビアホールＶＨを介して第１配線層２００に接続される第２配線層２２０がそれぞれ形成されている。
さらに、上面側の層間絶縁層３００の上には、第２配線層２２０の接続パッドＰ上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。また、下面側の層間絶縁層３００の上には、第２配線層２２０の接続部上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。下面側の第２配線層２２０には外部接続端子２４０が接続されている。
そして、配線基板１００の上面側の接続パッドＰに半導体チップ４００のはんだバンプ４２０がリフロー加熱によってフリップチップ接続される。配線基板１００（層間絶縁層（樹脂）／配線層（銅）など）は半導体チップ４００（シリコン）よりも熱膨張係数がかなり大きい特性を有する。
このため、半導体チップ４００を配線基板１００にフリップチップ接続する際の加熱処理によって、配線基板１００が半導体チップ４００より大きく伸びたり反ったりして接続パッドＰの位置がずれてしまう。
特に半導体チップ４００のはんだバンプ４２０のピッチが１００μｍ以下に狭小化される場合では、配線基板１００の接続パッドＰが半導体チップ４００のはんだバンプ４２０からずれて配置され、半導体チップ４００を信頼性よく実装することが困難になる。
また、第２配線層２２０（接続パッドＰ）は、セミアディティブ法によって層間絶縁層３００（樹脂）の上に形成される。詳しく説明すると、まず、層間絶縁層３００の上にシード層（不図示）を形成した後に、第２配線層２２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
次いで、シード層をめっき給電経路に利用する電解めっきにより金属めっき層を形成する。さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。
層間絶縁層３００（樹脂）の表面には比較的大きな凹凸が生じているため、シード層をエッチングする際に、残渣が生じないようにかなりのオーバーエッチングが必要となる。このため、シード層にアンダーカットが生ずると共に、金属めっき層のパターンに細りが生じやすい。
このため、特に、第２配線層２２０（接続パッドＰ）のライン：スペースが１０：１０μｍ以下になってくると、出来上がりの線幅がかなり細くなって設計スペックから外れてしまう。引いては、線幅が細くなることにより、配線層と層間絶縁層との密着性が低下し、第２配線層２２０の一部が層間絶縁層３００の表面から脱落してしまうことがある。
このように、凹凸が生じている樹脂層上では、セミアディティブ法によってライン：スペースが１０：１０μｍ以下の配線層を歩留りよく形成することは困難である。
配線層のピッチの狭小化が困難になると、ビルドアップ配線層の積層数を増やして対応する必要があるため、配線基板の厚みが厚くなり、小型・薄型化の要求に対応することが困難になる。
また、配線基板１００のコア層１２０は全体の反りを抑えるため、その厚みが４００〜８００μｍと比較的厚く設定されている。そして、コア層１２０を貫通する貫通電極ＴＥの径は２００μｍ程度に設定される。
このように、コア層１２０には、第１、第２配線層２００、２２０やビアホールＶＨ（ビア導体）に比べてかなり太くて長い貫通電極ＴＥが形成されている。このため、配線基板１００の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しやすくなり、高周波特性の劣化が懸念される。
以下に説明する実施形態の配線基板を使用することにより、上記した不具合を解消することができる。
（第１の実施の形態）
図２〜図４は第１実施形態の配線基板の製造方法を示す断面図、図５は第１実施形態の配線基板を示す断面図である。
第１実施形態の配線基板の製造方法では、図２（ａ）に示すように、まず、厚みが０．３〜１ｍｍのガラス基板１０ａを用意する。ガラス基板１０ａの一例としては、Ｅガラス又はＴガラスなどのアルミノホウケイ酸ガラスが使用される。Ｔガラスは、Ｅガラスに比較してＳｉＯ2とＡｌ2Ｏ3の成分比率を高めたガラスである。
次いで、図２（ｂ）に示すように、ガラス基板１０ａの上面から厚みの途中まで第１ホールＨ１を形成する。第１ホールＨ１は、レーザ、ドリル、ブラスト法、又はエッチングなどにより形成される。
例えば、ガラス基板１０ａの表面に開口する部分の第１ホールＨ１の開口端の径は５０μｍ程度であり、その深さは１００μｍ程度である。また、第１ホールＨ１の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。
次いで、図２（ｃ）に示すように、ガラス基板１０ａの第１ホールＨ１を含む上面に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んだ状態で形成される。
第１配線層２０は例えばセミアディティブ法によって形成される。詳しく説明すると、まず、ガラス基板１０ａの上面及び第１ホールＨ１の内面に無電解めっき又はスパッタ法により銅などのシード層（不図示）を形成する。次いで、第１配線層２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
さらに、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に銅などの金属めっき層を形成する。このとき、ガラス基板１０ａの第１ホールＨ１が金属めっき層によって埋め込まれる。
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。これにより、シード層と金属めっき層とにより第１配線層２０が形成される。
続いて、図３（ａ）に示すように、ガラス基板１０ａの上に第１配線層２０を被覆する第１層間絶縁層３０を形成する。第１層間絶縁層３０は、熱硬化性のエポキシ樹脂やポリイミド樹脂などの樹脂フィルムを貼付し、真空プレス装置などで加熱・加圧することにより得られる。
あるいは、エポキシやポリイミドなどの液状の熱硬化性樹脂を塗布し、加熱によって硬化させてもよい。
さらに、第１層間絶縁層３０をレーザで加工することにより、第１配線層２０に到達する第１ビアホールＶＨ１を形成する。あるいは、第１層間絶縁層３０を感光性樹脂から形成し、フォトリソグラフィにより第１ビアホールＶＨ１を形成してもよい。
次いで、同じく図３（ａ）に示すように、第１配線層２０の形成方法と同様な方法により、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２を第１層間絶縁層３０の上に形成する。
次いで、図３（ｂ）に示すように、第１層間絶縁層３０の形成方法と同様な方法により、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２を第１層間絶縁層３０の上に形成する。
さらに、同じく図３（ｂ）に示すように、同様な工程を繰り返すことにより、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４を第２層間絶縁層３２の上に形成する。
続いて、図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４を第２層間絶縁層３２の上に形成する。
さらに、同じく図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６を第３層間絶縁層３４の上に形成する。
次いで、第４配線層２６の接続部上に開口部３６ａが設けられたソルダレジスト３６を形成する。その後に、必要に応じて、第４配線層２６の接続部に下から順にニッケル／金めっき層を形成するなどしてコンタクト層を形成する。
ガラス基板１０ａは十分な剛性を有するため、ビルドアップ配線層（第２〜第４配線層２２，２４，２６）の製造工程において反りを防止する支持体として機能する。
続いて、図４（ａ）に示すように、図３（ｃ）の構造体を上下反転させ、ガラス基板１０ａの第１ホールＨ１が形成された面と反対面を厚み方向に加工して全体の厚みを薄くする。これにより、厚みが１００〜３００μｍに薄型化されたガラス基板層１０が得られる。
ガラス基板１０ａを加工する方法としては、ＣＭＰなどによる研磨、ドライエッチング、ウェットエッチング、又はブラスト加工などがある。
後述するように、本実施形態では、ガラス基板層１０の一方の面から形成された第１ホールＨ１と、他方の面から形成される第２ホールとが連通することによりスルーホールが形成される。このため、第１ホールＨ１内の第１配線層２０の上にガラス基板層１０が残るようにガラス基板１０ａが薄型化される。
次いで、図４（ｂ）に示すように、第１ホールＨ１上の部分のガラス基板層１０を加工することにより、第１ホールＨ１内の第１配線層２０に到達する第２ホールＨ２を形成する。図４（ｂ）の例では、ガラス基板層１０の表面に開口する部分の第２ホールＨ２の開口端の径は５０μｍ程度で、その深さは１００μｍ程度に設定される。
第２ホールＨ２の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。このようにして、第１ホールＨ１と第２ホールＨ２は、ガラス基板層１０の厚み方向の中央部を対称軸にして線対称に配置される。
続いて、図５に示すように、第２ホールＨ２内からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰを形成する。接続パッドＰは島状に孤立して配置されていてもよいし、第２ホールＨ２からガラス基板層１０の上面に引き出して形成された配線の端部に配置されていてもよい。
接続パッドＰは銅などから形成され、必要に応じて、下から順にニッケル／金めっき層を形成するなどしてコンタクト層を表面に形成してもよい。
接続パッドＰは、表面が平滑なガラス基板層１０上に第１配線層２０の形成工程で説明したセミアディティブ法により形成される。このため、セミアディティブ法でのシード層のエッチング時において、凹凸が大きな樹脂層の上に形成する場合よりもオーバーエッチング量をかなり減らすことができる。その結果、ライン：スペースが１０：１０μｍ以下の狭小ピッチの接続パッドＰを形成することができる。
以上により、第１実施形態の配線基板１が得られる。
図５に示すように、第１実施形態の配線基板１では、ガラス基板層１０の下面から厚みの中央部まで第１ホールＨ１が形成され、上面から厚みの中央部まで第２ホールＨ２が形成されている。第１ホールＨ１の断面形状は下部（開口端）の径が上部（底部）の径より大きな逆テーパー形状となっている。また、第２ホールＨ２の断面形状は上部（開口端）の径が下部（底部）の径より大きな順テーパー形状となっている。
第１ホールＨ１と第２ホールＨ２とはガラス基板層１０の厚みの中央部で連通している。このようにして、ガラス基板層１０の厚み方向に第１ホールＨ１と第２ホールＨ２とが対称に配置されて、ガラス基板層１０を貫通するスルーホールＴＨが形成されている。
さらに、第１ホールＨ１からガラス基板層１０の下面に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で接続パッドＰが形成されている。第１配線層２０と接続パッドＰとによりガラス基板層１０を貫通する貫通電ＴＥが形成されている。
このように、第１実施形態では、ガラス基板層１０の両面側から第１、第２ホールＨ１，Ｈ２がそれぞれ形成されてスルーホールＴＨが得られる。
本実施形態と違って、ガラス基板層１０に一方の面から径が５０μｍで深さが２００μｍのスルーホールを形成する場合は、アスペクト比が４（深さ／径）と大きくなるため、加工が容易ではなく、製造歩留りが低下するおそれがある。
しかも、スルーホールのアスペクト比が大きいと、前述したセミアディティブ法でスルーホールを金属めっき層で埋め込む際にボイドが発生するなどして歩留りが低下しやすい。
しかしながら、本実施形態では、ガラス基板層１０の両面から径が５０μｍの第１、第２ホールＨ１、Ｈ２を深さ１００μｍで形成して連通させてスルーホールＴＨを形成している。このため、第１、第２ホールＨ１、Ｈ２の各アスペクト比（深さ／径）が２と小さくなるため、加工が容易になり、製造歩留りを向上させることができる。
さらには、第１、第２ホールＨ１、Ｈ２を金属めっき層で埋め込む際にも、アスペクト比が小さいため、ボイドの発生などが回避されて配線層や接続パッドを信頼性よく形成することができる。
第１、第２ホールＨ１，Ｈ２はガラス基板層１０の厚み方向の中心位置で接続されることが好ましい。この場合、第１、第２ホールＨ１，Ｈ２のアスペクト比が共に小さくなり、金属めっき層で埋め込む際にボイドの発生が防止されるため好適である。
しかし、第１、第２ホールＨ１，Ｈ２は、ガラス基板層１０の厚み方向の中心位置に対し、ガラス基板層１０の厚みの±２０％程度上下に方向にずれて接続されていても特に支障はない。
また、第１、第２ホールＨ１，Ｈ２は、一方のホール底面に他方のホール底面が接続される際に、一方のホール底面中心に対して一方のホール直径の±２０％程度水平方向にずれて接続されていても支障はない。
以上のことは、後述する第２実施形態のように、ガラス基板層１０の代わりにシリコン基板層を使用する場合も同様である。
ガラス基板層１０の下面に形成された第１配線層２０の下には、第１配線層２０に到達する第１ビアホールＶＨ１が設けられた第１層間絶縁層３０が形成されている。そして、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２が第１層間絶縁層３０の下に形成されている。
また同様に、第２配線層２２の下には、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２が形成されている。そして、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４が第２層間絶縁層３２の下に形成されている。
また同様に、第３配線層２４の下には、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４が形成されている。そして、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６が第３層間絶縁層３４の下に形成されている。さらに、第３層間絶縁層３４の下には、第３配線層２４の接続部上に開口部３６ａが設けられたソルダレジスト３６が形成されている。
接続パッドＰ及び各配線層２０，２２，２４，２６は、ホールＨ１，Ｈ２又はビアホールＶＨ１〜ＶＨ３に充填された部分と、ガラス基板層１０又は層間絶縁層３０，３２，３４の上に形成された配線パターン部とからそれぞれ形成される。
図５の例では、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層を積層しているが、第１配線層２０に接続されるビルドアップ配線層の積層数はｎ層（ｎは１以上の整数）で任意に設定することができる。
次に、本実施形態の配線基板１に半導体チップをフリップチップ接続する方法について説明する。図６に示すように、図５の配線基板１の接続パッドＰの上に半導体チップ４０のはんだバンプ４２を配置し、リフロー加熱する。
これにより、配線基板１の接続パッドＰに半導体チップ４０のはんだバンプ４２がフリップチップ接続される。さらに、第４配線層２６にはんだボールなどの外部接続端子２８を形成する。半導体チップ４０と配線基板１との間にアンダーフィル樹脂を充填してもよい。
これにより、第１実施形態の半導体装置５が得られる。
このとき、配線基板１の半導体チップ４０の搭載面は、半導体チップ（シリコン）と熱膨張係数が近似するガラス基板層１０からなり、そのガラス基板層１０に接続パッドＰが形成されている。
ガラス基板層１０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、ガラス基板層１０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板１が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板１の接続パッドＰに精度よく配置することができる。
また、前述したように、ガラス基板層１０のスルーホールＴＨは、両面側から形成された第１ホールＨ１と第２ホールＨ２とが連通して得られ、径が５０μｍ程度で深さが１００〜３００μｍ程度に設定される。
このため、予備的事項で説明した配線基板１００のコア基板１２０に形成される貫通電極ＴＥ（径：２００μｍ、長さ：４００〜８００μｍ）より、貫通電極ＴＥの径を小さくかつ長さを短くすることができる。
これにより、配線基板１の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しにくくなり、高周波特性の劣化が防止される。
さらに、剛性の強いガラス基板層１０を基板として使用するため、配線基板１内で熱応力などが発生するとしても配線基板１の反りの発生を防止することができる。
また、基板として機能するガラス基板層１０の厚みを１００〜３００μｍに薄くできるため、予備的事項の配線基板１００よりも配線基板１全体の薄型化が可能になる。
図７には、第１実施形態の変形例の配線基板１ａが示されている。図７に示すように、ガラス基板層１０の第２ホールＨ２に接続パッドを形成する際に、第２ホールＨ２を埋め込まずに、内部に孔が残るように第２ホールＨ２の内面に凹状接続パッドＰＸを形成してもよい。凹状接続パッドＰＸは、銅（Ｃｕ）又は金（Ａｕ）から形成される。
凹状接続パッドＰＸを形成する方法としては、まず、ガラス基板層１０の上面及び第２ホールＨ２の内面に銅又は金からなる薄膜の金属層をスパッタ法などにより形成する。その後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして第２ホールＨ２の内面に凹状接続パッドＰＸを残す。これにより、第２ホールＨ２の内面に沿って金金属層が形成された凹状接続パッドＰＸが得られる。
あるいは、セミアディティブ法や無電解めっきによって凹状接続パッドＰＸを形成してもよい。
変形例の配線基板１ａでは、第１配線層２０と凹状接続パッドＰＸとにより貫通電極ＴＥが形成される。
変形例の配線基板１ａを採用する場合は、銅（Ｃｕ）又は金（Ａｕ）からなる金属バンプ４４を備えた半導体チップ４０が使用される。
そして、図８に示すように、半導体チップ４０の金属バンプ４４を配線基板１ａの凹状接続パッドＰＸに嵌合させて接続する。半導体チップ４０の金属バンプ４４と配線基板１ａの凹状接続パッドＰＸとは、銅−銅又は金―金の金属接合により電気的に接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
これにより、第１実施形態の変形例の半導体装置５ａが得られる。
（第２の実施の形態）
図９〜図１２は第２実施形態の配線基板の製造方法を示す断面図、図１３は第２実施形態の配線基板を示す断面図である。
第２実施形態の特徴は、第１実施形態のガラス基板の代わりにシリコン基板を使用することにある。第２実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
第２実施形態の配線基板の製造方法では、図９（ａ）に示すように、まず、厚みが０．３〜１ｍｍのシリコン基板５０ａを用意し、第１実施形態と同様な方法により、シリコン基板５０ａの上面から厚みの途中まで第１ホールＨ１を形成する。
次いで、図９（ｂ）に示すように、シリコン基板５０ａを熱酸化することにより、シリコン基板５０ａの両面及び第１ホールＨ１の内面にシリコン酸化層からなる絶縁層５２を形成する。あるいは、ＣＶＤ法によりシリコン基板５０ａの第１ホールＨ１が形成された面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５２としてもよい。
次いで、図９（ｃ）に示すように、第１実施形態と同様な方法により、シリコン基板５０ａの第１ホールＨ１を含む部分の絶縁層５２上に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んで形成される。
続いて、図１０（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４、２６）を形成する。
続いて、図１０（ｂ）に示すように、図１０（ａ）の構造体を上下反転させ、絶縁層５２及びシリコン基板５０ａを厚み方向に加工することにより、シリコン基板５０ａの全体の厚みを薄くする。これにより、厚みが１００〜３００μｍ程度に薄型化されたシリコン基板層５０が得られる。このとき、第１実施形態と同様に、シリコン基板５０ａは第１配線層２０の上にシリコン基板層５０が残るように加工される。
次いで、図１１（ａ）に示すように、第１ホールＨ１上の部分のシリコン基板層５０及び絶縁層５２を加工することにより、第１配線層２０に到達する第２ホールＨ２を形成する。
さらに、図１１（ｂ）に示すように、ＣＶＤ法によりシリコン基板層５０の上面及び第２ホールＨ２の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５４を得る。
次いで、図１２（ａ）に示すように、第２ホールＨ２に対応する部分に開口部５６ａが設けられたレジスト５６をフォトリソグラフィによってパターニングする。例えば、ドライフィルムレジストを貼付し、露光・現像を行うことにより開口部５６ａが設けられたレジスト５６が得られる。
さらに、レジスト５６の開口部５６ａを通して異方性ドライエッチングにより第２ホールＨ２の底部の絶縁層５４をエッチングして除去する。その後に、レジスト５６が除去される。
これにより、図１２（ｂ）に示すように、シリコン基板層５０の上面及び第２ホールＨ２の側壁に絶縁層５４が残され、第２ホールＨ２の底部に第１配線層２０が露出した状態になる。
このようにして、第１ホールＨ１と第２ホールＨ２とより、シリコン基板層５０を貫通するスルーホールＴＨが得られる。
なお、絶縁層５４をフォトリソグラフィ及びエッチングによりパターニングする方法の他に、感光性絶縁樹脂層によって絶縁層５４を形成してもよい。この場合は、図１１（ａ）のシリコン基板層５０の上に液状又はペースト状の感光性絶縁樹脂材料を塗布し、次いで露光・現像により第２ホールＨ２の底部の絶縁樹脂を除去し、加熱して硬化させる。これにより、同様に、第２ホールＨ２の底部に第１配線層２０が露出した状態で絶縁層５４を形成することができる。
感光性絶縁樹脂としては、フェノール系感光性樹脂、ポリイミド系感光性樹脂、ポリペンゾオキサゾール系感光性樹脂などを使用することができる。
絶縁層５４の厚みは第２ホールＨ２の径や深さによるが、例えば２〜５０μｍに設定される。
続いて、図１３に示すように、第１実施形態と同様に、シリコン基板層５０の第２ホールＨ２を含む部分の絶縁層５４の上に第１配線層２０に電気的に接続される接続パッドＰを形成する。接続パッドＰは第２ホールＨ２を埋め込んだ状態で形成される。
これにより、第２実施形態の配線基板２が得られる。
図１３に示すように、第２実施形態の配線基板２では、第１実施形態の配線基板１においてガラス基板層１０の代わりにシリコン基板層５０が使用されている。
そして、第１実施形態と同様に、シリコン基板層５０の両面側から形成された第１ホールＨ１及び第２ホールＨ２が連通することによってスルーホールＴＨが形成されている。シリコン基板層５０の両面側及びスルーホールＴＨの内面には絶縁層５２，５４が形成されている。
さらに、第１ホールＨ１からシリコン基板層５０の下面の絶縁層５２上に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からシリコン基板層５０の上面の絶縁層５４上に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰが形成されている。
第１配線層２０と接続パッドＰとによってシリコン基板層５０を貫通する貫通電ＴＥが形成されている。さらに、第１実施形態と同様に、シリコン基板層５０の下に、第１配線層に２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
第２実施形態の配線基板２は第１実施形態と同様な効果を奏する。
そして、図１４に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板２の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
これにより、第２実施形態の半導体装置６が得られる。
このとき、配線基板２の半導体チップ４０の搭載面は、半導体チップ４０（シリコン）と熱膨張係数が同一のシリコン基板層５０からなり、そのシリコン基板層５０に接続パッドＰが形成されている。
シリコン基板層５０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、シリコン基板層５０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板２が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板２の接続パッドＰに精度よく配置することができる。
また、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０の表面は樹脂による絶縁層の表面よりも平滑であるため、セミアディティブ法によって狭小ピッチの接続パッドＰを形成することができる。
さらに、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０に形成される貫通電極ＴＥはその径を小さくかつ長さを短くできるので、高周波特性の劣化が防止される。
第２実施形態の配線基板２においても、第１実施形態の変形例の配線基板１ａと同様に、第２ホールＨ２の内面に凹状接続パッドを形成し、半導体チップの金属バンプを凹状接続パッドに嵌合させてもよい。
（第３の実施の形態）
図１５及び図１６は第３実施形態の配線基板の製造方法示す断面図、図１７は第３実施形態の配線基板を示す断面図である。
第１及び第２実施形態では、ガラス基板層又はシリコン基板層の両面側から第１、第２ホールを形成してそれらを連通させてスルーホールを形成している、これにより、各ホールのアスペクト比を小さくすることにより、ホールの加工及びホールへの金属めっきの埋込を容易にしている。
第３実施形態では、ガラス基板層又はシリコン基板層に設けられるスルーホールの径が比較的大きい場合に、コスト削減のために基板層の一方の面のみからホールを形成してスルーホールを得る形態について説明する。
第３実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
第３実施形態の配線基板の製造方法では、図１５（ａ）に示すように、まず、第１実施形態と同様に、ガラス基板１０ａを用意し、ガラス基板１０ａの上面から厚みの途中まで加工することによりホールＨを形成する。
第３実施形態では、最終的にガラス基板層に設けられるスルーホールの径は１００μｍ程度であり、第１、第２実施形態のガラス基板層又はシリコン基板層のスルーホールの径（５０μｍ）よりかなり大きく設定される。スルーホールの径はガラス基板１０ａの表面に開口する最端の径のことである。
従って、ホールＨの径を１００μｍとし、その深さを２００μｍとすると、アスペクト比（深さ／径）は２となり、片面側から形成するとしても加工が容易となる。
ホールＨの断面形状は、上部の径が底部の径より大きいテーパー形状に設定される。
次いで、図１５（ｂ）に示すように、第１実施形態と同様に、ガラス基板１０ａのホールＨを含む部分にホールＨを埋め込むようにして第１配線層２０を形成する。
続いて、図１６（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一の工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）を形成する。
次いで、図１６（ｂ）に示すように、図１６（ａ）の構造体を上下反転させ、ガラス基板１０ａの露出面をホールＨの底部の第１配線層２０が露出するまで加工して薄くする。これにより、薄型化されたガラス基板層１０が得られ、ガラス基板層１０の上面から第１配線層２０が露出した状態となる。そして、ホールＨがガラス基板層１０を貫通するスルーホールＴＨとなり、第１配線層２０がスルーホールＴＨに充填された貫通電極ＴＥとして機能する。
その後に、図１７に示すように、第１配線層２０に電気的に接続される接続パッドＰをホールＨ（第１配線層２０）上からガラス基板層１０の上面に形成する。
以上により、第３実施形態の配線基板３が得られる。
以上説明したように、第３実施形態では、まず、ガラス基板１０ａの一方の面から厚みの途中までレーザなどで順テーパー形状のホールＨを形成する。さらに、ホールＨに第１配線層２０を形成した後に、ガラス基板１０ａの反対面を第１配線層２０が露出するまで薄くしてスルーホールＴＨを得る。
このため、第３実施形態の配線基板３では、ガラス基板層１０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。スルーホールＴＨ内からガラス基板層１０の下面にスルーホールＴＨを埋め込んだ状態で第１配線層２０が形成されている。さらに、ガラス基板層１０の上面に第１配線層２０に接続される接続パッドＰが形成されている。
また、第１実施形態と同様に、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
そして、図１８に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板３の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
これにより、第３実施形態の半導体装置７が得られる。
第３実施形態の配線基板３は、第１実施形態と同様な効果を奏する。さらに、第３実施形態は、ガラス基板層１０に比較的大きな径のスルーホールＴＨを設ける場合において有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
（第４の実施の形態）
図１９は第４実施形態の配線基板を示す断面図である。第４実施形態の特徴は、第３実施形態のガラス基板層の代わりにシリコン基板層を使用することにある。第４実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
図１９に示すように、第４実施形態の配線基板４では、第３実施形態の図１７の配線基板３においてガラス基板層１０をシリコン基板層５０に代えている。そして、第３実施形態と同様に、シリコン基板層５０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。
第４実施形態では、シリコン基板層５０の両面及びスルーホールＴＨの内面に絶縁層５２，５４が形成されている。そして、スルーホールＴＨ内の第１配線層２０上の絶縁層５４に開口部５４ａが形成されている。接続パッドＰは絶縁層５４の開口部５４ａを介して第１配線層２０に接続されている。
第４実施形態の配線基板４を製造する際には、第３実施形態の図１５（ａ）の工程でシリコン基板を使用し、ホールＨを形成した後に、シリコン基板の上面及びホールＨの内面に熱酸化又はＣＶＤ法により絶縁層５２を形成する。
さらに、図１６（ｂ）の工程の後で、シリコン基板層５０の上面にＣＶＤ法により絶縁層５４を形成し、絶縁層５４をパターニングして第１配線層２０上に開口部５４ａを形成すればよい。
そして、図２０に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板４の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
これにより、第４実施形態の変形例の半導体装置８が得られる。
第４実施形態の配線基板４は、第１実施形態と同様な効果を奏する。さらに、第３実施形態と同様に、シリコン基板層５０に比較的大きな径のスルーホールＴＨを設ける場合に有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
１，１ａ，２，３，４…配線基板、５，５ａ，６，７，８…半導体装置、１０ａ…ガラス基板、１０…ガラス基板層、２０…第１配線層、２２…第２配線層、２４…第３配線層、２６…第４配線層、２８…外部接続端子、３０…第１層間絶縁層、３２…第２層間絶縁層、３４…第３層間絶縁層、３６…ソルダレジスト、３６ａ，５４ａ，５６ａ…開口部、４０…半導体チップ、４２…はんだバンプ、４４…金属バンプ、５０ａ…シリコン基板、５０…シリコン基板層、５２，５４…絶縁層、５６…レジスト、Ｈ…ホール、Ｈ１…第１ホール、Ｈ２…第２ホール、Ｐ…接続パッド、ＰＸ…凹状接続パッド、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。

Claims (4)

  1. ガラス又はシリコンからなる基板と、
    前記基板の第１面側に形成され、上部の開口径が下部の開口径よりも大きく、前記下部が前記基板の厚さの途中に位置する第１ホールと、
    前記基板の第１面側と反対側の第２面側に形成され、上部の開口径が下部の開口径よりも小さく、前記上部が前記第１ホールの下部と連通する第２ホールと、
    前記基板の第１面及び前記第１ホールに形成された第１配線層と、
    前記基板の第２面及び前記第２ホールに、前記第２ホールを埋め込まずに内部に孔が残るように凹状に形成され、前記第１配線層と接続される接続パッドと、
    前記基板の第１面に積層された樹脂材料からなる第１絶縁層と、
    前記第１絶縁層に第２配線層と第２絶縁層とが交互に積層され、最外の前記第２絶縁層がソルダレジストから形成されたビルドアップ配線層と
    を有する配線基板と、
    半導体チップの金属バンプが前記第２ホール内の前記接続パッドに嵌合された前記半導体チップと
    を有することを特徴とする半導体装置。
  2. 前記基板はシリコンからなり、
    前記基板の両面及び前記前記第１ホール及び前記第２ホールの内面に第３絶縁層が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. ガラス又はシリコンからなる基板の第１面側に、前記基板の厚みの途中まで達し、上部の径が下部の径より大きい第１ホールを形成する工程と、
    前記基板の第１面上に前記第１ホールを埋め込む第１配線層を形成する工程と、
    前記第１配線層の上に樹脂材料からなる第１絶縁層を形成する工程と、
    前記第１絶縁層の上に第２配線層と第２絶縁層とを交互に積層して、最外の前記第２絶縁層がソルダレジストからなる多層配線層を形成する工程と、
    前記基板の第１面と反対面側の第２面から、前記第１配線層に前記基板が残るように前記基板の厚みを薄くする工程と、
    前記第１ホールに対応する部分の前記基板の第２面側に、前記第１配線層に到達するように上部の径が下部の径より小さい第２ホールを形成する工程と、
    前記第２ホール内に、前記第２ホールを埋め込まずに内部に孔が残るように、前記第１配線層に接続される接続パッドを形成する工程と、
    半導体チップの金属バンプを前記第２ホール内の前記接続パッドに嵌合させる工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 前記基板はシリコンからなり、
    前記基板に第１ホールを形成する工程の後に、
    前記基板の第１面及び前記第１ホールの内面に第３絶縁層を形成する工程を有し、
    前記基板に第２ホールを形成する工程の後に、
    前記基板の第２面及び前記第２ホールの側壁に、前記第２ホールの底に前記第１配線層が露出するように、第４絶縁層を形成する工程と有することを特徴とする請求項３に記載の半導体装置の製造方法。
JP2011201707A 2011-09-15 2011-09-15 半導体装置及びその製造方法 Active JP5820673B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011201707A JP5820673B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法
US13/603,882 US8907489B2 (en) 2011-09-15 2012-09-05 Wiring substrate, method of manufacturing the same, and semiconductor device
US14/527,079 US9198290B2 (en) 2011-09-15 2014-10-29 Wiring substrate, method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011201707A JP5820673B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013062474A JP2013062474A (ja) 2013-04-04
JP2013062474A5 JP2013062474A5 (ja) 2014-08-21
JP5820673B2 true JP5820673B2 (ja) 2015-11-24

Family

ID=47879923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011201707A Active JP5820673B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8907489B2 (ja)
JP (1) JP5820673B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102111739B1 (ko) * 2013-07-23 2020-05-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6326948B2 (ja) * 2014-05-09 2018-05-23 日立化成株式会社 積層体、積層板、及び多層プリント配線板
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
TWI587458B (zh) * 2015-03-17 2017-06-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
JP6550260B2 (ja) * 2015-04-28 2019-07-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9504148B1 (en) * 2015-12-02 2016-11-22 Honeywell Federal Manufacturing & Technologies, Llc Rapid PCB prototyping by selective adhesion
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
JP6672859B2 (ja) * 2016-02-09 2020-03-25 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP6332330B2 (ja) * 2016-05-20 2018-05-30 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
CN107516637B (zh) * 2016-06-15 2019-10-11 欣兴电子股份有限公司 线路板结构及其制造方法
US9917046B2 (en) * 2016-07-04 2018-03-13 Unimicron Technology Corp. Manufacturing method of a circuit board having a glass film
US10070536B2 (en) * 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
CN114678344A (zh) * 2019-03-29 2022-06-28 爱玻索立克公司 半导体用封装玻璃基板、半导体封装基板及半导体装置
KR102227212B1 (ko) * 2019-06-24 2021-03-12 안상정 반도체 발광소자용 지지 기판을 제조하는 방법
EP3905323B1 (en) 2019-08-23 2024-08-14 Absolics Inc. Packaging substrate and semiconductor device comprising same
US20220394858A1 (en) * 2021-06-04 2022-12-08 Intel Corporation Package substrate including core with trench vias and planes
US20230079607A1 (en) * 2021-09-13 2023-03-16 Intel Corporation Fine bump pitch die to die tiling incorporating an inverted glass interposer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044197A (ja) 1999-08-04 2001-02-16 Sharp Corp 半導体装置及びその製造方法
JP4522574B2 (ja) 2000-12-04 2010-08-11 大日本印刷株式会社 半導体装置の作製方法
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP4044769B2 (ja) 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP4043873B2 (ja) 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP4022180B2 (ja) 2002-07-11 2007-12-12 大日本印刷株式会社 多層配線基板の製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP2005086071A (ja) 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board
JP4812287B2 (ja) 2004-11-22 2011-11-09 京セラ株式会社 多層配線基板及びその製造方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus
JP4609317B2 (ja) 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
WO2009022461A1 (ja) 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP5442192B2 (ja) 2007-09-28 2014-03-12 三洋電機株式会社 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
JP5377403B2 (ja) 2010-04-28 2013-12-25 株式会社テラミクロス 半導体装置及び回路基板の製造方法

Also Published As

Publication number Publication date
US9198290B2 (en) 2015-11-24
US20130069251A1 (en) 2013-03-21
US8907489B2 (en) 2014-12-09
JP2013062474A (ja) 2013-04-04
US20150048505A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
JP5820673B2 (ja) 半導体装置及びその製造方法
JP4361826B2 (ja) 半導体装置
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP5981232B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP2014154800A (ja) 配線基板及びその製造方法
JP2012033973A (ja) 配線基板及び半導体パッケージ
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP4835264B2 (ja) 部品内蔵回路モジュール基板
JP2020191323A (ja) 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP5363377B2 (ja) 配線基板及びその製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2008218521A (ja) 回路装置およびその製造方法
JP4528018B2 (ja) 半導体装置及びその製造方法
JP5419583B2 (ja) 配線基板の製造方法
TWI720735B (zh) 封裝結構及其製造方法
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151005

R150 Certificate of patent or registration of utility model

Ref document number: 5820673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150