Nothing Special   »   [go: up one dir, main page]

JP5893528B2 - 無鉛はんだバンプ接合構造 - Google Patents

無鉛はんだバンプ接合構造 Download PDF

Info

Publication number
JP5893528B2
JP5893528B2 JP2012166640A JP2012166640A JP5893528B2 JP 5893528 B2 JP5893528 B2 JP 5893528B2 JP 2012166640 A JP2012166640 A JP 2012166640A JP 2012166640 A JP2012166640 A JP 2012166640A JP 5893528 B2 JP5893528 B2 JP 5893528B2
Authority
JP
Japan
Prior art keywords
lead
free solder
solder bump
intermetallic compound
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012166640A
Other languages
English (en)
Other versions
JP2014027122A (ja
JP2014027122A5 (ja
Inventor
橋野　英児
英児 橋野
石川　信二
信二 石川
寺嶋　晋一
晋一 寺嶋
将元 田中
将元 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel and Sumikin Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel and Sumikin Materials Co Ltd filed Critical Nippon Steel and Sumikin Materials Co Ltd
Priority to JP2012166640A priority Critical patent/JP5893528B2/ja
Priority to TW102126826A priority patent/TWI586811B/zh
Priority to US13/951,596 priority patent/US8847390B2/en
Publication of JP2014027122A publication Critical patent/JP2014027122A/ja
Publication of JP2014027122A5 publication Critical patent/JP2014027122A5/ja
Application granted granted Critical
Publication of JP5893528B2 publication Critical patent/JP5893528B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、無鉛はんだバンプ接合構造に関し、例えば第1電子部材の銅電極（以下、Cu電極と呼ぶ）と、第2電子部材のCu電極とを無鉛はんだバンプで接合した無鉛はんだバンプ接合構造に適用して好適なものである。
電子機器等の電子部材間を電気的に接続する方法として、電極上に形成されたバンプと呼ばれる突起を用いる方法が知られている。近年では、環境問題やEU(欧州連合)のRoHS指令(Restriction of the Use of Certain Hazardous Substances in Electrical and Electronic Equipment)等により、Cu電極上に形成するバンプとして、Pbを含有しない、無鉛はんだ合金が多く採用されている（例えば、特許文献1参照）。
また、近年、電子機器の小型化・高機能化に伴い、半導体実装においても高密度実装が要求されている。このため、高密度実装に有利なフリップチップ実装が急速に採用されつつあり、近年ではその電極ピッチが200［μm］以下というような狭ピッチが要求されるようになっている。このような狭ピッチでは、バンプを微細化することも必須となるが、その一方で、昨今のチップの高性能化に伴い電流量も増大している。
しかしながら、無鉛はんだ合金による電子部材間の接合部（以下、単に、無鉛はんだ接合部とも呼ぶ）では、単位面積当りを流れる電流（電流密度）が上昇すると、無鉛はんだ接合部でCuのエレクトロマイグレーション（以下、エレクトロマイグレーションとはCuのエレクトロマイグレーションを意味する。）現象が発生してしまい、ひいては断線不良を引き起こすことが懸念される。そこで、近年では、無鉛はんだ接合部のCu電極上に予めNi層を形成しておき、このNi層をバリア層として機能させることで、Cu電極からのCu拡散を抑制し、電流密度が高くなってもエレクトロマイグレーション現象が発生し難い無鉛はんだバンプ接合構造が提案されている。
特開平5-50286号公報
しかしながら、かかる構成を有する無鉛はんだバンプ接合構造では、エレクトロマイグレーション現象の発生を抑制するため、第1電子部材のCu電極上に無鉛はんだボールを設置させる前に、Cu電極表面にバリア層としてNi層を予め形成しておくとともに、第2電子部材側のCu電極にも同じようにNi層を予め形成しておく必要があり、Ni層の成膜工程がある分、無鉛はんだバンプ接合構造の製造工程が煩雑になり、コストアップになるなど製造時における負担が増加してしまうという問題があった。
本発明では、上記のような問題に鑑みてなされたものであり、製造時における負担を従来よりも軽減しつつ、エレクトロマイグレーション現象の発生を抑制し得る無鉛はんだバンプ接合構造を提供することを目的とする。
本発明の請求項1に係る無鉛はんだバンプ接合構造は、第1電子部材のCu電極と、第2電子部材のCu電極とを無鉛はんだバンプを介して接合し、電流密度が0.7×103[A/cm2]以上の大電流が前記第1電子部材および前記第2電子部材間に前記無鉛はんだバンプを介して流れる無鉛はんだバンプ接合構造であって、前記無鉛はんだバンプは、Snを主体とする合金および不可避不純物からなり、前記第1電子部材のCu電極との境界と、前記第2電子部材のCu電極との境界とに金属間化合物層を形成し、各前記金属間化合物層は、前記無鉛はんだバンプとの界面に、該金属間化合物層の平均膜厚の30％以下となる膜厚部分の谷部と、該谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、0.02[個／μm]以下であることを特徴とする。
本発明の請求項2に係る無鉛はんだバンプ接合構造は、請求項1において、前記無鉛はんだバンプは、Ni、Co、Feの1種以上を総計で0.005〜0.2質量％含むことを特徴とする。
本発明の請求項3に係る無鉛はんだバンプ接合構造は、請求項1または2において、前記無鉛はんだバンプは、Ag:0〜5質量％、Cu:0〜2質量％を含むことを特徴とする。
本発明の請求項4に係る無鉛はんだバンプ接合構造は、請求項1〜3のいずれか1項において、前記無鉛はんだバンプは、さらにP、Mg、Geの1種以上を総計で0〜0.01質量％含むことを特徴とする。
本発明の請求項5に係る無鉛はんだバンプ接合構造は、請求項1〜4のいずれか1項において、前記無鉛はんだバンプは、Pd、Mn、Zn、Al、Sb、Inの1種以上を含み、Pd、Mn、Al：0〜1質量％、Zn：0〜10質量％、Sb：0〜3質量％、In：0〜7質量％であることを特徴とする。
本発明の無鉛はんだバンプ接合構造によれば、従来のように第1電子部材および第2電子部材の各Cu電極表面にそれぞれバリア層としてNi層を予め形成しておかなくても、金属間化合物層のCu電極との界面に形成する金属間化合物層の凹凸形状を0.02[個／μm]以下とすることで、Cuが拡散し難くなり、エレクトロマイグレーション現象の発生を抑制し得る。かくして、Cu電極表面にバリア層としてNi層を形成する成膜工程を省ける分だけ、製造時における負担を軽減できるので、製造時における負担を従来よりも軽減しつつ、エレクトロマイグレーション現象の発生を抑制し得る無鉛はんだバンプ接合構造を提供できる。
本発明の無鉛はんだバンプ接合構造の側断面構成を示すSEM写真である。 図１に示した無鉛はんだバンプ接合構造のうち、無鉛はんだバンプとCu電極との境界部分を拡大した光顕写真である。 IMC界面に着目した耐エレクトロマイグレーション性の向上効果のメカニズム説明（１）に供する概略図である。 IMC界面に着目した耐エレクトロマイグレーション性の向上効果のメカニズム説明（２）に供する概略図である。 IMC界面の平坦化の説明に供する概略図である。 熱処理前と熱処理後の金属間化合物層の側断面構成（１）を示す概略図である。 熱処理前と熱処理後の金属間化合物層の側断面構成（２）を示す概略図である。 検証用回路の全体構成を示す概略図である。 比較例1の無鉛はんだバンプ接合構造の側断面構成を示すSEM写真である。 図９に示した無鉛はんだバンプ接合構造のうち、無鉛はんだバンプとCu電極との境界部分を拡大した光顕写真である。 破断時間と電流密度との関係を示したグラフである。 実施例1の無鉛はんだバンプ構造に対し所定時間熱処理したときの金属間化合物層のIMC界面断面を示す光顕写真である。 比較例1の無鉛はんだバンプ構造に対し所定時間熱処理したときの金属間化合物層のIMC界面断面を示す光顕写真である。 抵抗変化率と経過時間との関係を示したグラフである。 Niの添加量を変えたときの上側のIMC界面を拡大した光顕写真である。 Niの添加量を変えたときの下側のIMC界面を拡大した光顕写真である。 実施例7の無鉛はんだバンプ接合構造におけるIMC界面断面の光顕写真である。
図１は、本発明の無鉛はんだバンプ接合構造B11のSEM（Scanning Electron Microscope）写真であり、無鉛はんだ合金によって形成された無鉛はんだバンプ5が、第1電子部材2のCu電極3aと、第2電子部材9のCu電極3bとの間に形成されており、対向するCu電極3a,3bを無鉛はんだバンプ5を介して物理的および電気的に接合している。なお、図１中、4a,4bは絶縁膜であり、Cu電極3a,3bが絶縁膜4a,4bに取り囲まれた構成となっている。
本発明の無鉛はんだバンプ接合構造B11は、Cu電極3a,3b表面にバリア層としてのNi層が形成されておらず、製造過程で行われるリフローによって、無鉛はんだバンプ5およびCu電極3a,3bの各境界に、バリア層として機能する金属間化合物（IMC：Inter Metallic Compound）層7a,7bが形成される点で従来の無鉛はんだバンプ接合構造とは相違している。
また、これに加えて無鉛はんだバンプ接合構造B11に形成された金属間化合物層7a,7bは、無鉛はんだバンプ5との界面が平坦化されていることによって、Cu電極3a,3bおよび無鉛はんだバンプ5間において、耐エレクトロマイグレーション性が向上しており、Cuのエレクトロマイグレーション現象を原因とした断線不良を抑制し得るように構成されている。
特に、本発明の無鉛はんだバンプ接合構造B11は、電流密度が0.7×103[A/cm2]以上の大電流、好ましくは、電流密度が1.0×103[A/cm2]以上の大電流を用いた電気回路に用いられるものであり、このような大電流が第1電子部材2および第2電子部材9間に無鉛はんだバンプ5を介して流れても、エレクトロマイグレーション現象の発生を抑制し得るようになされている。
また、無鉛はんだバンプ接合構造B11では、例えば無鉛はんだ合金がボール状に形成された無鉛はんだボールを用いて無鉛はんだバンプ5を形成する場合、直径が10〜300[μm]程度の無鉛はんだボールを用い、無鉛はんだバンプ5の微小化が図れており、無鉛はんだバンプ5を介した第1電子部材2および第2電子部材9間での電流密度が上昇しても、断線不良が生じることなく、第1電子部材2および第2電子部材9間に大電流を流し続けることができる。
Cu電極3a,3b表面の金属間化合物層7a,7bは、製造過程にて無鉛はんだ合金がCu電極3a,3b表面でリフローされ、無鉛はんだバンプ5が形成される際に形成されるものである。本発明では、リフローにて形成される金属間化合物層7a,7bの無鉛はんだバンプ5との界面形状が重要であり、当該界面形状が平坦化され膜厚がほぼ均一に形成されていることで、Cu電極3a,3bのCuが無鉛はんだバンプ5内に拡散し難くなり、エレクトロマイグレーション現象の発生を抑制し得る。
ここで、図２Ａおよび図２Ｂは、図１に示した無鉛はんだバンプ接合構造B11のうち、無鉛はんだバンプ5とCu電極3a,3bとの境界部分を拡大した光顕写真である。図２Ａおよび図２Ｂに示すように、金属間化合物層7a,7bは、無鉛はんだバンプ5との界面（以下、IMC界面と呼ぶ）12において、金属間化合物層7a,7bの平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が0.02[個／μm]以下、好ましくは0.01[個／μm]以下であることが重要となる。このように金属間化合物層7a,7bは、IMC界面12に形成される高低差の大きい4[μm]以上の凹凸形状が0.02[個／μm]以下となることで当該IMC界面12が平坦化されていると言え、このような平坦化した界面形状によってCu電極3a,3bのCu拡散を抑制し得る。
凹凸形状が0.01[個／μm]以下であると、金属間化合物層7a,7bのIMC界面12が一段と平坦化され、Cu電極3a,3bのCu拡散を一段と抑制し得、さらに耐エレクトロマイグレーション性の向上効果が得られる。一方、凹凸形状が0.02[個／μm]を超えると、金属間化合物層7a,7bのIMC界面12が凹凸化して、谷部と山部の高低差や、谷部幅が大きくなり、Cu電極3a,3bのCuがIMC界面12の深く凹んだ谷部から無鉛はんだバンプ5内へ拡散し易くなり、耐エレクトロマイグレーション性の向上効果が得られない。
本発明では、例えば、金属間化合物層7a,7bの一端から他端までの全幅の側断面形状を断面横方向から観察し、この側断面位置にて幅方向x（対向するCu電極3a,3b間を結んだ方向yと直交する方向（図１））に延びるIMC界面12の全幅に、金属間化合物層7a,7bの平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が幾つあるかを特定する。
金属間化合物層7a,7bのIMC界面断面形状を観察する際は、光学顕微鏡による光顕写真を用いた光顕観察の他、SEM写真を用いたSEM観察を適用可能である。凹凸形状の数は、金属間化合物層7a,7bの任意の側断面位置にて、IMC界面12の全幅中に、上記の凹凸形状がいくつあるかを目視や所定の画像処理ソフトを利用して特定し、この側断面位置でのIMC界面12の全幅寸法と、特定した凹凸形状の個数とから線密度として算出している。なお、金属間化合物層7a,7bのIMC界面断面形状を観察する全幅位置は、Cu電極3a,3bの直径位置である必要はなく、直径位置からずれた位置であってもよい。なお、この実施の形態の場合、Cu電極3a,3bは、電極径の設計値を150[μm]とした。
金属間化合物層7a,7bの平均膜厚は、例えば側断面位置にて金属間化合物層7a,7bの領域だけを特定抽出可能な画像処理ソフトを利用したり、その他種々の手法を利用すればよい。その一例としては、金属間化合物層7a,7bの光顕写真やSEM写真等の側断面画像を基に、金属間化合物層7a,7bの側断面領域を目視で抽出してゆき、抽出した領域内の面積を、画像解析ソフトを用いて算出し、側断面画像中のIMC界面12の全幅寸法と、面積とから平均膜厚を算出する。次いで、この平均膜厚の30％となる膜厚値を算出した後、Cu電極3a,3bと金属間化合物層7a,7bとの境界線を特定し、この境界線を基準として境界線に沿って平均膜厚の30％となる30％平均ラインを引いてゆき、30％平均ラインを下回る深く凹んだ谷部を特定する。そして、30％平均ラインを下回った膜厚の薄い部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上あるかを確認してゆき、高低差が4[μm]以上の凹凸形状の数を特定し、IMC界面12の観察位置の全幅寸法から線密度が0.02[個／μm]以下であるか否かを判断する。
ここで、図２Ａでは、金属間化合物層7aの側断面領域を抽出して、画像解析ソフト（Image J）にて側断面領域の面積を算出し、金属間化合物層7aの平均膜厚を算出したところ、3.4[μm]（図中、平均＝3.4μmと表記）となり、平均膜厚の30％が1.02[μm]（図中、30％平均＝1.02μmと表記）となった。金属間化合物層7aでは、平均膜厚の30％の数値を30％平均ラインとしてCu電極3aの境界を基準に引き、上述した凹凸形状の数を目視にて数えたところ、0[個／μm]（0個／129[μm]）であり、IMC界面が平坦化された構成となっている（図中、4[μm]の長さの目安として両方向矢印を表記）。
また、図２Ｂも、同様に、金属間化合物層7bの平均膜厚を算出したところ、2.9[μm]（図中、平均＝2.9μmと表記）となり、平均膜厚の30％が0.87[μm]（図中、30％平均＝0.87μmと表記）となった。金属間化合物層7bでは、平均膜厚の30％の数値を30％平均ラインとしてCu電極3bの境界を基準に引き、上述した凹凸形状の数を数えたところ、0[個／μm]（0個／138[μm]）であり、IMC界面12が平坦化された構成となっている。
ここで、金属間化合物層7a,7bにおけるIMC界面12の界面形状に着目して耐エレクトロマイグレーション性の向上効果のメカニズムについて推察する。図３Ａは、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、IMC界面12に0.02[個／μm]よりも多く形成された金属間化合物層7gのイメージ図を示す。このように高低差が大きい凹凸形状がIMC界面12に0.02[個／μm]より多くある金属間化合物層7gでは、山部と谷部の高低差が大きい凹凸形状が多く存在している分だけ、IMC界面12が不均一な膜厚となる。
無鉛はんだバンプ5がSnを主成分とした場合、Cu電極上に形成される金属間化合物層7gは薄いCu3Sn層とCu6Sn5となる。なお、リフロー直後にCu側に形成されるCu3Sn層はCu6Sn5層に比べ薄いため図示しないが、金属間化合物層7gはCu3SnとCu6Sn5を合わせたものとする。この場合、金属間化合物層7gのCu6Sn5は、Snを主成分とする無鉛はんだバンプ5よりも抵抗値が大きいことから、大きく凹んで膜厚が小さくなっている凹凸形状の谷部Vの抵抗値が他の箇所よりも低くなる。このため、図３Ｂに示すように、金属間化合物層7gでは、凹凸形状の大きく凹んだ谷部Vに、Cu電極3aからの電流が集中し易くなる。金属間化合物層7gは、凹凸形状の谷部Vに電流が集中すると、エレクトロマイグレーションにより図３Ｃに示すように、Cu電極3aのCuや、金属間化合物層7g中のCuの拡散が促進され、結果として、図３Ｄに示すように、IMC界面12の谷部周辺からもCuが抜けてゆき、ボイドが拡大してゆく。金属間化合物層7gは、図３Ｅに示すように、さらにボイドが拡大してゆくとともに、これに応じて電流密度も上昇してゆき、最終的には断線不良を引き起こす。
これに対し、図４Ａに示すように、本発明の金属間化合物層7eは、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、IMC界面に0.02[個／μm]以下となっており、IMC界面12が平坦化され、膜厚が均一化されている。これにより、金属間化合物層7eでは、図４Ｂに示すように、Cu電極3aからの電流が分散化して電流の集中箇所が少なくなり、Cu電極3aのCuや、金属間化合物層7e中のCuの拡散を抑制でき、耐エレクトロマイグレーション性の向上効果が得られる。
以上の点をまとめると、図５Ａに示すように、IMC界面12に凹凸がなく平面状の金属間化合物層7cだけでなく、図５Ｂに示すように、IMC界面12に高低差が4[μm]未満の浅い凹凸が少数ある金属間化合物層7dや、図５Ｃに示すように、IMC界面12に凹凸が多数あっても谷部と山部の高低差が4[μm]未満で凹凸が浅い金属間化合物層7eについても、IMC界面12が平坦化されていると言い得、谷部周辺からのCu拡散が抑制され、耐エレクトロマイグレーション性の向上効果が得られる。
一方、図５Ｅに示すように、IMC界面12に高低差が4[μm]以上の大きな凹凸形状が0.02[個／μm]を遙か超えて多数ある金属間化合物層7gの他、図５Ｄに示すように、IMC界面12に高低差が4[μm]以上の凹凸形状が疎らにあっても、凹凸形状が0.02[個／μm]を超えて存在する金属間化合物層7gは、IMC界面12が平坦化されているとは言い得ず、谷部周辺からCu拡散が生じ易くなり、耐エレクトロマイグレーション性の向上効果が得られない。
ここで、無鉛はんだバンプ5および金属間化合物層7a,7bを形成する無鉛はんだ合金としては、Snを主体とする合金および不可避不純物からなるものが好ましい。Snを主体とする合金および不可避不純物からなる無鉛はんだ合金でも、無鉛はんだバンプ接合構造の作製後に、無鉛はんだ合金の固相温度未満で長時間熱処理（後述する）することで、金属間化合物層7a,7bのIMC界面12を平坦化させることが可能となり、耐エレクトロマイグレーション性の向上効果が得られる。なお、Snを主体とは、無鉛はんだ合金を構成する組成物全体の質量を基準として、Snを70質量％以上含有するものをいう。
上記の無鉛はんだ合金としては、Snを主体とする合金および不可避不純物からなる無鉛はんだ合金の他、Sn-Ag-Cu系、Sn-Ag系、Sn-Cu系のようなはんだ成分系でも有効であり、この場合、Ag：0〜5質量％、Cu：0〜2質量％を含有させることが好ましい。Sn-Ag系またはSn-Ag-Cu系の無鉛はんだ合金として、Ag：1〜5質量％を含有させた場合には、凝固組織の中にAg3Sn金属間化合物のネットワークが生成され、無鉛はんだバンプの強度や疲労特性を向上させることもできる。
また、本発明では、無鉛はんだバンプ接合構造の作製後に、無鉛はんだ合金の固相温度未満で長時間熱処理しなくても、Snを主体とする合金および不可避不純物からなる無鉛はんだ合金に、Ni、Co、Feの1種以上を添加することで、金属間化合物層7a,7bのIMC界面12を平坦化させることができ、耐エレクトロマイグレーション性の向上効果を得ることができる。添加元素としてNi、Co、Feの3d金属元素を無鉛はんだ合金に添加する場合には、Ni、Co、Feの1種以上を総計で0.005〜0.2質量％、より好ましくは0.01〜0.1質量％含むことが望ましい。0.005質量％未満では、金属間化合物層のIMC界面を平坦化する効果が得られず、結果として耐エレクトロマイグレーション性の向上効果が得られず、一方、0.2質量％を超えると融点が上昇し、リフロー条件の見直しが必要となり実用上問題となる恐れがある。
ここで、NiはCuと置換し易いものであり、金属間化合物層7a,7b中のCuを置換する形で金属間化合物層7a,7b中に含有される。すなわち、この添加元素を含む無鉛はんだ合金は、製造過程にてCu電極3a,3b表面にて行われるリフローにより、Cu電極3a,3b表面全体にNiを含む金属間化合物が均一かつ微細で隙間なく緻密に析出し、これを核としてCu6Sn5が均一に成長して凹凸形状が0.02[個／μm]以下で平坦化されたIMC界面12を形成できる。なお、Co、Feも同様のメカニズムと考えられる。
例えば、Snを主体とする合金および不可避不純物からなる無鉛はんだ合金に、Niを0.005〜0.2質量％、好ましくは0.01〜0.1質量％含有させた場合には、例えば、第1電子部材2のCu電極3a上で行われるリフローにより、無鉛はんだ合金のSnと、Cu電極3aのCuとの反応よりも先に、NiとSnとが反応し、金属間化合物層形成初期にNi3Sn4が均一かつ微細にCu電極3a表面全体に析出する。その後、金属間化合物層形成初期に析出したNi3Sn4が均一かつ微細であるため、これを核として成長するCu6Sn5も均一に成長してゆき、IMC界面12に凹凸形状が0.02[個／μm]以下の平坦化された金属間化合物層7aを形成できる。
なお、図１に示す無鉛はんだバンプ接合構造B11は、Snを主体とする合金および不可避不純物からなり、Ag：1.2質量％、Cu：0.5質量％、Ni：0.05質量％を含んだ無鉛はんだ合金（Sn-1.2Ag-0.5Cu-0.05Ni）を用いて無鉛はんだバンプ5および金属間化合物層7a,7bを形成したものであり、無鉛はんだバンプ接合構造B11の作製後に長時間熱処理を行わずに、IMC界面12を平坦化させたものである。
上記の無鉛はんだ合金には、微量添加元素としてP、Mg、Geの1種以上を総計で0〜0.01質量％を含有させてもよい。P、Mg、Geは、Sn中に存在することで、Sn中の酸素濃度を低減する効果がある。酸化介在物がCu電極界面近傍に存在すると、その界面特性（例えば、濡れ性など）は極端に低下する。本発明では、P、Mg、Geの少なくとも1種以上を添加することで、酸化介在物による自然酸化膜の成長を抑制し、その結果、金属間化合物層形成初期に均一かつ微細な金属間化合物がCu電極3a,3b表面全体に析出し易くなり、IMC界面12に凹凸形状が0.02[個／μm]以下の平坦化された金属間化合物層7a,7bを形成できる。
また、上記の無鉛はんだ合金には、添加元素としてPd、Mn、Zn、Al、Sb、Inの1種以上を含有させてもよい。これらPd、Mn、Zn、Al、Sb、Inの1種以上を無鉛はんだ合金に添加する場合には、Pd、Mn、Al：0〜1質量％、Sb：0〜3質量％、In：0〜7質量％、Zn：0〜10質量％含むことが好ましい。本発明では、Snを主体とする合金および不可避不純物からなる無鉛はんだ合金に、Pd、Mn、Zn、Al、Sb、Inの1種以上を含ませた場合、固溶強化や析出強化によってはんだ自身が硬くなることにより、温度サイクル特性を向上させることができる。
一般的に上述した元素の組成は、例えば、ICP分析法やGD-MS法等により測定して決めることができる。また、本発明の無鉛はんだバンプ接合構造B11では、業界で一般的に用いられているフロー用はんだ、リフロー用はんだ、糸はんだ等いずれのはんだ合金形態でなる無鉛はんだ合金を用いても、その効果を発現することが可能であり、さらに、はんだ粉を含むクリームはんだや、はんだボールを用いても、その効果を発現することができる。
因みに、この無鉛はんだバンプ接合構造B11では、第1電子部材2のCu電極3aが厚さ40〜80[μm]の柱状に形成され、これと対向する第2電子部材9のCu電極3bが5〜30[μm]の薄膜状に形成されているが、第2電子部材9のCu電極3b側も厚さ30[μm]以上に形成してもよく、この場合、エレクトロマイグレーションによるCuの拡散に対し、Cuの量が増えるので破断時間が延長されるという効果と、第2電子部材9のCu電極3bに接合するバンプコーナー部での電流集中を緩和することができるという効果が得られる。
本発明の無鉛はんだバンプ接合構造B11を作製するに当り、第1電子部材2のCu電極3aに無鉛はんだバンプ5を形成する工程と、第1電子部材2のCu電極3aに形成した無鉛はんだバンプ5を、さらに第2電子部材9のCu電極3bに接合させる工程とが必要となる。また、高低差4[μm]以上の凹凸形状が0.02[個／μm]以下の平坦化したIMC界面12を有する金属間化合物層7a,7bを形成する方法としては、Ni、Co、Feの1種以上を無鉛はんだ合金に含有させることで実現する方法と、無鉛はんだバンプ接合構造の作製後に、無鉛はんだ合金の固相温度未満で長時間熱処理することで実現する方法とがある。
前段の添加元素を無鉛はんだ合金に含有させることでIMC界面12の平坦化を実現する方法では、例えば真空中、又は非酸化性雰囲気中で、Ni、Co、Feの1種以上を総計で0.005〜0.2質量％、より好ましくは0.01〜0.1質量％を、Snを主体とする合金および不可避不純物に添加し加熱して各成分金属を溶融させた後、冷却固化することで無鉛はんだ合金を作製する。このような無鉛はんだ合金を用いて無鉛はんだバンプ接合構造B11を作製する方法は、一般的にはスクリーン印刷による方法と無鉛はんだボールによる方法とがある。スクリーン印刷法では、前記無鉛はんだ合金をアトマイズ法等で微細なはんだ粉とした後、フラックスと混合してペーストとし、Cu電極3a上にメタルマスクを用いてスキージングして、ペーストを一定量、第1電子部材2のCu電極3a上に載せた後に、後述する1回目のプレヒートおよびリフローを行い、第1電子部材2のCu電極3a上に無鉛はんだバンプ5を形成する。
一方、無鉛はんだ合金から無鉛はんだボールを作製する場合には、溶解した無鉛はんだ合金インゴットを線引きし、ワイヤー状にした後、一定長さに切断し、油中で溶融させることで表面張力を利用して球状化するワイヤーカット法や、溶融した無鉛はんだ合金を所定の周波数で振動する微細なオリフィスから噴出し、真空中やガス雰囲気中で振動による波で溶融はんだを一定の体積で切断し、表面張力で球状化する気中造粒法等、いずれの手法で作製しても良い。無鉛はんだボールによる作製方法は、フラックスを塗布した第1電子部材2のCu電極3a上に、前述した無鉛はんだボールを設置し、1回目のプレヒートおよびリフローを行うことで第1電子部材2のCu電極3a上に無鉛はんだバンプ5を形成する。
ここで、上記いずれのプレヒートも、例えば150[℃]で70秒間加熱する予備加熱であり第1電子部材2全体の温度の均一化を図り、かつフラックス（スクリーン印刷法ではペーストに含有させたフラックス）を介してCu電極3a表面に無鉛はんだイオンを拡散させて反応層を形成することができる。プレヒート後に行われるリフローは、無鉛はんだ合金の融点以上で加熱（260[℃]で40秒加熱）することで無鉛はんだボールまたはペーストを溶融し、その後、冷却固化させることで第1電子部材2のCu電極3a表面に無鉛はんだバンプ5を形成するものである。
この際、本発明では、リフローによって、Cu電極3a表面の反応層に均一でかつ微細な金属間化合物が析出し、これを核としてCu6Sn5が均一に成長してゆき、凹凸形状が0.02[個／μm]以下で平坦化されたIMC界面12の金属間化合物層7aを形成できる。なお、Cu電極3a表面に酸化膜がある場合は、酸化膜が邪魔してCu電極3aと無鉛はんだバンプ5との反応が生じ難くなり、Cu電極3a表面に金属間化合物が形成され難くなる。そこで、微細で均一な金属間化合物をCu電極3a表面全体に形成するためには、予めCu電極3aの酸化膜を除去しておくことが望ましい。ここで、フラックスには酸化膜を除去する効果があるため、製造過程にてフラックスを用いればよいが、その他、プラズマ処理や、硫酸等を用いたエッチングによりCu電極3a,3bの酸化膜を除去してもよい。
例えば無鉛はんだボールを用いる方法では、Cu電極3a表面に無鉛はんだボールを設置する際に、フラックスを予めCu電極3a表面に塗布しておくことでリフロー時に酸化膜を除去でき、これにより微細で均一な金属間化合物をCu電極3a表面全体に形成できる。また、同様に、無鉛はんだボール側にも酸化膜があるものの、フラックスによってこの酸化膜をも除去することができ、リフロー後の無鉛はんだバンプ5およびCu電極3aの界面に酸化膜が介在することなく、均一で微細な金属間化合物をCu電極3a表面に形成することができる。
次いで、無鉛はんだバンプ5が形成された第1電子部材2を天地逆にして裏返し、フラックスが塗布された第2電子部材9のCu電極3b上に、当該無鉛はんだバンプ5を位置決めして設置し、再び上記と同じ条件にて2回目のプレヒートおよびリフローを行い、無鉛はんだバンプ5を第2電子部材9のCu電極3b上に接合し、図１に示す無鉛はんだバンプ接合構造B11を製造することができる。すなわち、無鉛はんだバンプ接合構造B11では、作製までに第1電子部材2のCu電極3a側で2回リフローされ、第2電子部材9のCu電極3b側で1回リフローさせることになる。
2回目のプレヒートでも、上述と同様に、例えば150[℃]で70秒間プレ加熱することで、フラックスを介してCu電極3b表面に無鉛はんだイオンを拡散させて反応層を形成する。また、このプレヒート後に行われる2回目のリフローでも、無鉛はんだ合金の融点以上に加熱することで、Cu電極3b表面の反応層に均一でかつ微細な金属間化合物を析出させ、これを核としてCu6Sn5を均一に成長させて、凹凸形状が0.02[個／μm]以下で平坦化されたIMC界面12の金属間化合物層7bをCu電極3b表面に形成できる。
次に、無鉛はんだバンプ接合構造の作製後に、長時間熱処理を行うことによってIMC界面の平坦化を実現する方法について説明する。無鉛はんだバンプ接合構造の作製後に長時間熱処理を行った場合には、無鉛はんだ合金に上述したNi、Co、Feの添加元素を含有させなくても、IMC界面が平坦化した金属間化合物層を形成できる。例えば、Snを主体とする合金および不可避不純物からなる無鉛はんだ合金を用意し、上記と同様の方法で無鉛はんだバンプ接合構造を作製する。
この状態では、無鉛はんだ合金に添加元素が含有されていないことから、リフロー時に均一で微細な金属間化合物がCu電極表面に析出せず、リフロー時に形成される金属間化合物層のIMC界面が凹凸化している。すなわち、図６Ａに示すように、長時間熱処理前の金属間化合物層7gは、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、IMC界面12に0.02[個／μm]よりも多く形成されており、耐エレクトロマイグレーション性の向上効果が得られない。
そこで、無鉛はんだバンプ接合構造の作製後に長時間熱処理を行う。長時間熱処理は、150[℃]以上、無鉛はんだ合金の固相温度以下の加熱温度にて、70時間以上、作製後の無鉛はんだバンプ接合構造を加熱することが好ましい。なお、固相温度とは、所定成分の無鉛はんだ合金が昇温時に、固体の状態から最初に溶け始めるときの温度をいう。
これにより金属間化合物層7gは、加熱時間に応じて成長してゆき、図６Ｂに示すように、平均膜厚が厚い金属間化合物層7hとなる。金属間化合物層7hは、平均膜厚が厚くなることで、平均膜厚の30％以下となる膜厚部分の谷部が減り、この谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状の数も減って0.02[個／μm]以下となりIMC界面12を平坦化できる。その結果、長時間熱処理後の金属間化合物層7hでは、Cu電極3aからの電流が分散化して電流の集中箇所が少なくなり、Cu電極3aのCuや、金属間化合物層7h中のCuの拡散を抑制でき、耐エレクトロマイグレーション性の向上効果が得られる。
なお、図７Ａに示すように、Ni、Co、Feの1種以上を添加することで、IMC界面12を平坦化させた金属間化合物層7eも、無鉛はんだバンプ接合構造の作製後に長時間熱処理がされることで成長し、図７Ｂに示すように、膜厚が厚い金属間化合物層7iとなり、それに伴い平均膜厚の30％以下となる膜厚部分の谷部が減り、IMC界面12を一段と平坦化させることが可能となる。
以上の構成において、本発明の無鉛はんだバンプ接合構造B11では、第1電子部材2および第2電子部材9の各Cu電極3a,3b表面に従来のようにそれぞれバリア層としてNi層を予め形成しておかなくても、金属間化合物層7a,7bの無鉛はんだバンプ5側の界面における凹凸形状を0.02[個／μm]以下とすることで、Cuが拡散し難くなり、エレクトロマイグレーション現象の発生を抑制し得る。かくして、Cu電極3a,3b表面にバリア層としてNi層を形成する成膜工程を省ける分だけ、製造時における負担を軽減できるので、製造時における負担を従来よりも軽減しつつ、エレクトロマイグレーション現象の発生を抑制し得る無鉛はんだバンプ接合構造B11を提供できる。
以下、実施例により、より具体的に本発明効果を説明する。
以下、実施例について説明する。ここでは、図８に示すように、8個の無鉛はんだバンプ接合構造B11〜B41,B12〜B42を電気的に接続させた検証用回路21を作製し、無鉛はんだバンプ接合構造B11におけるIMC界面の界面形状と、無鉛はんだバンプ接合構造B11〜B41,B12〜B42の耐エレクトロマイグレーション性について検証した。検証用回路21では、第1電子部材2のCu電極3aと、第2電子部材9のCu電極3bとを複数の無鉛はんだバンプ5にて接合して中央領域に4行2列の合計8個の無鉛はんだバンプ接合構造B11〜B41,B12〜B42を作製した。なお、図８中、25は熱電対素子である。
実施例1となる検証用回路21では、Siチップから切り出したウェハーレベルパッケージ（WLP：Wafer Level Package）を第1電子部材2とし、BTレジン（Bismaleimide-Triazine
Resin）からなる基板を第2電子部材9として用いた。実施例1となる検証用回路21では、先ず始めにSn-1.2Ag-0.5Cu-0.05Niを成分とした無鉛はんだ合金を用いて、第1電子部材2（WLP）のCu電極3a上に無鉛はんだバンプ5を形成した。実際には、第1電子部材2として、150[μｍ]φサイズの柱状のCu電極3aが中心領域に4行2列で合計8個配置されているWLPを用い、Cu電極3a表面にバリア層となるNi層を形成することなく、各Cu電極3aにフラックスを塗布した後、上記の無鉛はんだ合金をボール状にした無鉛はんだボールを各Cu電極3aに直接設置し、150[℃]で70秒間プレヒートした後、260[℃]で40秒リフローしてCu電極3a表面に無鉛はんだバンプ5を形成した。
次に、無鉛はんだバンプ5が接合された第1電子部材2を天地逆に裏返し、フラックスを塗布した第2電子部材9（基板）のCu電極3bに無鉛はんだバンプ5を直接設置して150[℃]で70秒間プレヒートした後、260[℃]で40秒リフローしてCu電極3b表面に無鉛はんだバンプ5を接合し、中央領域に8個の無鉛はんだバンプ接合構造B11〜B41,B12〜B42を備えた実施例1の検証用回路21を作製した。また、実施例2の検証用回路21として、第1電子部材2をWLPから基板に替え、実施例1と同じSn-1.2Ag-0.5Cu-0.05Niを成分とした無鉛はんだ合金を用いて上記と同じ条件にて基板同士を接合させた検証用回路21を作製した。
さらに、比較例1の検証用回路21では、Niが添加されていないSn-3Ag-0.5Cuを成分とした無鉛はんだ合金を用い、上記と同じ条件にてWLPおよび基板を接合させ、実施例1とは無鉛はんだ合金の成分だけが異なる検証用回路21を作製した。また、比較例2の検証用回路21として、比較例1で用いたWLPに替えて基板を用い、Niが添加されていないSn-3Ag-0.5Cuを成分とした無鉛はんだ合金を用いて上記と同じ条件にて基板同士を接合させた検証用回路21を作製した。
ここで、実施例1の無鉛はんだバンプ接合構造について、無鉛はんだバンプの任意の位置の側断面をSEMにより撮影したところ、図１に示すようなSEM写真が得られた。また、この側断面位置にて、金属間化合物層7a,7bを拡大した光顕写真を撮影したところ、図２Ａおよび図２Ｂに示すような光顕写真が得られた。これら写真から金属間化合物層7a,7bの側断面領域を目視にて抽出し、画像処理ソフト（Image J）にてこの側断面領域の面積を算出して金属間化合物層7a,7bの平均膜厚を算出したところ、3.4[μm]と2.9[μm]であった。
次に、金属間化合物層7a,7bの平均膜厚の30％を算出したところ、1.02[μm]と0.87[μm]であった。これら平均膜厚の30％の膜厚値を、30％平均ラインとしてCu電極3a,3bの境界を基準に引き、この30％ライン以下の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状の数を目視にて数えたところ、凹凸形状が1つも確認できなかった。これにより、実施例1では、IMC界面12の凹凸形状の線密度が0.02[個／μm]以下（0[個／μm]）となり、金属間化合物層7a,7bのいずれのIMC界面12も平坦化されていることが確認できた。
また、同様に、比較例1の無鉛はんだバンプ接合構造についても、1列1行目の無鉛はんだバンプ接合構造の任意の位置にて側断面構造のSEM写真を撮影したところ、図９に示すようなSEM写真が得られた。また、図９に示す無鉛はんだバンプ接合構造B11’のうち、無鉛はんだバンプ105とCu電極3a,3bとの境界部分にある金属間化合物層107a,107bを拡大した光顕写真を撮影したところ、図１０Ａおよび図１０Ｂのような光顕写真が得られた。
図１０Ａから金属間化合物層107aの側断面領域を抽出して画像解析ソフト（Image J）にて面積を算出して金属間化合物層107aの平均膜厚を算出したところ、3.8[μm]（図中、平均＝3.8μmと表記）となり、平均膜厚の30％が1.14[μm]（図中、30％平均＝1.14μmと表記）であった。金属間化合物層107aでは、平均膜厚の30％の数値を30％平均ラインとしてCu電極3aの境界を基準に引き、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.036[個／μm]（5個／139[μm] 図中、凹凸形状箇所を↓で示す）であった。
また、下側の金属間化合物層107bについても同様に、図１０Ｂから平均膜厚を算出したところ、2.7[μm]（図中、平均＝2.7μmと表記）となり、平均膜厚の30％が0.81[μm]（図中、30％平均＝0.81μmと表記）であった。金属間化合物層107bでは、平均膜厚の30％の数値を30％平均ラインとしてCu電極3bの境界を基準に引き、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.030[個／μm]（4個／133[μm] 図中、凹凸形状箇所を↑で示す）であった。このように、いずれの金属間化合物層107a,107bでも、IMC界面12の凹凸形状の数が0.02[個／μm]よりも多く、IMC界面12が凹凸化していることが確認できた。
次に、これら実施例1、実施例2、比較例1、比較例2の各検証用回路21を用いて耐エレクトロマイグレーション性の検証試験を行った。耐エレクトロマイグレーション性の検証試験では、検証用回路21の中央領域にある4行2列の合計8個の無鉛はんだバンプ接合構造B11〜B41,B12〜B42に対し電流源23から電流を流し、エレクトロマイグレーション現象によって断線不良が生じるまでの破断時間をそれぞれ計測した。
なお、この際、各検証用回路21では、先ず初めに1列目にある4個の無鉛はんだバンプ接合構造B11〜B41に対して下側の基板からWLP（実施例2、比較例2では上側の基板）、WLP（実施例2、比較例2では上側の基板）から下側の基板というように上下に蛇行させて順番に電流を流していった後、次の2列目にある4個の無鉛はんだバンプ接合構造B12〜B42にも続けて下側の基板からWLP（実施例2、比較例2では上側の基板）、WLP（実施例2、比較例2では上側の基板）から下側の基板というように上下に蛇行させて電流を流し、1列目と2列目とを繋げて電流を流した。
そして、1列目および2列目の電流を流した末端の無鉛はんだバンプ接合構造B11,B41（B12,B42）間の電圧値を電圧計24にて計測し、エレクトロマイグレーション現象に伴う電圧（抵抗）変化を確認したところ、図１１に示すような結果が得られた。なお、図１１は、縦軸を通常の時間単位、横軸を電流密度とし、破断時間と電流密度との関係を示したグラフであり、実施例1を◇で示し、実施例2を◆で示し、比較例1を□で示し、比較例2を■で示す。
図１１から、無鉛はんだ合金にNiを添加していない比較例1および比較例2よりも、Niを添加した無鉛はんだ合金からなる無鉛はんだバンプ5でCu電極3a,3bを接合させた実施例1および実施例2のほうが断線不良発生までの時間が長く、耐エレクトロマイグレーション性の向上効果が得られることが確認できた。
次に、無鉛はんだバンプ接合構造の作製後における熱処理によるIMC界面の平坦化について検証を行った。ここでは、上記の実施例1および比較例1の検証用回路21を用いた、これら検証用回路21をさらに150[℃]で所定時間、熱処理したときの無鉛はんだバンプ接合構造におけるIMC界面の状態を確認した。ここで、図１２Ａは、実施例1の無鉛はんだバンプ接合構造を作製後、これを255時間熱処理した後の金属間化合物層7r,7sのIMC界面断面を示す光顕写真である。また、図１２Ｂは、実施例1の無鉛はんだバンプ構造を作製後、これを1356時間熱処理した後の金属間化合物層7t,7uのIMC界面断面を示す光顕写真である。
図１２Ａから、上側の金属間化合物層7rでは、平均膜厚が5.1[μm]（図中、平均＝5.1μmと表記）、平均膜厚の30％が1.53[μm]（図中、30％平均＝1.53μmと表記）となり、一方、下側の金属間化合物層7sは、平均膜厚が3.8[μm]（図中、平均＝3.8μmと表記）、平均膜厚の30％が1.14[μm]（図中、30％平均＝1.14μmと表記）となることが分かった。このように、無鉛はんだバンプ接合構造の作製後に熱処理を行うと、熱処理を行う前の金属間化合物層7a,7b（図２Ａおよび図２Ｂ）に比べて、膜厚が厚くなることが確認できた。
また、さらに熱処理時間を長くした図１２Ｂから、金属間化合物層7t,7uの平均膜厚と、この平均膜厚の30％とを算出したところ、上側の金属間化合物層7tでは、平均膜厚が11.8[μm]（図中、平均＝11.8μmと表記）、平均膜厚の30％が3.54[μm]（図中、30％平均＝3.54μmと表記）となり、一方、下側の金属間化合物層7uでは、平均膜厚が6.9[μm]（図中、平均＝6.9μmと表記）、平均膜厚の30％が2.07[μm]（図中、30％平均＝2.07μmと表記）となることが分かった。このことから、無鉛はんだバンプ接合構造の作製後における熱処理時間を長くすると、熱処理時間に応じて膜厚が厚くなってゆくことが確認できた。
因みに、長時間熱処理後の金属間化合物層7r,7s,7t,7uでも、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、0[個／μm]（金属間化合物層7rでは任意の側断面位置で0個／141μm、金属間化合物層7sでは任意の側断面位置で0個／145μm、金属間化合物層7tでは任意の側断面位置で0個／133μm、金属間化合物層7uでは任意の側断面位置で0個／136μm）となり、IMC界面12の凹凸形状が0.02[個／μm]以下となっていた。
次に、比較例1の検証用回路21に対して熱処理したときのIMC界面の状態について光顕写真を基に確認した。図１３Ａは、比較例1の無鉛はんだバンプ接合構造を作製後、これを265時間熱処理した後の金属間化合物層7v,7wのIMC界面断面を示す光顕写真である。また、図１３Ｂは、比較例1の無鉛はんだバンプ構造を作製後、これを1118時間熱処理した後の金属間化合物層7x,7yのIMC界面断面を示す光顕写真である。
図１３Ａから、上側の金属間化合物層7vでは、平均膜厚が6.1[μm]（図中、平均＝6.1μmと表記）、平均膜厚の30％が1.83[μm]（図中、30％平均＝1.83μmと表記）となり、一方、下側の金属間化合物層7wは、平均膜厚が5.0[μm]（図中、平均＝5.0μmと表記）、平均膜厚の30％が1.5[μm]（図中、30％平均＝1.5μmと表記）となることが分かった。このように、無鉛はんだ合金にNiを添加してない場合でも、無鉛はんだバンプ接合構造の作製後に熱処理を行うと、熱処理を行う前の金属間化合物層107a,107b（図１０Ａおよび図１０Ｂ）に比べて、膜厚が厚くなることが確認できた。
そして、長時間熱処理後の金属間化合物層7v,7wは、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が0[個／μm]（金属間化合物層7vでは任意の側断面位置で0個／140μm、金属間化合物層7wでは任意の側断面位置で0個／146μm）で、IMC界面12の凹凸形状がいずれも0.02[個／μm]以下となり、熱処理前に凹凸化していたIMC界面12が、熱処理によって平坦化することが確認できた。
また、さらに熱処理時間を長くした図１３Ｂから、金属間化合物層7x,7yの平均膜厚と、この平均膜厚の30％とを算出したところ、上側の金属間化合物層7xでは、平均膜厚が6.6[μm]（図中、平均＝6.6μmと表記）、平均膜厚の30％が1.98[μm]（図中、30％平均＝1.98μmと表記）となり、一方、下側の金属間化合物層7yでは、平均膜厚が6.7[μm]（図中、平均＝6.7μmと表記）、平均膜厚の30％が2.01[μm]（図中、30％平均＝2.01μmと表記）となることが分かった。このことから、Niを添加していない無鉛はんだ合金を用いた無鉛はんだバンプ接合構造でも、作製後における熱処理時間を長くすると、熱処理時間に応じて膜厚が厚くなってゆくことが確認できた。
このような金属間化合物層7x,7yも、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、0[個／μm]（金属間化合物層7xでは任意の側断面位置で0個／135μm、金属間化合物層7yでは任意の側断面位置で0個／144μm）で、IMC界面12の凹凸形状がいずれも0.02[個／μm]以下となり、IMC界面12が、熱処理によって平坦化することが確認できた。
次に、無鉛はんだバンプ接合構造の作製に熱処理を行ってIMC界面を平坦化させたときの耐エレクトロマイグレーション性について検証試験を行った。ここでは、上述したように実施例1の検証用回路21を使用して、WLP側の金属間化合物層の膜厚が6[μm]となるようこの検証用回路21を150[℃]で450時間加熱して実施例3となる検証用回路21を作製した。また、上述したように比較例1の検証用回路21を使用して、WLP側の金属間化合物層の膜厚が6[μm]となるようこの検証用回路21を150[℃]で325時間加熱して実施例4となる検証用回路21を作製した。
また、これとは別に、比較例1の検証用回路21を3つ用意した。そして、これら実施例3、実施例4、比較例1の各検証用回路21に対して電流源23から2.5[A]の電流を流し（電流密度14.15[kA/cm2]）、無鉛はんだバンプ接合構造のいずれかがエレクトロマイグレーション現象により断線不良が生じるまでの破断時間を計測したところ、図１４に示すような結果が得られた。図１４は、検証用回路21内の無鉛はんだバンプ接合構造のいずれかに、エレクトロマイグレーション現象が発生して断線不良が生じた際に起こる抵抗変化率を示しており、抵抗変化率が急上昇したとき、エレクトロマイグレーション現象により断線不良が生じたことが分かるものである。
比較例1である3つの検証用回路21にて断線不良が生じるまでの平均時間は497時間であった。一方、実施例3および実施例4の検証用回路21についても、同様に断線不良が生じるまでの時間を計測したところ、実施例3では906時間で断線不良が生じ、実施例4では793時間で断線不良が生じた。この結果から、実施例3の検証用回路21では、作製後に熱処理していない実施例1のものと断線不良が生じるまでの時間変化があまり見られなかった。これに対して、実施例4の検証用回路21では、作製後に熱処理をしていない比較例1のものと比べて断線不良が生じるまでの時間が格段的に長くなっていることが確認でき、作製後の熱処理によって耐エレクトロマイグレーション性の向上効果が得られることが確認できた。
次に、無鉛はんだ合金に含有させるNiの添加量を変えたときのIMC界面の断面形状について検証した。ここでは、Sn、Ag、Cuの含有量を同じにしてNiの添加量だけを変えた。具体的には、Niを0.15質量％含むSn-1.2Ag-0.5Cu-0.15Niを成分とした無鉛はんだ合金と、Niを0.10質量％含むSn-1.2Ag-0.5Cu-0.10Niを成分とした無鉛はんだ合金と、Niを含んでいないSn-1.2Ag-0.5Cuを成分とした無鉛はんだ合金とを用意した。そして、上述した実施例1および比較例1と全く同じ作製方法および作製条件にて検証用回路21をそれぞれ作製した。
そして、Niを0.15質量％含むSn-1.2Ag-0.5Cu-0.15Niからなる無鉛はんだ合金で作製した無鉛はんだバンプを設けた実施例5の検証用回路21と、Niを0.10質量％含むSn-1.2Ag-0.5Cu-0.10Niからなる無鉛はんだ合金で作製した無鉛はんだバンプを設けた実施例6の検証用回路21と、Niを含んでいないSn-1.2Ag-0.5Cuからなる無鉛はんだ合金で作製した無鉛はんだバンプを設けた比較例2の検証用回路21について、各無鉛はんだバンプ接合構造のIMC界面断面について光顕写真を撮影した。
その結果、Niを0.15質量％添加した無鉛はんだ合金を用いた実施例5では、図１５Ａおよび図１６Ａに示すような金属間化合物層7j,7kが、Cu電極表面3a,3bに沿って無鉛はんだバンプ35a内に形成されることが確認できた。また、Niを0.10質量％添加した無鉛はんだ合金を用いた実施例6では、図１５Ｂおよび図１６Ｂに示すような金属間化合物層7l,7mが、Cu電極表面3a,3bに沿って無鉛はんだバンプ35b内に形成されることが確認できた。さらに、Niを添加していないSn-1.2Ag-0.5Cuの無鉛はんだ合金を用いた比較例2では、図１５Ｃおよび図１６Ｃに示すような金属間化合物層7n,7oが、Cu電極表面3a,3bに沿って無鉛はんだバンプ35c内に形成されることが確認できた。
Niを0.15質量％添加した実施例5の場合、図１５Ａから上側の金属間化合物層7jは、平均膜厚が4.7[μm]（図中、平均＝4.7μmと表記）、平均膜厚の30％が1.41[μm]（図中、30％平均＝1.41μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0[個／μm]（0個／133[μm]）であった。また、図１６Ａから下側の金属間化合物層7kは、平均膜厚が2.9[μm]（図中、平均＝2.9μmと表記）、平均膜厚の30％が0.87[μm]（図中、30％平均＝0.87μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0[個／μm]（0個／139[μm]）であった。
このように、Niを0.15質量％含む無鉛はんだ合金を用いた実施例5の無鉛はんだバンプ接合構造では、金属間化合物層7j,7kの平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が0.02[個／μm]以下となっており、金属間化合物層7j,7kのいずれのIMC界面12も平坦化していることが確認できた。
Niを0.10質量％添加した実施例6の場合、図１５Ｂから上側の金属間化合物層7lは、平均膜厚が4.5[μm]（図中、平均＝4.5μmと表記）、平均膜厚の30％が1.35[μm]（図中、30％平均＝1.35μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.0076[個／μm]（1個／132[μm] 図中、凹凸形状箇所を↓で示す）であった。また、図１６Ｂから下側の金属間化合物層7mは、平均膜厚が3.2[μm]（図中、平均＝3.2μmと表記）、平均膜厚の30％が0.96[μm]（図中、30％平均＝0.96μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.0074[個／μm]（1個／136[μm] 図中、凹凸形状箇所を↑で示す）であった。
このように、Niを0.10質量％含む無鉛はんだ合金を用いた実施例6の無鉛はんだバンプ接合構造では、金属間化合物層7l,7mの平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が0.02[個／μm]以下、この場合、いずれも0.008[個／μm]以下となっており、金属間化合物層7l,7mのいずれのIMC界面12も平坦化していることが確認できた。
一方、Niを含まないSn-1.2Ag-0.5Cuの比較例2の場合、図１５Ｃから上側の金属間化合物層7nは、平均膜厚が5.0[μm]（図中、平均＝5.0μmと表記）、平均膜厚の30％が1.5[μm]（図中、30％平均＝1.5μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.104[個／μm]（14個／135[μm] 図中、凹凸形状箇所を↓で示す）であった。また、図１６Ｃから下側の金属間化合物層7oは、平均膜厚が3.9[μm]（図中、平均＝3.9μmと表記）、平均膜厚の30％が1.17[μm]（図中、30％平均＝1.17μmと表記）となり、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0.072[個／μm]（10個／138[μm] 図中、凹凸形状箇所を↑で示す）であった。
このように、Niを全く添加していない無鉛はんだ合金を用いた比較例2の無鉛はんだバンプ接合構造では、金属間化合物層7n,7oの平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が0.02[個／μm]を超えており、金属間化合物層7n,7oのいずれのIMC界面12も凹凸化していることが確認できた。
以上の点をまとめると、無鉛はんだ合金にNiを0.15質量％、0.10質量％含有させた場合には、金属間化合物層7j,7k,7l,7m,7n,7oのIMC界面12が平坦化させることが可能となり、その結果、IMC界面12の谷部周辺からのCu拡散が抑制され、耐エレクトロマイグレーション性の向上効果が得られると言える。
次に、Snを主体とする合金および不可避不純物に、Niを0.05質量％添加した無鉛はんだ合金（Sn-0.05Ni）を用いた実施例7の検証用回路21について、無鉛はんだバンプ接合構造のIMC界面断面について光顕写真を撮影した。図１７は、無鉛はんだバンプ35d内の下側のCu電極3bに沿って形成された金属間化合物層7zのIMC界面断面の光顕写真である。図１７から下側の金属間化合物層7zは、平均膜厚が4.7[μm]（図中、平均＝4.7μmと表記）、平均膜厚の30％が1.41[μm]（図中、30％平均＝1.41μmと表記）となった。なお、この実施の形態の場合、Cu電極3bは、電極径の設計値を240[μm]で作製したものであり、作製時、無鉛はんだ合金がCu電極3b上に濡れ広がり裾部分が長くなっている。
この実施例7の無鉛はんだバンプ接合構造では、1回しかリフローを行わない下側の金属間化合物層7zについて、平均膜厚の30％以下となる膜厚部分の谷部と、この谷部に隣接する山部との高低差が4[μm]以上である凹凸形状を数えたところ、0[個／μm]（0個／258[μm]）であった。このように実施例7でも、IMC界面12の凹凸形状が0.02[個／μm]以下となっており、IMC界面12が平坦化されることが確認できた。以上より、AgやCuを含まないSnを主体とする無鉛はんだ合金にNiを0.05質量％含有させた場合でも、金属間化合物層7zのIMC界面12が平坦化させることが可能となり、その結果、IMC界面12の谷部周辺からのCu拡散が抑制され、耐エレクトロマイグレーション性の向上効果が得られると言える。
次に、下記表1〜表5に示すような成分でなる無鉛はんだ合金を用い、上記と同じ条件にてWLPおよび基板を接合させ、無鉛はんだ合金の成分だけが異なる複数種類の検証用回路21を作製した。そして、各検証用回路21に上記と同様に1列目と2列目とを繋げて電流を流した。この際、1列目および2列目の電流を流した末端の無鉛はんだバンプ接合構造B11,B41（B12,B42）間の電圧値を電圧計24にて計測し、エレクトロマイグレーション現象に伴う電圧（抵抗）変化を確認した。なお、いずれの検証用試験21も、製造後に長時間熱処理（追加の熱処理）を行わなかった。
EM耐性評価は、バンプ径150[μm]で、電流を2.5[A]（電流密度14.15[kA/cm2]）としたサンプルで評価した。表1〜表5のEM耐性の欄では、エレクトロマイグレーション現象に伴う断線不良が500時間未満で発生したときを×とし、500時間以上600時間未満で発生したときを△とし、さらに600時間以上700時間未満で発生したときを○とし、700時間以上800時間未満で発生したときを○○とし、800時間以上900時間未満で発生したときを○○○とし、900時間以上で発生したときを○○○○とした。
Figure 0005893528
Figure 0005893528
Figure 0005893528
Figure 0005893528
Figure 0005893528
上記の表1〜表5からSnを主体とする合金にNi、Co、Feのいずれか1種を0.005〜0.2質量％含有させると、EM耐性が向上することが確認できた。また、Sn-Ag系、Sn-Cu系またはSn-Ag-Cu系であっても、Ni、Co、Feのいずれか1種を0.005〜0.2質量％含有させると、EM耐性が向上することが確認できた。なお、表1の実施例10,1,11および表2の実施例28,29,30から、0.02質量％を超え0.100質量％m未満でNiを無鉛はんだ合金に含有させると、一段とEM耐性が向上することが分かった。
次に、TCT特性（温度サイクル特性）評価用の検証用回路について説明する。各組成のはんだ材を用いた直径300[μm]の無鉛はんだボールを作製し、基板として4[cm]角のガラスエポキシ樹脂基板を用意し、チップとして1[cm]角のWLPを用意した。基板およびチップ上には、直径250[μm]の電極が240個形成されたものを使用し、リフローによって先ずチップ側に各種はんだ材の無鉛はんだバンプを形成し、その後にフリップチップ接合によって検証用回路を作製した。なお、WLPのCu電極のポスト厚、基板のCu電極厚、リフロー条件は実施例1と同条件とした。このTCT特性評価用の検証用回路において、温度を印加しTCT特性について調べたところ、表1〜表5に示すような結果が得られた。
表1〜表5のTCT特性の検証試験では、温度-40〜125[℃]（各温度15分間）の熱サイクルを繰り返し加え、どの段階で無鉛はんだ接合部（WLPおよび基板間の接合部）で破断が生じるかを検証した。表1〜表5のTCT特性の欄では、500サイクル以上でも無鉛はんだ接合部で破断が生じなかった試験片を○で示し、1000サイクル以上でも無鉛はんだ接合部で破断が生じなかった試験片を○○印示し、さらに1500サイクル以上でも無鉛はんだ接合部で破断が生じなかった試験片を極めて良好として○○○で示した。表1〜表5から、いずれもTCT特性に優れていることが確認できた。
次に、各検証用回路21において、リフロー後のバンプ表面の酸化膜厚を評価することで、「表面酸化」特性について調べたところ、表1〜表5に示すような結果が得られた。表1〜表5の表面酸化の欄では、表面酸化膜厚をオージェ分析結果から評価した結果を示す。表面酸化膜厚が7[nm]以下を○で表し、5[nm]以下を○○で表し、3[nm]以下を○○○で表している。これら表1〜表5から、いずれも表面酸化膜の成長が抑制されていることが確認できた。
B11 無鉛はんだバンプ接合構造
2 第1電子部材
3a,3b Cu電極
7a,7b 金属間化合物層
9 第2電子部材
12 IMC界面

Claims (5)

  1. 第1電子部材のCu電極と、第2電子部材のCu電極とを無鉛はんだバンプを介して接合し、電流密度が0.7×103[A/cm2]以上の大電流が前記第1電子部材および前記第2電子部材間に前記無鉛はんだバンプを介して流れる無鉛はんだバンプ接合構造であって、
    前記無鉛はんだバンプは、
    Snを主体とする合金および不可避不純物からなり、前記第1電子部材のCu電極との境界と、前記第2電子部材のCu電極との境界とに金属間化合物層を形成し、
    各前記金属間化合物層は、
    前記無鉛はんだバンプとの界面に、該金属間化合物層の平均膜厚の30％以下となる膜厚部分の谷部と、該谷部に隣接する山部との高低差が4[μm]以上である凹凸形状が、0.02[個／μm]以下である
    ことを特徴とする無鉛はんだバンプ接合構造。
  2. 前記無鉛はんだバンプは、Ni、Co、Feの1種以上を総計で0.005〜0.2質量％含む
    ことを特徴とする請求項1記載の無鉛はんだバンプ接合構造。
  3. 前記無鉛はんだバンプは、Ag:0〜5質量％、Cu:0〜2質量％を含む
    ことを特徴とする請求項1または2に記載の無鉛はんだバンプ接合構造。
  4. 前記無鉛はんだバンプは、さらにP、Mg、Geの1種以上を総計で0〜0.01質量％含む
    ことを特徴とする請求項1〜3のいずれか1項に記載の無鉛はんだバンプ接合構造。
  5. 前記無鉛はんだバンプは、Pd、Mn、Zn、Al、Sb、Inの1種以上を含み、Pd、Mn、Al：0〜1質量％、Zn：0〜10質量％、Sb：0〜3質量％、In：0〜7質量％である
    ことを特徴とする請求項1〜4のいずれか1項に記載の無鉛はんだバンプ接合構造。
JP2012166640A 2012-07-27 2012-07-27 無鉛はんだバンプ接合構造 Expired - Fee Related JP5893528B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012166640A JP5893528B2 (ja) 2012-07-27 2012-07-27 無鉛はんだバンプ接合構造
TW102126826A TWI586811B (zh) 2012-07-27 2013-07-26 Lead - free solder bump joint construction
US13/951,596 US8847390B2 (en) 2012-07-27 2013-07-26 Lead-free solder bump bonding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166640A JP5893528B2 (ja) 2012-07-27 2012-07-27 無鉛はんだバンプ接合構造

Publications (3)

Publication Number Publication Date
JP2014027122A JP2014027122A (ja) 2014-02-06
JP2014027122A5 JP2014027122A5 (ja) 2015-09-03
JP5893528B2 true JP5893528B2 (ja) 2016-03-23

Family

ID=50147289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166640A Expired - Fee Related JP5893528B2 (ja) 2012-07-27 2012-07-27 無鉛はんだバンプ接合構造

Country Status (3)

Country Link
US (1) US8847390B2 (ja)
JP (1) JP5893528B2 (ja)
TW (1) TWI586811B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013038594A1 (ja) * 2011-09-16 2013-03-21 パナソニック株式会社 実装構造およびその製造方法
JP5796685B2 (ja) * 2012-10-15 2015-10-21 千住金属工業株式会社 低温ソルダペーストのはんだ付け方法
JP2015077601A (ja) * 2013-04-02 2015-04-23 千住金属工業株式会社 鉛フリーはんだ合金
US9764430B2 (en) 2014-02-24 2017-09-19 Koki Company Limited Lead-free solder alloy, solder material and joined structure
DE112015003845T5 (de) * 2014-08-22 2017-05-18 Kabushiki Kaisha Toyota Jidoshokki Bondaufbau, Bondmaterieal und Bondverfahren
JP6061276B2 (ja) 2014-08-29 2017-01-18 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 金属層間のはんだ接合の形成方法
KR20160032524A (ko) * 2014-09-16 2016-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016103530A (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP6524724B2 (ja) * 2015-03-09 2019-06-05 富士通株式会社 電子装置及びその製造方法
US20160279741A1 (en) * 2015-03-24 2016-09-29 Tamura Corporation Lead-free solder alloy, electronic circuit board, and electronic control device
JP6200534B2 (ja) * 2015-03-24 2017-09-20 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6135885B2 (ja) * 2015-05-19 2017-05-31 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた実装構造体
JP5880766B1 (ja) * 2015-05-26 2016-03-09 千住金属工業株式会社 はんだ合金、はんだボール、チップソルダ、はんだペースト及びはんだ継手
JP6536306B2 (ja) * 2015-09-10 2019-07-03 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路
JP6374424B2 (ja) * 2016-03-08 2018-08-15 千住金属工業株式会社 はんだ合金、はんだボール、チップソルダ、はんだペースト及びはんだ継手
JP6275178B2 (ja) * 2016-03-22 2018-02-07 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
ES2840124T3 (es) 2016-03-22 2021-07-06 Tamura Seisakusho Kk Aleación de soldadura sin plomo, composición de fundente, composición de pasta de soldadura, placa de circuitos electrónicos y controlador electrónico
JP6082952B1 (ja) 2016-07-04 2017-02-22 株式会社弘輝 はんだ合金、ヤニ入りはんだ
CN108290249B (zh) 2016-09-13 2020-01-10 千住金属工业株式会社 软钎料合金、焊料球和钎焊接头
WO2018181690A1 (ja) * 2017-03-31 2018-10-04 株式会社日本スペリア社 鉛フリーはんだ合金及びはんだ継手
US10456872B2 (en) 2017-09-08 2019-10-29 Tamura Corporation Lead-free solder alloy, electronic circuit substrate, and electronic device
US11577343B2 (en) * 2017-11-09 2023-02-14 Alpha Assembly Solutions Inc. Low-silver alternative to standard SAC alloys for high reliability applications
US11732330B2 (en) 2017-11-09 2023-08-22 Alpha Assembly Solutions, Inc. High reliability lead-free solder alloy for electronic applications in extreme environments
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
JP6439893B1 (ja) * 2018-05-25 2018-12-19 千住金属工業株式会社 ハンダボール、ハンダ継手および接合方法
JP2018171656A (ja) * 2018-05-28 2018-11-08 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路
JP2019072770A (ja) * 2018-12-05 2019-05-16 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路
TW202403062A (zh) * 2018-12-27 2024-01-16 美商阿爾發金屬化工公司 無鉛焊料組成物
US11581239B2 (en) * 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
EP3754706A1 (en) * 2019-06-20 2020-12-23 IMEC vzw A method for the electrical bonding of semiconductor components
US11270963B2 (en) 2020-01-14 2022-03-08 Sandisk Technologies Llc Bonding pads including interfacial electromigration barrier layers and methods of making the same
JP7305587B2 (ja) * 2020-03-17 2023-07-10 株式会社東芝 半導体装置および検査装置
JP7068370B2 (ja) * 2020-03-19 2022-05-16 千住金属工業株式会社 はんだ合金、はんだボールおよびはんだ継手
JP7492375B2 (ja) * 2020-05-26 2024-05-29 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027441B2 (ja) 1991-07-08 2000-04-04 千住金属工業株式会社 高温はんだ
WO2001078931A1 (fr) * 2000-04-17 2001-10-25 Fujitsu Limited Assemblage par brasure
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
JP4501818B2 (ja) * 2005-09-02 2010-07-14 日立電線株式会社 銅合金材およびその製造方法
JP5019764B2 (ja) * 2006-03-09 2012-09-05 新日鉄マテリアルズ株式会社 鉛フリーハンダ合金、ハンダボール及び電子部材
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
US8395051B2 (en) * 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper

Also Published As

Publication number Publication date
TWI586811B (zh) 2017-06-11
US20140054766A1 (en) 2014-02-27
TW201425595A (zh) 2014-07-01
JP2014027122A (ja) 2014-02-06
US8847390B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
JP5893528B2 (ja) 無鉛はんだバンプ接合構造
TWI527643B (zh) Copper balls, copper ball, soft solder joints, soft solder paste and foam solder
TWI648416B (zh) 核材料和半導體封裝以及形成凸塊電極的方法
KR20160006667A (ko) 반도체 장치 및 반도체 장치의 제조방법
TWI695892B (zh) 焊球、焊料接頭及接合方法
JP2011062736A (ja) 鉛フリー高温用接合材料
TW202210215A (zh) 核材料、電子零件及凸塊電極之形成方法
JP6761199B1 (ja) 核材料、電子部品及びバンプ電極の形成方法
CN109693054B (zh) 芯材料和钎焊接头和凸块电极的形成方法
JP6350967B2 (ja) 半導体装置及びその製造方法
JP6226233B2 (ja) 有芯構造はんだバンプ及びその製造方法
TW202026086A (zh) 焊接球、焊接接頭及接合方法
JP6784053B2 (ja) 電子装置の製造方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6379342B2 (ja) 半導体装置及びその製造方法
JP6969070B2 (ja) はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
WO2015008789A1 (ja) はんだバンプ製造方法
TW201534420A (zh) 鎳球、鎳核球、軟焊接頭、軟焊膏及泡沫焊料
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP2011211057A (ja) 鉛フリーはんだ用プリント配線基板およびその製造方法
JP2005296983A (ja) はんだ合金およびはんだボール
KR20240034096A (ko) 접속핀
KR20240034629A (ko) 전기접속용 금속핀
JP2009200285A (ja) バンプ及びバンプ接続構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150717

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150717

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20151216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160224

R150 Certificate of patent or registration of utility model

Ref document number: 5893528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees