JP6350967B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6350967B2 JP6350967B2 JP2014141236A JP2014141236A JP6350967B2 JP 6350967 B2 JP6350967 B2 JP 6350967B2 JP 2014141236 A JP2014141236 A JP 2014141236A JP 2014141236 A JP2014141236 A JP 2014141236A JP 6350967 B2 JP6350967 B2 JP 6350967B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- liquid phase
- semiconductor
- sintered joint
- phase sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
例えば、特許文献1、2記載の技術においては、ウエハや有機基板の電極上に、電気メッキ法を用いて、小径のピラーを形成し、その上にメッキ法を用いてはんだ金属を形成し、リフロー処理を施すことではんだバンプを形成し、バンプの高さをある程度にまで高く形成している。しかし、メッキ法にてピラー形成、はんだ金属形成しているために、プロセススループットが悪く、また、溶融時のはんだ金属の自重および表面張力によって、バンプが扁平になりバンプ高さが制限されるため、はんだバンプ径に比して、それほど高いアスペクト比のものを得ることはできず、仮に、はんだ金属の載置量を増やしたとしても、隣接する他のはんだバンプに接触してショートを引き起こすおそれが生じるという問題があるため、半導体装置の高密度実装が十分に実現されているとはいえない。
また、特許文献3記載の技術においても、一次はんだバンプ表面のはんだペーストに対して、下向きにしてリフローすることによって、比較的、アスペクト比の高いバンプは形成されるが、アッセンブリ時など、再溶融時に、はんだ金属の自重および表面張力によって自ずとアスペクト比は制約を受け、隣接する溶融はんだ金属バンプと接触することで、電気的導通不良の原因となる恐れがあるため、この技術においても、半導体装置の高密度実装は十分ではない。
したがって、高密度実装を実現する半導体装置およびその製造法が望まれる。
即ち、半導体基板の所定位置に、パッド電極あるいはUBMが僅かに露出する程度の開口を有するマスクを取付け、液相焼結接合部となる接合用ペーストをパッド電極あるいはUBMの中央部分に印刷し、次いで、マスクを取り外し、パッド電極あるいはUBMに塗布された接合用ペーストを液相焼結することにより、パッド電極あるいはUBMのほぼ中央部分に所定の高さを有する液相焼結接合部を作製し得るのである。
(1)相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、一方の半導体基板のパッド電極あるいはアンダーバンプメタル上に、前記パッド電極の径あるいはアンダーバンプメタルの径よりも小径で、かつ、前記一方の半導体基板に対して垂直な方向に延びる芯柱状の液相焼結接合部が形成され、一方の半導体基板と他方の半導体基板は、前記液相焼結接合部の構成成分である低融点金属によって接合されて接続・導通していることを特徴とする半導体装置、
(2)相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置であって、一方の半導体基板及び他方の半導体基板のそれぞれ向かい合う位置のパッド電極あるいはアンダーバンプメタル上に、前記それぞれのパッド電極の径あるいはアンダーバンプメタルの径よりも小径で、かつ、前記それぞれの半導体基板に対して垂直な方向に延びる芯柱状の液相焼結接合部が形成され、一方の半導体基板と他方の半導体基板は、前記それぞれの液相焼結接合部の構成成分である低融点金属によって接合されて接続・導通していることを特徴とする半導体装置、
(3)前記液相焼結接合部は、液相焼結処理時に全ての低融点金属が化合物形成することなく、熱分析により1つ以上の低融点金属に由来するピークを示す材料から構成されていることを特徴とする(1)または(2)に記載の半導体装置、
に特徴を有するものである。
(4)相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に接合用ペーストを印刷塗布し、これを液相焼結処理して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の液相焼結接合部を形成し、一方の半導体基板と他方の半導体基板との間にスペーサーを挟んだ状態で前記液相焼結接合部を、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルに近接して対向配置し、液相焼結接合部を液相焼結処理温度より高い温度で接合熱処理し、液相焼結処理時に化合物化しなかった低融点金属が溶融、凝固することにより、相対向する半導体基板を接合することを特徴とする(1)に記載の半導体装置の製造方法、
(5)相対向する半導体基板をはんだバンプにより相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面及び他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、それぞれ接合用ペーストを印刷塗布し、これを液相焼結処理して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分にそれぞれ小径の液相焼結接合部を形成し、一方の半導体基板と他方の半導体基板との間にスペーサーを挟んだ状態で前記一方の半導体基板の液相焼結接合部と他方の半導体基板の液相焼結接合部とを近接して対向配置し、液相焼結接合部を液相焼結処理温度より高い温度で接合熱処理し、液相焼結処理時に化合物化しなかった低融点金属が溶融、凝固することにより、相対向する半導体基板を接合することを特徴とする(2)に記載の半導体装置の製造方法、
(6)前記液相焼結接合部は、液相焼結処理時に全ての低融点金属が化合物形成することなく、熱分析により1つ以上の低融点金属に由来するピークを示す材料から構成されていることを特徴とする(4)または(5)に記載の半導体装置の製造方法、
に特徴を有するものである。
ここで、「液相焼結」とは、例えば、後記する第一群粉末(相対的に高融点)と第二群粉末(相対的に低融点)の混合粉を含有するペースト材料を焼結して焼結体を形成するに際し、焼結温度にて、形成される焼結体(液相焼結接合部)の形が維持されると同時に、第二群の低融点金属成分のすべてが、第一群粉末の金属成分と化合物を形成してしまうことのないような焼結の形態、言い換えれば、第二群の低融点金属成分の少なくとも一部は、焼結体中で化合物化せずそのまま残っている焼結の形態、をいう。
図2に、本発明の第一の実施の態様における半導体基板Bへの液相焼結接合部の作製工程の概略説明図を示し、図3に、本発明の第一の実施の態様における半導体基板Bに形成される液相焼結接合部の概略模式図を示す。
まず、パッド電極が形成されている半導体基板Bの表面(半導体パッケージ用ウエハ上にUBMが設けられている場合も当然に含むが、以下、UBMについての説明は省略する。)に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け(図2(a)参照)、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて接合用ペーストを印刷する(図2(b)参照)。
次いで、メタルマスクを取り外し(図2(c)参照)、接合用ペーストの種類に応じた温度(例えば、はんだペーストのリフロー温度近傍またはそれ以下の温度)で焼結し、パッド電極のほぼ中央部に、半導体基板Bに垂直な方向に延び、かつ、小径の液相焼結接合部(図2(d)参照)を形成する。
図8に、液相焼結接合部の一例として、第一群粉末であるCuが39質量%、第二群粉末であるSnが61質量%からなる液相焼結接合部のSEM画像を示す。
なお、図2では、パッド電極表面に形成されるUBMの図示を省略しているが、パッド電極上にUBMが設けられている場合も、本発明の範囲に含まれることは勿論である。
図5に示すように低融点金属により半導体基板Bと半導体基板Aが接合されることから、半導体基板相互の付着強度は高く、さらに、液相焼結接合部を小径のものとして形成することによって、ファインピッチ化が可能な半導体装置を作製することができる。
例えば、第一群粉末としては、Cu、Ag、Au、Pt、Pd、Ti、Ni、Fe、Coの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が450℃以上のろう合金粉末及び液相温度が280℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末を用いることができるが、特に、Cu,Ag,Auの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
また、第二群粉末としては、Sn,In,Bi,Gaの内から選ばれた一種又は二種以上の金属粉末、また、液相温度が240℃以下のはんだ合金の合金粉末を用いることができるが、特に、Sn,In,Biの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
上記第一群粉末と第二群粉末の混合粉末を含有するペーストを用い、これを印刷法で半導体基板Aに印刷塗布し、液相焼結することによって、焼結温度があまり高くなく、液相焼結接合部の接合熱処理温度で、化合物形成されなかった低融点金属により、相対する電極パッドまたは液相焼結接合部と接続することができる。
ただし、接合熱処理温度において、全ての低融点金属が化合物形成されないためには、第一群粉末に対する第二群粉末の配合割合を高くすることが必要である。
したがって、本発明では、混合粉末中における第一群粉末の含有量を25〜50質量%とすることが望ましく、35〜50質量%とすることがより望ましい。
接合用ペースト用原料粉末として、第一群粉末と第二群粉末を用意する。
これらの粉末を、接合用ペースト用粉末の総重量を100質量%とした場合に、第二群粉末が50〜70質量%であり、また、残部は第一群粉末となるように配合して混合粉末を作製する。
この混合粉末を、V型混合機等の通常用いられる粉末混合機中で混合する。
次に、接合用ペーストの総重量を100質量%とした時に、好ましくは、フラックスを5〜40質量%、残りは前記混合粉末となるように配合し、この接合用ペーストを、機械混練機等の通常用いられる混練機中で混合することにより、本発明の液相焼結接合部を形成するために使用される接合用ペーストが作製される。
また、接合用ペーストにおけるフラックス含有量が5質量%未満であると、ペースト状にならない。一方、フラックス含有量が40質量%を超えると接合用ペーストの粘度が低すぎて、印刷の際にダレが生じたり、液相焼結処理時に形状が崩れてしまい柱状の液相焼結接合部としての十分な高さが確保できないことから、接合用ペースト中のフラックス含有量を5〜40質量%とすることが望ましく、フラックス含有量を6〜15質量%とすることがさらに望ましい。
まず、半導体基板Bの表面(半導体パッケージ用ウエハ上にUBMが設けられている場合も当然に含む)に、パッド電極のほぼ中央部の表面が露出する程度の小さな開口を有するメタルマスクを取付け(図2(a)参照)、メタルマスクの小さな開口からパッド電極のほぼ中央部の表面にスキージを用いて接合用ペーストを印刷する(図2(b)参照)。
次いで、メタルマスクを取り外し(図2(c)参照)、接合用ペーストの種類に応じた温度で液相焼結処理し、パッド電極のほぼ中央部に、半導体基板Bに垂直な方向に延び、かつ、小径の液相焼結接合部を形成する(図2(d)参照)。
また、半導体基板Aに対しても、同様にして、液相焼結接合部を形成する。
ついで、図2(a)〜(d)の工程で形成された図3に示す液相焼結接合部を備えた半導体基板B及び半導体基板Aを、図6に示すように、それぞれの液相焼結接合部が近接するように対向して配置し、半導体基板A、Bの液相焼結接合部を接合熱処理温度に加熱して、半焼結処理時に化合物形成されなかった低融点金属が溶融することで、半導体基板Bと半導体基板Aを接着し、そして、その後これを冷却することにより、図7に示すように、それぞれの液相焼結接合部同士が接合された状態で半導体基板Aと半導体基板Bが密着接合した半導体装置を作製することができる。
したがって、本発明によれば、より一層の高密度実装化が図られる半導体装置を提供することができる。
表1に、本実施例1で液相焼結接合部を形成するために使用した接合用ペーストA〜Mに含有される粉末の種類、組合せ、配合割合、さらに、フラックスの種類とその含有割合を示す。
なお、接合用ペーストに含有される粉末については、その粒径は1〜5μmであり、平均粒径は、2.5μmである。
プローブピンを用いて半導体パッケージ(ユニット)を無作為に抽出した50個測定した際の導通不良ユニット発生個数を評価した。 なお、本実施例では、プロセスによって異なる一定のスペーサ―を用いて測定するため、十分な高さのない液相焼結接合部ができた場合、短絡しやすくなることから、本試験の結果から不良率の少ないものはファインピッチ化、高密度実装化が可能であるといえる。 表3には、本発明半導体装置1〜16について求めた導通不良発生個数を示す。
実施例2として、第一群粉末あるいは第二群粉末の少なくとも一方を合金粉末とした表4に示す本発明焼結用ペーストN〜Rを用いて、実施例1と同様にして、半導体基板Bに表4に示す液相焼結接合部を作製し、この半導体基板Bと、液相焼結接合部を形成していない半導体基板Aを図4に示すように、半導体基板Bが上方に位置するように、液相焼結接合部が半導体基板Aに近接するように配置し、液相焼結接合部を表5に示される温度で接合熱処理することにより、表5及び図5に示す液相焼結接合部で接続された半導体装置21〜25を製造した。
実施例1と同様にして、本発明半導体装置21〜25について半導体基板Aと半導体基板Bの導通不良発生個数を測定した。
表5に、本発明半導体装置21〜25について求めた導通不良発生個数を示す。
図2(a)〜(d)に示す工程で、パッド電極(直径:60μm)が形成されている半導体基板Aの表面に、パッド電極径より小径の開口(開口直径:43μm、開口ピッチ:100μm)が設けられた厚さ20μmのメタルマスクを載置し、表1に示す接合用ペーストをスキージによりパッド電極表面に印刷塗布し、メタルマスクを取り外した後、印刷塗布した接合用ペーストを、窒素雰囲気のベルト炉で、表2に示す温度で液相焼結処理して、半導体基板Aのパッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する図6に示す4000個の液相焼結接合部を作製した。
次いで、半導体基板Aに形成した上記液相焼結接合部と、実施例1で作製した半導体基板Bの液相焼結接合部を図6に示すように近接させて対向させ、厚み60μmのスペーサーを基板間に挟み、表6に示される温度で接合熱処理して、表6及び図7に示す半導体装置31〜47を作製した。
実施例1と同様にして、本発明半導体装置31〜47について半導体基板Aと半導体基板Bの導通不良発生個数を測定した。
表6に、本発明半導体装置31〜47について求めた導通不良発生個数を示す。
比較のために、パッド電極(直径:60μm)が形成されている半導体基板Aおよび半導体基板Bのいずれか一方の表面に、メタルマスク(開口直径:72μm、開口ピッチ:100μm、厚さ:30μm)を載置し、メタルマスクの開口からスキージを用いて、表7に示すはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表7に示す温度でリフロー処理し、パッド電極の表面に、表8に示す比較例のはんだバンプを4000個作製し、次いで、半導体基板Aおよび半導体基板Bのいずれか一方のパッド電極と他方のはんだバンプを対向させ、厚み60μm,30μmのスペーサーを基板間に挟み、はんだバンプを表8に示す温度で再リフローさせることにより、バンプで接続された比較例半導体装置1〜5を作製した。
表8に、比較例半導体装置1〜5について求めた導通不良発生個数を示す。
Claims (6)
- 相対向する半導体基板を相互に接続・導通してなる半導体装置であって、一方の半導体基板のパッド電極あるいはアンダーバンプメタル上に、前記パッド電極の径あるいはアンダーバンプメタルの径よりも小径で、かつ、前記一方の半導体基板に対して垂直な方向に延びる芯柱状の液相焼結接合部が形成され、一方の半導体基板と他方の半導体基板は、前記液相焼結接合部の構成成分である低融点金属によって接合されて接続・導通していることを特徴とする半導体装置。
- 相対向する半導体基板を相互に接続・導通してなる半導体装置であって、一方の半導体基板及び他方の半導体基板のそれぞれ向かい合う位置のパッド電極あるいはアンダーバンプメタル上に、前記それぞれのパッド電極の径あるいはアンダーバンプメタルの径よりも小径で、かつ、前記それぞれの半導体基板に対して垂直な方向に延びる芯柱状の液相焼結接合部が形成され、一方の半導体基板と他方の半導体基板は、前記それぞれの液相焼結接合部の構成成分である低融点金属によって接合されて接続・導通していることを特徴とする半導体装置。
- 前記液相焼結接合部は、液相焼結処理時に全ての低融点金属が化合物形成することなく、熱分析により1つ以上の低融点金属に由来するピークを示す材料から構成されていることを特徴とする請求項1または2に記載の半導体装置。
- 相対向する半導体基板を相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に接合用ペーストを印刷塗布し、これを液相焼結処理して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に小径の液相焼結接合部を形成し、一方の半導体基板と他方の半導体基板との間にスペーサーを挟んだ状態で前記液相焼結接合部を、他方の半導体基板上のパッド電極あるいはアンダーバンプメタルに近接して対向配置し、液相焼結接合部を液相焼結処理温度より高い温度で接合熱処理して、相対向する半導体基板を接合することを特徴とする請求項1に記載の半導体装置の製造方法。
- 相対向する半導体基板を相互に接続・導通してなる半導体装置の製造方法において、一方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面及び他方の半導体基板上のパッド電極あるいはアンダーバンプメタルの表面に、それぞれ接合用ペーストを印刷塗布し、これを液相焼結処理して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分にそれぞれ小径の液相焼結接合部を形成し、一方の半導体基板と他方の半導体基板との間にスペーサーを挟んだ状態で前記一方の半導体基板の液相焼結接合部と他方の半導体基板の液相焼結接合部とを近接して対向配置し、液相焼結接合部を液相焼結処理温度より高い温度で接合熱処理して、相対向する半導体基板を接合することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記液相焼結接合部は、液相焼結処理時に全ての低融点金属が化合物形成することなく、熱分析により1つ以上の低融点金属に由来するピークを示す材料から構成されていることを特徴とする請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141236A JP6350967B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141236A JP6350967B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018915A JP2016018915A (ja) | 2016-02-01 |
JP6350967B2 true JP6350967B2 (ja) | 2018-07-04 |
Family
ID=55233928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014141236A Active JP6350967B2 (ja) | 2014-07-09 | 2014-07-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6350967B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6379342B2 (ja) * | 2014-07-09 | 2018-08-29 | 三菱マテリアル株式会社 | 半導体装置及びその製造方法 |
JP7228086B2 (ja) * | 2018-07-26 | 2023-02-24 | Dic株式会社 | 導電性ペーストを用いた導電性ピラーの製造方法 |
JP7314515B2 (ja) * | 2019-01-28 | 2023-07-26 | 株式会社レゾナック | 電子部品装置を製造する方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4865245A (en) * | 1987-09-24 | 1989-09-12 | Santa Barbara Research Center | Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds |
US5803340A (en) * | 1995-09-29 | 1998-09-08 | Delco Electronics Corporation | Composite solder paste for flip chip bumping |
JP3446798B2 (ja) * | 1996-11-29 | 2003-09-16 | 日本特殊陶業株式会社 | 接合バンプ付き配線基板 |
JP3827569B2 (ja) * | 2001-12-06 | 2006-09-27 | 旭化成エレクトロニクス株式会社 | 微細パターン接続用回路部品およびその形成方法 |
JP4360646B2 (ja) * | 2006-01-06 | 2009-11-11 | 田中貴金属工業株式会社 | バンプの形成方法 |
-
2014
- 2014-07-09 JP JP2014141236A patent/JP6350967B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016018915A (ja) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101332532B1 (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
JP4753090B2 (ja) | はんだペースト、及び電子装置 | |
TWI505898B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
JP6217836B1 (ja) | 核材料および半導体パッケージおよびバンプ電極の形成方法 | |
JP6255949B2 (ja) | 接合方法、及び半導体装置の製造方法 | |
US20150061129A1 (en) | Bump Electrode, Board Which Has Bump Electrodes, and Method for Manufacturing the Board | |
JP6350967B2 (ja) | 半導体装置及びその製造方法 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP2004349487A (ja) | 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器 | |
KR102314236B1 (ko) | 고온 안정성을 가진 접합 페이스트 및 그의 제조방법 | |
JP6226233B2 (ja) | 有芯構造はんだバンプ及びその製造方法 | |
JP6379342B2 (ja) | 半導体装置及びその製造方法 | |
JP2016115846A (ja) | ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体 | |
KR101983510B1 (ko) | 핵재료 및 납땜 이음 및 범프 전극의 형성 방법 | |
JP6156136B2 (ja) | はんだバンプの焼結芯を形成するための芯用ペースト | |
JP5147349B2 (ja) | バンプ形成用ペースト、及びバンプ構造体 | |
TWI576933B (zh) | 封裝結構的形成方法 | |
JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JPWO2009034628A1 (ja) | はんだプリコート基板、実装基板およびはんだプリコート方法 | |
US20040096688A1 (en) | Lead-free joining material and joining method using the same | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP6379650B2 (ja) | 半導体装置の製造方法 | |
JP2009200285A (ja) | バンプ及びバンプ接続構造体 | |
Tian et al. | The reliability of high-lead solder joints in flip-chip devices | |
JP2006024659A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6350967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180527 |