JP5887638B2 - 発光ダイオード - Google Patents
発光ダイオード Download PDFInfo
- Publication number
- JP5887638B2 JP5887638B2 JP2012114898A JP2012114898A JP5887638B2 JP 5887638 B2 JP5887638 B2 JP 5887638B2 JP 2012114898 A JP2012114898 A JP 2012114898A JP 2012114898 A JP2012114898 A JP 2012114898A JP 5887638 B2 JP5887638 B2 JP 5887638B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- type semiconductor
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 430
- 239000000758 substrate Substances 0.000 claims description 273
- 239000004065 semiconductor Substances 0.000 claims description 267
- 229910052710 silicon Inorganic materials 0.000 claims description 104
- 239000010703 silicon Substances 0.000 claims description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 103
- 239000012790 adhesive layer Substances 0.000 claims description 44
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 230000001788 irregular Effects 0.000 description 32
- 239000002184 metal Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000005286 illumination Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005496 eutectics Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本開示は、発光ダイオード及びその製造方法に関し、より詳細には、フリップチップ型の発光ダイオード及びその製造方法に関する。
［優先権情報］
本願は、２０１１年５月３０日出願の米国仮出願６１／４９１，３０７号及び２０１１年８月２５日出願の米国仮出願６１／５２７，５８６号の優先権を主張するものであり、前記出願の内容は、参照により本明細書に組み込まれる。
本願は、２０１１年５月３０日出願の米国仮出願６１／４９１，３０７号及び２０１１年８月２５日出願の米国仮出願６１／５２７，５８６号の優先権を主張するものであり、前記出願の内容は、参照により本明細書に組み込まれる。
発光ダイオード（ＬＥＤ）パッケージの従来の製造方法では、複数の金のボールを基板の電極上に配置し、共晶接合を使用して、フリップチップ型のＬＥＤを、基板の対応する電極と電気的に接続する。その後、ＬＥＤチップと基板との間の空間に、電気的に絶縁性を有するコロイド（以下、"アンダーフィル"と称する）を供給して、反射性を高めている。従って、フリップチップ法では、水平型のチップ電極による光の遮蔽の問題が生じ、それにより、照明効率が低くなっている。また、フリップチップ法による基板へのＬＥＤの接合（ボンディング）では、アライメントが不十分になる場合があり、これによって照明に不均一性が発生する場合がある。更に、ＬＥＤと基板との間のアンダーフィルは、望ましくない反射性を有する上に、製造コストが高くなる傾向がある。
従来のフリップチップ型のＬＥＤは、通常、Ｎ型半導体層、Ｐ型半導体層及び発光層を有する。複数の導電性金属プラグが、フリップチップ型のＬＥＤを貫通するように設けられ、Ｐ型半導体層から、発光層を介して、Ｎ型半導体層に至るように設けられる。フリップチップ型ＬＥＤの底面層に設けられるＮ型電極は、複数の導電性金属プラグと接続される。フリップチップ型ＬＥＤの底面層に設けられるＰ型電極は、Ｐ型半導体層と接続される。そして、電気接続のための金のボールを使用することなく、共晶接合又はリフローにより、フリップチップ型ＬＥＤが基板上の電極に電気的に接続される。この方法は、ＬＥＤチップを基板にフリップチップ方法でボンディングする時のミスアライメントの問題に対処できるだけでなく、アンダーフィルを必要としないという利点を有する。しかしながら、この方法でフリップチップ型ＬＥＤと基板とを電気的に接続すると、半導体層（メサ又はエピ）と基板電極との間の距離が非常に近いために、共晶接合又はリフローをした後に、逆電流又はショートが生じる場合がある。
上記のような従来のＬＥＤパッケージに関する問題を解決するために、本開示では、シリコン基板又は電気的に絶縁された基板を含むＬＥＤチップを提供する。ＬＥＤチップは、透明な基板、及び、透明な基板の表面上に形成されたＮ型半導体層、発光層及びＰ型半導体層を含む半導体層を備える。ＬＥＤチップは更に、Ｐ型半導体層とシリコン基板又は電気的に絶縁された基板との間に、コンタクト層を備える。ＬＥＤチップは、シリコン基板又は電気的絶縁基板の底面からＮ型半導体層までを貫通する複数の第１金属導電プラグと、シリコン基板又は電気的絶縁基板の底面からＰ型半導体層までを貫通する複数の第２金属導電プラグと、シリコン基板又は電気的絶縁基板の底面に設けられ第１金属導電プラグと電気的に接続されるＮ型電極と、シリコン基板又は電気的絶縁基板の底面に設けられ第２金属導電プラグと電気的に接続されるＰ型電極とを備える。ＬＥＤチップは、フリップチップ型の方法により、基板と電気的に接続される。したがって、シリコン基板又は電気的絶縁基板は、ＬＥＤフリップチップ構造を高い位置に配置することが可能となるので、逆電流及び短絡現象の発生を回避することができる。更に、シリコン基板又は電気的絶縁基板は、高い電流によるＬＥＤフリップチップ構造の絶縁破壊を回避するべく、ツェナーダイオードであってもよい。
本開示の上記の実施形態では、複数の導電性金属プラグが、シリコン基板又は電気的に絶縁された基板に、ダマシンプロセスによって形成される。そして、シリコン基板又は電気的に絶縁された基板が、共晶接合により、ＬＥＤチップの半導体層と接合される。
本開示の上記の実施形態では、シリコン基板又は電気的絶縁基板は、ＬＥＤチップの半導体層に接合される。フォトリソグラフィー及び金属堆積によって、複数の第１金属導電プラグ及び複数の第２金属導電プラグが、ＬＥＤチップ内に形成される。絶縁層が、金属導電プラグの側面付近に形成されるため、電気接続による短絡を回避できる。
本開示の上記の実施形態では、ＬＥＤチップの透明基板は更に、透明基板の他方の側の半導体層上に設けられるパターニングされた構造を有する。パターニングされた構造は、照明を向上させる規則的なパターン又は不規則なパターンを含んでもよい。
本開示の上記の実施形態では、ＬＥＤチップのＰ型電極及びＮ型電極は、共晶接合又はリフローによって、基板上の電極と電気的に接続されてもよい。
本開示の上記の実施形態では、ＬＥＤフリップチップ構造の上方に、光学変換材料を配置してもよい。光学変換材料は、ＬＥＤフリップチップ構造によって励起されて、光混合したときに白色光を生成してもよい。
一側面において、フリップチップ型ＬＥＤは、基板及びＬＥＤチップを備えてもよい。基板は、第１面及び第１面と対向する第２面を有する本体、第１面上に設けられた複数の第３パッド、第１面上に設けられた第４パッド、第２面上に設けられた第１電極、第２面上に設けられた第２電極、本体を貫通し第３のパッドと第１電極とを電気的に接続する複数の第１ビア、及び、本体を貫通し第４パッドを第２電極に電気的に接続する第２ビアを有する。ＬＥＤチップは、基板に接合されるフリップチップであってもよく、透明基板、透明基板上に設けられた第１型半導体層、第１型半導体層上に設けられる第２型半導体層、第１型半導体層と第２型半導体層との間に設けられた活性半導体層、第１型半導体層に配置され電気的に第３パッドと接続される第１パッド、及び、第２型半導体層に配置され第４パッドと電気的に接続される第２パッドを備える。
別の側面では、フリップチップ型ＬＥＤは、第１面と第１面に対向する第２面を有する本体を有する基板を備えてもよい。フリップチップ型ＬＥＤは更に、第２面に設けられた第１電極、及び、第２面に設けられた第２電極を備えてもよい。フリップチップ型ＬＥＤは更に、透明基板、透明基板上に設けられた第１型半導体層、第１型半導体層上に設けられた第２型半導体層、第１型半導体層と第２型半導体層との間上に設けられた活性半導体層、第２型半導体層と基板の第１面との間に設けられた接着層、基板の本体、接着層、第２型半導体層及び活性半導体層を貫通する複数の第１ビア、及び、基板の本体を貫通する第２ビアを供える。第１ビアは、第１型半導体層及び第１電極に電気的に接続されてもよい。第２ビアは、第２型半導体層及び第２電極に電気的に接続されてもよい。
一側面において、フリップチップ型ＬＥＤを製造する方法は、第１面及び第１面に対向する第２面を有する本体、第１面に設けられた複数の第３パッド、第１面に設けられた第４パッド、第２面に設けられた第１電極、第２面に設けられる第２電極、本体を貫通しそれぞれが第３パッドのうちの１つに電気的に接続される複数の第１ビア、及び、本体を貫通し第４パッドと第２電極とに電気的に接続される第２ビアを備える基板を提供してもよい。方法はまた、透明基板、透明基板上に設けられた第１型半導体層、第１型半導体層上に設けられた第２型半導体層、第１型半導体層と第２型半導体層との間に設けられた活性半導体層、第１型半導体層上に設けられた第１パッド、及び、第２型半導体層に設けられた第２パッドを備えるＬＥＤチップを提供してもよい。方法は更に、第１パッド及び第２パッドがそれぞれ、第３パッド及び第４パッドに電気的に接続されるように、基板とＬＥＤチップとを接合する工程を備えてもよい。
別の側面では、フリップチップ型ＬＥＤの製造方法は、透明基板を用意する工程と、第１型半導体層を透明基板に形成する工程と、第１型半導体基板に活性半導体層を形成する工程と、活性半導体基板に第２型半導体層を形成する工程と、第２型半導体基板に接着層を形成する工程と、第１面及び第１面に対向する第２面を有する本体を有する基板を形成する工程と、基板の本体、接着層、第２型半導体層及び活性半導体層を貫通する複数の第１ビアを形成する工程と、基板の本体を貫通する第２ビアを形成する工程と、第１ビアと電気的に接続される第１電極を基板本体の第２面に形成する工程と、第２ビアと電気的に接続される第２電極を基板本体の第２面に形成する工程とを備える。
様々な実施形態において、基板は、シリコン基板又は電気的絶縁基板であってもよい。シリコン基板の場合、電気絶縁層をビアの壁面及びシリコン基板の表面に設ける必要がある。電気絶縁基板の場合には、電気絶縁層は必要ない。
本開示の様々な実施形態の利点及び有益な点の理解を助けるべく、添付の図面を参照して以下の実施形態の詳細な説明を提供する。
本開示は、以下の詳細な記載及び添付の図面を参照した例を読むことにより、より完全に理解されるであろう。
［第１実施形態］
図１〜図３に示すように、本開示は、シリコン基板２０及びＬＥＤチップ１０を備えるフリップチップ型ＬＥＤ３０を提供する。シリコン基板２０は、本体４３、複数の第３パッド２３、第４パッド２４、第１電極２５、第２電極２６、複数の第１ビア２１、及び、第２ビア２２を有する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。第３パッド２３は、第１面２０ａに設けられている。第４パッド２４も、第１面２０ａに設けられている。第１電極２５は、第２面２０ｂの下に設けられる。第２電極２６も、第２面２０ｂの下に設けられる。第１ビア２１は、シリコン基板２０の本体４３を貫通し、電気的に少なくとも１つの第３パッド２３と第１電極２５とを接続する。第２ビア２２は、シリコン基板２０の本体４３を貫通し、電気的に少なくとも１つの第４パッド２４と第２電極２６とを接続する。
図１〜図３に示すように、本開示は、シリコン基板２０及びＬＥＤチップ１０を備えるフリップチップ型ＬＥＤ３０を提供する。シリコン基板２０は、本体４３、複数の第３パッド２３、第４パッド２４、第１電極２５、第２電極２６、複数の第１ビア２１、及び、第２ビア２２を有する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。第３パッド２３は、第１面２０ａに設けられている。第４パッド２４も、第１面２０ａに設けられている。第１電極２５は、第２面２０ｂの下に設けられる。第２電極２６も、第２面２０ｂの下に設けられる。第１ビア２１は、シリコン基板２０の本体４３を貫通し、電気的に少なくとも１つの第３パッド２３と第１電極２５とを接続する。第２ビア２２は、シリコン基板２０の本体４３を貫通し、電気的に少なくとも１つの第４パッド２４と第２電極２６とを接続する。
更に、シリコン基板２０には、第１ビア２１と本体４３との間、第２ビア２２と本体４３との間、本体４３の側面、及び、第１ビア２１と第２ビア２２が貫通しない第１面２０ａ及び第２面２０ｂの部分に、電気絶縁層２８が設けられる。
ＬＥＤチップ１０は、フリップチップ法によりシリコン基板２０の上に設けられ、ＬＥＤチップ１０は、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、少なくとも１つの第１パッド１４、及び、少なくとも１つの第２パッド１５を有する。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。第１パッド１４は、エピ型積層構造１２の第２型半導体層１２ａに設けられ、第３パッド２３に電気的に接続される。第２パッド１５は、エピ型積層構造１２の第２型半導体層１２ａに設けられ、第４パッド２４に電気的に接続される。
一実施形態において、ＬＥＤチップ１０は更に、エピ型積層構造１２の第２型半導体層１２ａに設けられる電気絶縁層１６を有し、第１パッド１４と第２パッド１５を分離する。一実施形態において、第２パッド１５と第２型半導体層１２ａとの間及び電気絶縁層１６と第２型半導体層１２ａとの間に、均一な電流分配層又は電流拡散層１７を配置してもよい。このような電流分配層又は電流拡散層１７は、例えば、金属の導電層又は透明な導電層である。更に、シリコン基板２０の本体４３の周辺部の側面は、第２面２０ｂにほぼ垂直である。一実施形態において、第１パッド１４と第２パッド１５との間の距離ｄ１、第３パッド２３と第４パッド２４との間の距離ｄ２、及び、第１電極２５と第２電極２６との間の距離ｄ３は、ほぼ同じである。これに替えて、第１パッド１４と第２パッド１５との間の距離ｄ１は、第３パッド２３と第４パッド２４との間の距離ｄ２、及び、第１電極２５と第２電極２６との間の距離ｄ３よりも大きくてもよい。一実施形態において、ＬＥＤチップ１０の周辺面は、シリコン基板２０の本体４３の周辺面と同一平面を成す、対応している又は揃えられている。シリコン基板２０は、フリップチップ型ＬＥＤ３０全体の放熱性を改善させる。
一実施形態において、第１型半導体層１２ｃは、Ｐ型半導体層であり、第２型半導体層１２ａは、Ｎ型半導体層である。第１パッド１４及び第２パッド１５はそれぞれ、Ｐ型コンタクト層及びＮ型コンタクト層である。これに替えて、第１型半導体層１２ｃは、Ｎ型半導体層であり、第２型半導体層１２ａは、Ｐ型半導体層であってもよい。この場合、第１パッド１４及び第２パッド１５はそれぞれ、Ｎ型コンタクト層及びＰ型コンタクト層である。透明基板１１は、サファイアであってもよい。フリップチップ型ＬＥＤ３０は更に、ＬＥＤチップ１０とシリコン基板２０との間に接着層を備えてもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。ＬＥＤチップ１０は更に、エピ型の積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂを貫通し、第１パッド１４とエピ型積層構造１２の第１型半導体層１２ｃとを電気的に接続する複数の第３ビア１３を備えてもよい。第３ビア１３の数は、第１ビア２１の数に等しくてもよく、この場合、電流拡散の効果を向上させることができる。第３パッド２３、第１電極２５及び第１パッド１４の配置は、アプリケーションに応じて変更することができ、１つのパッド、複数のパッド、１つの電極、複数の電極、１つのコンタクト層又は複数のコンタクト層のような組み合わせを含んでもよい。パッド、電極及びコンタクト層の数はそれぞれ、第３ビア１３の数又は第１ビア２１の数に等しくてもよい。更に、ＬＥＤチップ１０は、第３ビア１３、第２型半導体層１２ａ及び活性半導体層１２ｂの間に電気絶縁層１３ａを有し、それにより、第３ビア１３、第２型半導体層１２ａ及び活性半導体層１２ｂを分離してもよい。更に、ＬＥＤチップ１０において、例えば、第１パッド１４又は第２パッド１５の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ１０の外へ到達させることにより、ＬＥＤチップ１０の照明効果を向上させてもよい。
図１〜図３に示すように、本開示は更に、以下に説明するフリップチップ型ＬＥＤ３０の製造方法を提供する。
最初に、本体４３を備えるシリコン基板２０を準備する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。
複数のスルーホール２７が、シリコン基板２０の本体４３を貫通するように形成される。スルーホールの形成は、レーザー、機械的手段又はエッチングを使用して、シリコン基板２０に孔を空けることによって行われてもよい。
その後、電気絶縁層２８を、シリコン基板２０の本体４３及びスルーホール２７に形成する。電気絶縁層２８は、スルーホール２７の壁面、及び、シリコン基板２０の本体４３の側面に設けられる。更に、電気絶縁層２８が、スルーホール２７が設けられていない第１面２０ａ及び第２面２０ｂの領域に設けられる。これは、蒸着法によって達成されてもよい。
次に、金属層２９がシリコン基板２０の本体４３に形成され、スルーホール２７が金属層２９で満たされる。これは、電気めっき又は蒸着によって達成されてもよい。
そして、金属層２９が平坦化処理され、複数の第１ビア２１及び第２ビア２２が形成される。これは、化学機械研磨（ＣＭＰ）又はエッチングによって達成されてもよい。
そして、複数の第３パッド２３、第４パッド２４、第１電極２５及び第２電極２６が形成される。第３パッド２３は、第１ビア２１によって電気的に第１電極２５と接続される。第４パッド２４は、第２ビア２２を介して、第２電極２６と電気的に接続される。これは、金属層電気めっき（又は堆積）及び平坦化処理（ＣＭＰ又はエッチングを使用した）によって達成されてもよい。
このようにして、シリコン基板２０の処理が完了する。シリコン基板２０は、本体４３、複数の第３パッド２３、第４パッド２４、第１電極２５、第２電極２６、複数の第１ビア２１、及び、第２ビア２２を有する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。第３パッド２３及び第４パッド２４は、第１面２０ａに設けられている。第１電極２５及び第２電極２６は、第２面２０ｂに設けられる。第１ビア２１は、シリコン基板２０の本体４３を貫通し、電気的に第３パッド２３と第１電極２５とを接続する。第２ビアは、シリコン基板２０の本体４３を貫通し、電気的に第４パッド２４と第２電極２６とを接続する。更に、シリコン基板２０は、電気絶縁層２８を有する。電気絶縁層２８は、第１ビア２１と本体４３との間、第２ビア２２と本体４３との間、本体の側面、及び、スルーホール２７が貫通しない第１面２０ａ及び第２面２０ｂの領域４３に設けられる。
透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、少なくとも１つの第１パッド１４、及び、少なくとも１つの第２パッド１５を有するＬＥＤチップ１０が、設けられる。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。第１パッド１４は、エピ型積層構造１２の第１型半導体層１２ｃに設けられ、第２パッド１５は、エピ型積層構造１２の第２型半導体層１２ａに設けられる。
その後、シリコン基板２０及びＬＥＤチップ１０が互いに接合される。これにより、第１パッド１４及び第２パッド１５がそれぞれ、第３パッド２３及び第４パッド２４と電気的に接続される。
ＬＥＤチップ１０は更に、エピ型積層構造１２の第２型半導体層１２ａに設けられる電気絶縁層１６を有し、第１パッド１４と第２パッド１５を分離する。
一実施形態において、シリコン基板の大きな１片とＬＥＤウェハとの間で、アライメント型のフリップチップボンディングが実行されて、フリップチップボンディング構造が形成される。一実施形態において、シリコン基板の大きな１片は、複数のシリコン基板２０を含み、ＬＥＤウェハは、複数のＬＥＤチップ１０を含む。そして、フリップチップボンディング構造は、複数の個々のフリップチップ型ＬＥＤ３０へと切断される。
別の実施形態では、シリコン基板の大きな１片と複数のＬＥＤチップ１０との間で、アライメント型のフリップチップボンディングがまず実行される。一実施形態において、シリコン基板の大きな１片は、複数のシリコン基板２０を含む。そして、シリコン基板の大きな１片が、複数の個々のフリップチップ型ＬＥＤ３０へと切断される。
更なる別の実施形態では、複数のシリコン基板２０とＬＥＤウェハとの間で、アライメント型のフリップチップボンディングがまず実行される。一実施形態において、ＬＥＤウェハは、複数のＬＥＤチップ１０を含む。そして、ＬＥＤウェハが、複数の個々のフリップチップ型ＬＥＤ３０へと切断される。
更なる実施形態において、シリコン基板２０とＬＥＤチップ１０との間のアライメント型フリップチップ接合が実行される。そして、フリップチップ型ＬＥＤ３０が、切断工程を行うことなく形成される。
一実施形態において、第１型半導体層１２ｃはＰ型半導体層であり、第２型半導体層１２ａはＮ型半導体層であり、第１パッド１４及び第２パッド１５はそれぞれ、Ｐ型コンタクト層及びＮ型コンタクト層である。これに替えて、第１型半導体層１２ｃはＮ型半導体層であり、第２型半導体層１２ａはＰ型半導体層であり、第１パッド１４及び第２パッド１５はそれぞれ、Ｎ型コンタクト層及びＰ型コンタクト層であってもよい。透明基板１１は、サファイアであってもよい。一実施形態において、接合工程は、ＬＥＤチップ１０とシリコン基板２０との間に接着層を形成することを含む。接着層は、少なくとも１つのオーミック層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。ＬＥＤチップ１０は更に、エピ型の積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂを貫通し、第１パッド１４とエピ型積層構造１２の第１型半導体層１２ｃとを電気的に接続する複数の第３ビア１３を備えてもよい。更に、ＬＥＤチップ１０は、電気絶縁層１３ａを有してもよい。第３ビア１３、第２型半導体層１２ａ及び活性半導体層１２ｂの間に電気絶縁層１３ａを設け、第３ビア１３、第２型半導体層１２ａ及び活性半導体層１２ｂを分離してもよい。更に、ＬＥＤチップ１０において、例えば、第１パッド１４又は第２パッド１５の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ１０の外へ到達させることにより、ＬＥＤチップ１０の照明効果を向上させてもよい。
［第２実施形態］
図４〜図５に示すように、本開示は更に、シリコン基板２０、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、接着層、複数の第１ビア４４、第２ビア４５、第１電極２５、及び、第２電極２６を備えるフリップチップ型ＬＥＤ５０を提供する。シリコン基板２０は、本体４３を有する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。第１電極２５及び第２電極２６は、第２面２０ｂの下に設けられる。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。接着層は、第２型半導体層１２ａとシリコン基板２０の第１面２０ａとの間に設けられ、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、シリコン基板２０の第１面２０ａと接触している。第１ビア４４は、シリコン基板２０の本体４３、接着層（例えば、バリア層４１及び接合層４２）、第２型半導体層１２ａ、及び、エピ型積層構造１２の活性半導体層１２ｂを貫通する。第１ビア４４は、エピ型積層構造１２の第１型半導体層１２ｃと第１電極２５とを電気的に接続する。第２ビア４５は、シリコン基板２０の本体４３を貫通し、エピ型積層構造１２の第２型半導体層１２ａと第２電極２６とを電気的に接続する。一実施形態において、第２ビア４５は、シリコン基板２０の本体４３及び接着層（例えば、バリア層４１及び接合層４２）を貫通する。更に、シリコン基板２０の本体４３の周辺部の側面は、第２面２０ｂにほぼ垂直である。シリコン基板２０は、フリップチップ型ＬＥＤ５０全体の放熱性を改善させる。
図４〜図５に示すように、本開示は更に、シリコン基板２０、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、接着層、複数の第１ビア４４、第２ビア４５、第１電極２５、及び、第２電極２６を備えるフリップチップ型ＬＥＤ５０を提供する。シリコン基板２０は、本体４３を有する。シリコン基板２０の本体４３は、第１面２０ａ、及び、第１面２０ａに対向する第２面２０ｂを有する。第１電極２５及び第２電極２６は、第２面２０ｂの下に設けられる。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。接着層は、第２型半導体層１２ａとシリコン基板２０の第１面２０ａとの間に設けられ、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、シリコン基板２０の第１面２０ａと接触している。第１ビア４４は、シリコン基板２０の本体４３、接着層（例えば、バリア層４１及び接合層４２）、第２型半導体層１２ａ、及び、エピ型積層構造１２の活性半導体層１２ｂを貫通する。第１ビア４４は、エピ型積層構造１２の第１型半導体層１２ｃと第１電極２５とを電気的に接続する。第２ビア４５は、シリコン基板２０の本体４３を貫通し、エピ型積層構造１２の第２型半導体層１２ａと第２電極２６とを電気的に接続する。一実施形態において、第２ビア４５は、シリコン基板２０の本体４３及び接着層（例えば、バリア層４１及び接合層４２）を貫通する。更に、シリコン基板２０の本体４３の周辺部の側面は、第２面２０ｂにほぼ垂直である。シリコン基板２０は、フリップチップ型ＬＥＤ５０全体の放熱性を改善させる。
一実施形態において、第１型半導体層１２ｃは、Ｐ型半導体層であり、第２型半導体層１２ａは、Ｎ型半導体層である。これに替えて、第１型半導体層１２ｃは、Ｎ型半導体層であり、第２型半導体層１２ａは、Ｐ型半導体層であってもよい。透明基板１１は、サファイアであってもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。第１電極２５は、１つの電極又は複数の電極を含んでもよく、第１電極の数は、第１ビア４４の数に等しくてもよい。
一実施形態において、フリップチップ型ＬＥＤ５０は更に、電気絶縁層４４ａを備えてもよい。電気絶縁層４４ａは、第１ビア４４とシリコン基板２０の本体４３との間、第１ビア４４と接着層（例えば、バリア層４１及び接合層４２）との間、第１ビア４４とエピ型積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂとの間、第２ビア４５とシリコン基板２０の本体４３との間、及び、シリコン基板２０の本体４３の側面に設けられてもよい。更に、電気絶縁層４４ａは、第１ビア４４及び第２ビア４５が設けられていない第２面２０ｂの領域に設けられてもよい。更に、電気絶縁層は、接合層４２とシリコン基板２０の本体４３との間に設けられてもよい。更に、フリップチップ型ＬＥＤチップ５０において、例えば、第１電極２５又は第２電極２６の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ５０の外へ到達させることにより、ＬＥＤチップ５０の照明効果を向上させてもよい。
図４〜図５に示すように、本開示は更に、以下に説明するフリップチップ型ＬＥＤ５０の製造方法を提供する。
始めに、透明基板１１を準備する。
次に、第１型半導体層１２ｃを、透明基板１１上に形成する。
そして、活性半導体層１２ｂが、第１型半導体層１２ｃに形成される。
続いて、第２型半導体層１２ａが活性半導体層１２ｂ上に形成される。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。
その後、接着層が、エピ型積層構造１２の第２型半導体層１２ａ上に形成される。
次に、シリコン基板２０が、接着層の上に形成される。シリコン基板２０は、第１面２０ａ及び第１面２０ａに対向する第２面２０ｂを有する本体４３を含む。第１面２０ａは、接着層と接する。接着層は、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、シリコン基板２０の第１面２０ａと接触している。
そして、複数の第１スルーホール４７及び第２スルーホール４８が形成される。第１スルーホール４７は、シリコン基板２０の本体４３、接合層４２、バリア層４１、第２型半導体層１２ａ及び活性半導体層１２ｂを貫通する。第２スルーホール４８は、シリコン基板２０の本体４３を貫通する。スルーホールの形成は、レーザー、機械的手段又はエッチングを使用して、シリコン基板２０に孔を空けることによって行われてもよい。
次に、電気絶縁層４４ａが、シリコン基板２０の本体４３、第１スルーホール４７及び第２スルーホール４８に形成される。特に、電気絶縁層４４ａは、第１スルーホール４７及び第２スルーホール４８の壁面に設けられる。電気絶縁層４４ａはまた、第１ルーホール４７及び第２スルーホール４８が設けられていない第２面２０ｂのような、シリコン基板２０の本体４３の側面に設けられる。
そして、複数の第１ビア４４が、シリコン基板２０の本体４３、接着層（例えば、バリア層４１及び接合層４２）、及び、エピ型積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂを貫通するように形成される。これは、金属層電気めっき（又は堆積）及び平坦化処理（ＣＭＰ又はエッチングを使用した）によって達成されてもよい。
次に、第２ビア４５が、シリコン基板２０の本体４３及び接着層（例えば、バリア層４１及び接合層４２）を貫通するように形成される。
その後、第１電極２５が、電気的に第１ビア４４と接続されるように、シリコン基板２０の第２面２０ｂ上に形成される。
第２電極２６が、電気的に第２ビア４５と接続されるように、シリコン基板２０の第２面２０ｂ上に形成される。
一実施形態において、始めに、半導体ウェハ処理が実行される。そして、複数のフリップチップ型ＬＥＤ５０を別個にするべく、切断プロセスが実行される。
一実施形態において、第１型半導体層１２ｃは、Ｐ型半導体層であり、第２型半導体層１２ａは、Ｎ型半導体層である。これに替えて、第１型半導体層１２ｃは、Ｎ型半導体層であり、第２型半導体層１２ａは、Ｐ型半導体層であってもよい。透明基板１１は、サファイアであってもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。電気絶縁層４４ａは、第１ビア４４とシリコン基板２０の本体４３との間、第１ビア４４と接着層（例えば、バリア層４１及び接合層４２）との間、第１ビア４４とエピ型積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂとの間、第２ビア４５とシリコン基板２０の本体４３との間に設けられてもよい。電気絶縁層４４ａはまた、第１ビア４４及び第２ビア４５が設けられていない第２面２０ｂのような、シリコン基板２０の本体４３の側面に設けられる。更に、電気絶縁層は、接合層４２とシリコン基板２０の本体４３との間に設けられてもよい。更に、フリップチップ型ＬＥＤチップ５０において、例えば、第１電極２５又は第２電極２６の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ５０の外へ到達させることにより、ＬＥＤチップ５０の照明効果を向上させてもよい。
［第３実施形態］
図１及び図６〜７に示すように、本開示は更に、シリコン基板又は電気的絶縁基板６０、及び、ＬＥＤチップ１０を備えるフリップチップ型ＬＥＤ７０を提供する。説明を簡略にするため、ＬＥＤチップ１０の詳細については繰り返し記載しない。電気的絶縁基板６０は、本体６９、複数の第１パッド６３、第２パッド６４、第１電極６５、第２電極６６、複数の第１ビア６１、及び、第２ビア６２を有する。電気的絶縁基板６０の本体６９は、第１面６０ａ、及び、第１面６０ａに対向する第２面６０ｂを有する。第１パッド６３及び第２パッド６４は、第１面６０ａに設けられている。第１電極６５及び第２電極６６は、第２面６０ｂに設けられる。第１ビア６１は、電気的絶縁基板６０の本体６９を貫通し、電気的に第１パッド６３と第１電極６５とを接続する。第２ビア６２は、電気的絶縁基板６０の本体６９を貫通し、電気的に第２パッド６４と第２電極６６とを接続する。一実施形態において、電気的絶縁基板６０の本体６９の周辺部の側面は、第２面６０ｂにほぼ垂直である。一実施形態において、第１パッド１４と第２パッド１５との間の距離ｄ１、第１パッド６３と第２パッド６４との間の距離ｄ４、及び、第１電極６５と第２電極６６との間の距離ｄ５は、ほぼ同じである。これに替えて、第１パッド１４と第２パッド１５との間の距離ｄ１は、第１パッド６３と第２パッド６４との間の距離ｄ４、及び、第１電極６５と第２電極６６との間の距離ｄ５よりも大きくてもよい。一実施形態において、ＬＥＤチップ１０の周辺面は、電気的絶縁基板６０の本体６９の周辺面と同一平面を成す、対応している又は揃えられている。
図１及び図６〜７に示すように、本開示は更に、シリコン基板又は電気的絶縁基板６０、及び、ＬＥＤチップ１０を備えるフリップチップ型ＬＥＤ７０を提供する。説明を簡略にするため、ＬＥＤチップ１０の詳細については繰り返し記載しない。電気的絶縁基板６０は、本体６９、複数の第１パッド６３、第２パッド６４、第１電極６５、第２電極６６、複数の第１ビア６１、及び、第２ビア６２を有する。電気的絶縁基板６０の本体６９は、第１面６０ａ、及び、第１面６０ａに対向する第２面６０ｂを有する。第１パッド６３及び第２パッド６４は、第１面６０ａに設けられている。第１電極６５及び第２電極６６は、第２面６０ｂに設けられる。第１ビア６１は、電気的絶縁基板６０の本体６９を貫通し、電気的に第１パッド６３と第１電極６５とを接続する。第２ビア６２は、電気的絶縁基板６０の本体６９を貫通し、電気的に第２パッド６４と第２電極６６とを接続する。一実施形態において、電気的絶縁基板６０の本体６９の周辺部の側面は、第２面６０ｂにほぼ垂直である。一実施形態において、第１パッド１４と第２パッド１５との間の距離ｄ１、第１パッド６３と第２パッド６４との間の距離ｄ４、及び、第１電極６５と第２電極６６との間の距離ｄ５は、ほぼ同じである。これに替えて、第１パッド１４と第２パッド１５との間の距離ｄ１は、第１パッド６３と第２パッド６４との間の距離ｄ４、及び、第１電極６５と第２電極６６との間の距離ｄ５よりも大きくてもよい。一実施形態において、ＬＥＤチップ１０の周辺面は、電気的絶縁基板６０の本体６９の周辺面と同一平面を成す、対応している又は揃えられている。
電気的絶縁基板６０は、電気的には伝導しないが、熱伝導性を有する基板であってもよい。フリップチップ型ＬＥＤ７０は更に、ＬＥＤチップ１０と電気的絶縁基板６０との間に接着層を備えてもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。第３ビア１３の数は、第１ビア６１の数と等しくてもよい。第１パッド６３、第１電極６５及び第１パッド１４の配置は、アプリケーションに応じて変更することができ、１つのパッド、複数のパッド、１つの電極、複数の電極、１つのコンタクト層又は複数のコンタクト層のような組み合わせを含んでもよい。パッド、電極及びコンタクト層の数はそれぞれ、第３ビア１３の数又は第１ビア６１の数に等しくてもよい。電気的絶縁基板６０は、フリップチップ型ＬＥＤ７０全体の放熱性を改善させる。
図１及び図６〜７に示すように、本開示は更に、以下に説明するフリップチップ型ＬＥＤ７０の製造方法を提供する。
最初に、電気的絶縁基板６０が用意される。電気的絶縁基板６０は、第１面６０ａ及び第１面６０ａに対向する第２面６０ｂを有する本体６９を含む。
次に、電気的絶縁基板６０の本体６９を貫通する複数のスルーホール６７が形成される。スルーホールの形成は、レーザー、機械的手段又はエッチングを使用して、電気的絶縁基板６０に孔を空けることによって行われてもよい。
そして、金属層６９ａが電気的絶縁基板６０の本体６９に形成され、スルーホール６７が金属層６９ａで満たされる。これは、電気めっき又は堆積によって達成されてもよい。
そして、金属層６９ａが平坦化処理され、複数の第１ビア６１及び第２ビア６２が形成される。これは、ＣＭＰ又はエッチングによって達成されてもよい。
次に、第１パッド６３、第２パッド６４、第１電極６５及び第２電極６６が形成される。第１ビア６１は、第１パッド６３と第１電極６５とを電気的に接続する。第２ビア６２は、第２パッド６４と第２電極６６とを電気的に接続する。これは、金属層電気めっき（又は堆積）及び平坦化処理（ＣＭＰ又はエッチングを使用した）によって達成されてもよい。
上記の電気的絶縁基板６０の製造工程により、電気的絶縁基板６０が提供される。電気的絶縁基板６０は、本体６９、複数の第１パッド６３、第２パッド６４、第１電極６５、第２電極６６、複数の第１ビア６１、及び、第２ビア６２を有する。電気的絶縁基板６０の本体６９は、第１面６０ａ、及び、第１面６０ａに対向する第２面６０ｂを有する。第１パッド６３及び第２パッド６４は、第１面６０ａに設けられ、第１電極６５及び第２電極６６は、第２面６０ｂに設けられている。第１ビアは、電気的絶縁基板６０の本体６９を貫通し、電気的に第１パッド６３と第１電極６５とを接続する。第２ビア６２は、電気的絶縁基板６０の本体６９を貫通し、電気的に第２パッド６４と第２電極６６とを接続する。
そして、ＬＥＤチップ１０が設けられる。ＬＥＤチップ１０は、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、第１パッド１４及び第２パッド１５を有する。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。第１パッド１４は、エピ型積層構造１２の第１型半導体層１２ｃ上に設けられる。第２パッド１５は、エピ型積層構造１２の第２型半導体層１２ａ上に設けられる。
そして、電気的絶縁基板６０とＬＥＤチップ１０とが、第１パッド１４及び第２パッド１５とをそれぞれ、第１パッド６３及び第２パッド６４に接続することにより接合される。
一実施形態において、シリコン基板の大きな１片とＬＥＤウェハとの間で、アライメント型のフリップチップ接合が実行されて、フリップチップ接合構造が形成される。一実施形態において、シリコン基板の大きな１片は、複数の電気的絶縁基板６０を含み、ＬＥＤウェハは、複数のＬＥＤチップ１０を含む。そして、フリップチップ接合構造は、複数の個々のフリップチップ型ＬＥＤ７０へと切断される。
別の実施形態では、シリコン基板の大きな１片と複数のＬＥＤチップ１０との間で、アライメント型のフリップチップ接合がまず実行される。一実施形態において、シリコン基板の大きな１片は、複数の電気的絶縁基板６０を含む。そして、シリコン基板の大きな１片が、複数の個々のフリップチップ型ＬＥＤ７０へと切断される。
更なる実施形態において、複数の電気絶縁基板６０とＬＥＤウェハとの間のアライメント型フリップチップ接合が実行される。一実施形態において、ＬＥＤウェハは、複数のＬＥＤチップ１０を含む。そして、ＬＥＤウェハが、複数の個々のフリップチップ型ＬＥＤ３０へと切断される。
更なる実施形態において、電気的絶縁基板６０とＬＥＤチップ１０との間のアライメント型フリップチップボンディングが実行される。そして、フリップチップ型ＬＥＤ７０が、切断工程を行うことなく形成される。
［第４実施形態］
図８〜図９に示すように、本開示は更に、電気的絶縁基板６０、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、接着層、複数の第１ビア８４、第２ビア８５、第１電極６５、及び、第２電極６６を備えるフリップチップ型ＬＥＤ８０を提供する。電気的絶縁基板６０は、本体６９を有する。電気的絶縁基板６０の本体６９は、第１面６０ａ、及び、第１面６０ａに対向する第２面６０ｂを有する。第１電極６５及び第２電極６６は、第２面６０ｂに設けられる。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。接着層は、第２型半導体層１２ａとシリコン基板２０の第１面６０ａとの間に設けられ、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、電気的絶縁基板６０の第１面６０ａと接触している。第１ビア８４は、電気的絶縁基板６０の本体６９、接着層（例えば、バリア層４１及び接合層４２）、第２型半導体層１２ａ、及び、エピ型積層構造１２の活性半導体層１２ｂを貫通する。第１ビア４４は、エピ型積層構造１２の第１型半導体層１２ｃと第１電極６５とを電気的に接続する。第２ビア８５は、電気的絶縁基板６０の本体６９を貫通し、エピ型積層構造１２の第２型半導体層１２ａと第２電極６６とを電気的に接続する。一実施形態において、第２ビア８５は、電気的絶縁基板６０の本体６９及び接着層（例えば、バリア層４１及び接合層４２）を貫通する。更に、電気的絶縁基板６０の本体６９の周辺部の側面は、第２面６０ｂにほぼ垂直である。電気的絶縁基板６０は、フリップチップ型ＬＥＤ８０全体の放熱性を改善させる。
図８〜図９に示すように、本開示は更に、電気的絶縁基板６０、透明基板１１、第１型半導体層１２ｃ、第２型半導体層１２ａ、活性半導体層１２ｂ、接着層、複数の第１ビア８４、第２ビア８５、第１電極６５、及び、第２電極６６を備えるフリップチップ型ＬＥＤ８０を提供する。電気的絶縁基板６０は、本体６９を有する。電気的絶縁基板６０の本体６９は、第１面６０ａ、及び、第１面６０ａに対向する第２面６０ｂを有する。第１電極６５及び第２電極６６は、第２面６０ｂに設けられる。一実施形態において、第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。エピ型の積層構造１２では、第１型半導体層１２ｃが透明基板１１上に設けられ、第２型半導体層１２ａは第１型半導体層１２ｃ上に設けられ、活性半導体層１２ｂは、第１型半導体層１２ｃと第２型半導体層１２ａとの間に設けられる。接着層は、第２型半導体層１２ａとシリコン基板２０の第１面６０ａとの間に設けられ、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、電気的絶縁基板６０の第１面６０ａと接触している。第１ビア８４は、電気的絶縁基板６０の本体６９、接着層（例えば、バリア層４１及び接合層４２）、第２型半導体層１２ａ、及び、エピ型積層構造１２の活性半導体層１２ｂを貫通する。第１ビア４４は、エピ型積層構造１２の第１型半導体層１２ｃと第１電極６５とを電気的に接続する。第２ビア８５は、電気的絶縁基板６０の本体６９を貫通し、エピ型積層構造１２の第２型半導体層１２ａと第２電極６６とを電気的に接続する。一実施形態において、第２ビア８５は、電気的絶縁基板６０の本体６９及び接着層（例えば、バリア層４１及び接合層４２）を貫通する。更に、電気的絶縁基板６０の本体６９の周辺部の側面は、第２面６０ｂにほぼ垂直である。電気的絶縁基板６０は、フリップチップ型ＬＥＤ８０全体の放熱性を改善させる。
フリップチップ型ＬＥＤ８０は更に、電気絶縁層８４ａを有する。電気絶縁層８４ａは、第１ビア８４と、本体６９の接着層（例えば、バリア層４１及び接合層４２）との境界部分の間、第１ビア８４と接着層との間、第１ビア８４とエピ型積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂとの間に設けられてもよい。電気絶縁層８４ａはまた、第２ビア８５と本体６９の接着層（例えば、バリア層４１及び接合層４２）との境界部分との間、及び、第２ビア８５と接着層との間にも設けられてもよい。
一実施形態において、第１型半導体層１２ｃは、Ｐ型半導体層であり、第２型半導体層１２ａは、Ｎ型半導体層である。これに替えて、第１型半導体層１２ｃは、Ｎ型半導体層であり、第２型半導体層１２ａは、Ｐ型半導体層であってもよい。透明基板１１は、サファイアであってもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。第１電極６５は、１つの電極又は複数の電極を含んでもよい。第１電極の数は、第１ビア８４の数と等しくてもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。更に、ＬＥＤチップ８０において、例えば、第１電極６５又は第２電極６６の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ８０の外へ到達させることにより、ＬＥＤチップ８０の照明効果を向上させてもよい。
図８〜図９に示すように、本開示は更に、以下に説明するフリップチップ型ＬＥＤ７０の製造方法を提供する。
最初に、透明基板１１が用意される。
次に、第１型半導体層１２ｃを、透明基板１１上に形成する。
そして、活性半導体層１２ｂが、第１型半導体層１２ｃに形成される。
続いて、第２型半導体層１２ａが活性半導体層１２ｂ上に形成される。第１型半導体層１２ｃ、第２型半導体層１２ａ、及び、活性半導体層１２ｂは、エピ型の積層構造１２を形成する。
その後、接着層が、エピ型積層構造１２の第２型半導体層１２ａ上に形成される。
次に、電気的絶縁基板６０が、接着層の上に接合される。電気的絶縁基板６０は、第１面６０ａ及び第１面６０ａに対向する第２面６０ｂを有する本体６９を含む。第１面６０ａは、接着層と接する。接着層は、バリア層４１及び接合層４２を含む。バリア層４１は、エピ型積層構造１２の第２型半導体層１２ａと接触しており、接合層４２は、電気的絶縁基板６０の第１面６０ａと接触している。
そして、複数の第１スルーホール８７及び第２スルーホール８８が形成される。第１スルーホール８７は、電気的絶縁基板６０の本体６９、接合層４２、バリア層４１、第２型半導体層１２ａ及び活性半導体層１２ｂを貫通する。第２スルーホール８８は、電気的絶縁基板６０の本体６９を貫通する。スルーホールの形成は、レーザー、機械的手段又はエッチングを使用して、電気的絶縁基板６０に孔を空けることによって行われてもよい。
次に、電気絶縁層８４ａが、第１スルーホール８７及び第２スルーホール８８に部分的に形成される。電気絶縁層８４ａは、第１スルーホール８７及び第２スルーホール８８の壁面に設けられる。電気絶縁層８４ａは、エピ型積層構造１２及び接着層に設けられた第１スルーホール８７の壁面を覆い、更に、接着層に設けられた第１スルーホール８７及び第２スルーホール８８の壁面の少なくとも一部、及び、接着層と境界を成す本体６９の一部を覆う。これは、堆積法によって達成されてもよい。
その後、複数の第１ビア８４が形成される。第１ビア８４は、電気的絶縁基板６０の本体６９、接着層（例えば、バリア層４１及び接合層４２）、第２型半導体層１２ａ、及び、エピ型積層構造１２の活性半導体層１２ｂを貫通する。これは、金属層電気めっき（又は堆積）及び平坦化処理（ＣＭＰ又はエッチングを使用した）によって達成されてもよい。
そして、第２ビア８５が形成される。第２ビア８５は、電気的絶縁基板６０の本体６９を貫通する。一実施形態において、第２ビア８５は、電気的絶縁基板６０の本体６９及び接着層（例えば、バリア層４１及び接合層４２）を貫通する。
次に、第１電極６５が、電気的絶縁基板６０の第２面６０ｂ上に形成される。第１電極６５は、電気的に第１ビア８４と接続される。
そして、第２電極６６が、気的絶縁基板６０の第２面６０ｂ上に形成される。第２電極６６は、電気的に第２ビア８５と接続される。
一実施形態において、始めに、半導体ウェハ処理が実行される。そして、複数のフリップチップ型ＬＥＤ８０を別個にするべく、切断プロセスが実行される。
一実施形態において、第１型半導体層１２ｃは、Ｐ型半導体層であり、第２型半導体層１２ａは、Ｎ型半導体層である。これに替えて、第１型半導体層１２ｃは、Ｎ型半導体層であり、第２型半導体層１２ａは、Ｐ型半導体層であってもよい。透明基板１１は、サファイアであってもよい。接着層は、少なくとも１つのオーミックコンタクト層、反射層、接合層、バリア層、又は、これらの１以上の組み合わせを含んでもよい。透明基板１１は、規則的な形状の凹凸を有する表面、又は、これに変えて、不規則な形状の凹凸を有する表面を有してもよい。電気絶縁層８４ａは、第１ビア８４と、本体６９の接着層（例えば、バリア層４１及び接合層４２）との境界部分の間、第１ビア８４と接着層との間、第１ビア８４とエピ型積層構造１２の第２型半導体層１２ａ及び活性半導体層１２ｂとの間に設けられてもよい。更に、電気絶縁層は、接合層４２と電気的絶縁基板６０との間に設けられてもよい。また、ＬＥＤチップ８０において、例えば、第１電極６５又は第２電極６６の近傍に反射層を設けて、活性半導体層１２ｂによって生成される光を反射して、光を、透明基板１１の規則的な形状を有する凹凸面又は不規則な形状を有する凹凸面を通過させてＬＥＤチップ８０の外へ到達させることにより、ＬＥＤチップ８０の照明効果を向上させてもよい。
従来のＬＥＤパッケージに関する問題を解決するために、本開示では、シリコン基板又は電気的に絶縁された基板を含むＬＥＤチップを提供する。ＬＥＤチップは、透明な基板、及び、透明な基板の表面上に形成されたＮ型半導体層、発光層及びＰ型半導体層を含む半導体層を備える。ＬＥＤチップは更に、Ｐ型半導体層とシリコン基板又は電気的に絶縁された基板との間に、コンタクト層を備える。コンタクト層は、Ｐ型半導体層と、シリコン基板又は電気的絶縁基板との間に設けられる。ＬＥＤチップは、シリコン基板又は電気的絶縁基板の底面からＮ型半導体層までを貫通する複数の第１金属導電プラグと、シリコン基板又は電気的絶縁基板の底面からＰ型半導体層までを貫通する複数の第２金属導電プラグと、シリコン基板又は電気的絶縁基板の底面に設けられ第１金属導電プラグと電気的に接続されるＮ型電極と、シリコン基板又は電気的絶縁基板の底面に設けられ第２金属導電プラグと電気的に接続されるＰ型電極とを備える。ＬＥＤチップは、フリップチップ型の方法により、基板と電気的に接続される。したがって、シリコン基板又は電気的絶縁基板は、ＬＥＤフリップチップ構造を高い位置に配置することが可能となるので、逆電流及び短絡現象の発生を回避することができる。更に、シリコン基板又は電気的絶縁基板は、高い電流によるＬＥＤフリップチップ構造の絶縁破壊を回避するべく、ツェナーダイオードであってもよい。
本開示の上記の実施形態では、複数の導電性金属プラグが、シリコン基板又は電気的に絶縁された基板に、ダマシンプロセスによって形成される。そして、シリコン基板又は電気的に絶縁された基板が、共晶接合により、ＬＥＤチップの半導体層と接合される。
本開示の上記の実施形態では、シリコン基板又は電気的絶縁基板は、ＬＥＤチップの半導体層に接合される。フォトリソグラフィー及び金属堆積によって、複数の第１金属導電プラグ及び複数の第２金属導電プラグが、ＬＥＤチップ内に形成される。電気絶縁層が、金属導電プラグの側面付近に形成されるため、電気接続による短絡を回避できる。
本開示の上記の実施形態では、ＬＥＤチップの透明基板は更に、透明基板の他方の側の半導体層に設けられるパターニングされた構造を有する。パターニングされた構造は、照明を向上させる規則的なパターン又は不規則なパターンを含んでもよい。
本開示の上記の実施形態では、ＬＥＤチップのＰ型電極及びＮ型電極は、共晶接合又はリフローによって、基板上の電極と電気的に接続されてもよい。
本開示の上記の実施形態では、ＬＥＤフリップチップ構造の上方に、光学変換材料を配置してもよい。光学変換材料は、ＬＥＤフリップチップ構造によって励起されて、光混合した時に白色光を生成してもよい。
上記の実施形態において、基板は、シリコン基板又は電気的絶縁基板であってもよい。シリコン基板の場合、電気絶縁層をビアの壁面及びシリコン基板の表面に設ける必要がある。電気絶縁基板の場合には、電気絶縁層は必要ない。
本開示が、例として及び望ましい実施形態の観点で説明されたが、本開示は、開示された実施形態に限定されないことは理解されるべきである。反対に、本開示は、（当業者にとって明らかな）様々な変形例及び同様な配置も範囲に含むことを意図している。したがって、添付の特許請求の範囲は、このような変形及び同様な配置を全て包括するべく最も広い解釈が適用されるべきである。
Claims (4)
- 第１面及び前記第１面に対向する第２面を有する本体を有する基板と、
透明基板と、
前記透明基板上に設けられたＮ型半導体層と、
前記Ｎ型半導体層上に設けられた活性半導体層と、
前記活性半導体層上に設けられたＰ型半導体層と、
前記Ｐ型半導体層と前記基板の前記第１面との間に設けられた接着層と、
前記基板の前記本体、前記接着層、前記Ｐ型半導体層及び前記活性半導体層を貫通する複数の第１ビアと、
前記基板の前記本体及び前記接着層を貫通する第２ビアと、
前記複数の第１ビアと前記基板の前記本体との間、前記複数の第１ビアと前記接着層との間、前記複数の第１ビアと前記Ｐ型半導体層及び前記活性半導体層との間、前記第２ビアと前記基板の前記本体との間、前記第２ビアと前記接着層との間、及び、前記基板の前記本体の側面全体に設けられる電気絶縁層と
を備える発光ダイオード（ＬＥＤ）。 - 前記基板は、シリコン基板又は電気絶縁基板を含み、
前記透明基板は、サファイアを含む請求項１に記載のＬＥＤ。 - 前記透明基板は、規則的な形状の凹凸を有する表面、又は、不規則な形状の凹凸を有する表面を含む請求項１または２に記載のＬＥＤ。
- 前記本体の前記第２面に設けられた第１電極と、
前記本体の前記第２面に設けられた第２電極とを更に備え、
前記複数の第１ビアは、前記Ｎ型半導体層と前記第１電極とを電気的に接続し、
前記第２ビアは、前記Ｐ型半導体層と前記第２電極とを電気的に接続する請求項１から３の何れか１項に記載のＬＥＤ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161491307P | 2011-05-30 | 2011-05-30 | |
| US61/491,307 | 2011-05-30 | ||
| US201161527586P | 2011-08-25 | 2011-08-25 | |
| US61/527,586 | 2011-08-25 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014156347A Division JP6103601B2 (ja) | 2011-05-30 | 2014-07-31 | 発光ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012248833A JP2012248833A (ja) | 2012-12-13 |
| JP5887638B2 true JP5887638B2 (ja) | 2016-03-16 |
Family
ID=46178445
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012114898A Expired - Fee Related JP5887638B2 (ja) | 2011-05-30 | 2012-05-18 | 発光ダイオード |
| JP2014156347A Expired - Fee Related JP6103601B2 (ja) | 2011-05-30 | 2014-07-31 | 発光ダイオード |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014156347A Expired - Fee Related JP6103601B2 (ja) | 2011-05-30 | 2014-07-31 | 発光ダイオード |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9171995B2 (ja) |
| EP (2) | EP2533313B1 (ja) |
| JP (2) | JP5887638B2 (ja) |
| KR (2) | KR101488379B1 (ja) |
| CN (1) | CN102810619B (ja) |
| TW (1) | TWI488338B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6102408B2 (ja) * | 2013-03-27 | 2017-03-29 | 豊田合成株式会社 | 発光装置、及びその製造方法 |
| WO2014174400A1 (en) * | 2013-04-23 | 2014-10-30 | Koninklijke Philips N.V. | Side interconnect for light emitting device |
| DE102013109316A1 (de) | 2013-05-29 | 2014-12-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| KR102075981B1 (ko) | 2014-02-21 | 2020-02-11 | 삼성전자주식회사 | 발광다이오드 패키지의 제조방법 |
| CN103794689A (zh) * | 2014-02-25 | 2014-05-14 | 深圳市兆明芯科技控股有限公司 | 覆晶式led芯片的制作方法 |
| DE102014103828A1 (de) | 2014-03-20 | 2015-09-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen |
| KR102019914B1 (ko) * | 2014-06-11 | 2019-11-04 | 엘지이노텍 주식회사 | 발광 소자 |
| CN105591009A (zh) * | 2014-10-24 | 2016-05-18 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
| TWI557943B (zh) * | 2014-11-18 | 2016-11-11 | 錼創科技股份有限公司 | 發光元件的電極結構 |
| CN106887488B (zh) * | 2015-12-15 | 2019-06-11 | 群创光电股份有限公司 | 发光二极管及使用此发光二极管所制得的显示装置 |
| DE102017117414A1 (de) | 2017-08-01 | 2019-02-07 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| CN107910407A (zh) * | 2017-11-10 | 2018-04-13 | 江苏新广联半导体有限公司 | 一种大功率倒装led芯片的制作方法 |
| DE102018111954B4 (de) * | 2018-05-17 | 2022-02-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend |
| CN109524526B (zh) * | 2018-11-19 | 2020-07-31 | 华中科技大学鄂州工业技术研究院 | 深紫外发光二极管芯片及其制备方法 |
| KR102170219B1 (ko) * | 2019-09-03 | 2020-10-26 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| TWI744194B (zh) * | 2021-02-23 | 2021-10-21 | 晶呈科技股份有限公司 | 發光二極體封裝結構及其製作方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW465123B (en) | 2000-02-02 | 2001-11-21 | Ind Tech Res Inst | High power white light LED |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| JP2002368263A (ja) | 2001-06-06 | 2002-12-20 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP2005079551A (ja) * | 2003-09-03 | 2005-03-24 | Toyoda Gosei Co Ltd | 半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法。 |
| TWI220578B (en) * | 2003-09-16 | 2004-08-21 | Opto Tech Corp | Light-emitting device capable of increasing light-emitting active region |
| JP2005322722A (ja) * | 2004-05-07 | 2005-11-17 | Korai Kagi Kofun Yugenkoshi | 発光ダイオード |
| US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| TWI422044B (zh) | 2005-06-30 | 2014-01-01 | Cree Inc | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 |
| JP5073946B2 (ja) | 2005-12-27 | 2012-11-14 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4996096B2 (ja) * | 2006-01-06 | 2012-08-08 | 新光電気工業株式会社 | 発光装置及びその製造方法 |
| US7439548B2 (en) * | 2006-08-11 | 2008-10-21 | Bridgelux, Inc | Surface mountable chip |
| US7902564B2 (en) * | 2006-12-22 | 2011-03-08 | Koninklijke Philips Electronics N.V. | Multi-grain luminescent ceramics for light emitting devices |
| US8232564B2 (en) * | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| JP2008300501A (ja) | 2007-05-30 | 2008-12-11 | Panasonic Corp | 半導体発光素子、半導体発光装置およびその製造方法 |
| DE102007030129A1 (de) | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| WO2009007974A2 (en) | 2007-07-12 | 2009-01-15 | Hi-G-Tek Inc. | Valve cover lock |
| KR20090010623A (ko) * | 2007-07-24 | 2009-01-30 | 삼성전기주식회사 | 발광다이오드 소자 |
| JP5251038B2 (ja) * | 2007-08-23 | 2013-07-31 | 豊田合成株式会社 | 発光装置 |
| JP2009134965A (ja) * | 2007-11-29 | 2009-06-18 | Stanley Electric Co Ltd | 照明装置及び照明装置の製造方法 |
| US20090173956A1 (en) | 2007-12-14 | 2009-07-09 | Philips Lumileds Lighting Company, Llc | Contact for a semiconductor light emitting device |
| DE102008034560B4 (de) | 2008-07-24 | 2022-10-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
| JP2010103186A (ja) * | 2008-10-21 | 2010-05-06 | Sony Corp | 半導体発光装置の製造方法 |
| US20100109025A1 (en) * | 2008-11-05 | 2010-05-06 | Koninklijke Philips Electronics N.V. | Over the mold phosphor lens for an led |
| DE102009019161A1 (de) * | 2009-04-28 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode |
| DE102009032486A1 (de) | 2009-07-09 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| KR20110008550A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 발광 소자 및 그 제조 방법 |
| JP4454689B1 (ja) * | 2009-09-10 | 2010-04-21 | 有限会社ナプラ | 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯 |
| JP5326957B2 (ja) * | 2009-09-15 | 2013-10-30 | 豊田合成株式会社 | 発光素子の製造方法及び発光素子 |
| DE102009053064A1 (de) | 2009-11-13 | 2011-05-19 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
| CN102194947B (zh) * | 2010-03-17 | 2015-11-25 | Lg伊诺特有限公司 | 发光器件和发光器件封装 |
| JP4657374B1 (ja) * | 2010-06-16 | 2011-03-23 | 有限会社ナプラ | 発光ダイオード、発光装置、照明装置及びディスプレイ |
| US8492788B2 (en) * | 2010-10-08 | 2013-07-23 | Guardian Industries Corp. | Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same |
-
2012
- 2012-05-18 JP JP2012114898A patent/JP5887638B2/ja not_active Expired - Fee Related
- 2012-05-23 KR KR20120054514A patent/KR101488379B1/ko active IP Right Grant
- 2012-05-25 EP EP12169512.6A patent/EP2533313B1/en active Active
- 2012-05-25 EP EP16192760.3A patent/EP3133651A1/en not_active Withdrawn
- 2012-05-29 US US13/482,485 patent/US9171995B2/en not_active Expired - Fee Related
- 2012-05-29 CN CN201210171813.8A patent/CN102810619B/zh not_active Expired - Fee Related
- 2012-05-30 TW TW101119360A patent/TWI488338B/zh not_active IP Right Cessation
-
2014
- 2014-07-31 JP JP2014156347A patent/JP6103601B2/ja not_active Expired - Fee Related
- 2014-10-24 KR KR1020140144689A patent/KR101647000B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP3133651A1 (en) | 2017-02-22 |
| CN102810619A (zh) | 2012-12-05 |
| US20120305967A1 (en) | 2012-12-06 |
| EP2533313A2 (en) | 2012-12-12 |
| KR101488379B1 (ko) | 2015-01-30 |
| KR101647000B1 (ko) | 2016-08-09 |
| EP2533313A3 (en) | 2016-02-17 |
| JP2012248833A (ja) | 2012-12-13 |
| EP2533313B1 (en) | 2020-03-18 |
| US9171995B2 (en) | 2015-10-27 |
| CN102810619B (zh) | 2015-11-18 |
| JP6103601B2 (ja) | 2017-03-29 |
| KR20120134020A (ko) | 2012-12-11 |
| TW201248924A (en) | 2012-12-01 |
| TWI488338B (zh) | 2015-06-11 |
| JP2014239247A (ja) | 2014-12-18 |
| KR20140130661A (ko) | 2014-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6103601B2 (ja) | 発光ダイオード | |
| US12107195B2 (en) | Light emitting diode package and method of manufacturing the same | |
| TWI692122B (zh) | 發光二極體封裝結構及其製作方法 | |
| JP2015012244A (ja) | 半導体発光素子 | |
| TW200812124A (en) | Surface mountable chip | |
| TW201813121A (zh) | 包括複數個氮化鎵二極體的光電元件的製造方法 | |
| CN107331679A (zh) | 一种csp封装的高压led芯片结构及制作方法 | |
| US8772793B2 (en) | Light emitting diodes and method for manufacturing the same | |
| TWM484188U (zh) | 發光元件 | |
| KR102550004B1 (ko) | 발광 소자 | |
| TWI581468B (zh) | 發光二極體、發光裝置及其製造方法 | |
| JP5628056B2 (ja) | 半導体発光素子 | |
| JP5515685B2 (ja) | 発光素子及びそれを用いた発光装置の製造方法 | |
| CN102104037B (zh) | 一种具有集成电路的发光器件及其制造方法 | |
| CN201904337U (zh) | 一种具有集成电路的发光器件 | |
| CN101494260B (zh) | 发光二极管元件 | |
| CN207116465U (zh) | 一种易封装易散热倒装高压led芯片 | |
| JP2014022380A (ja) | 半導体素子およびその製造方法 | |
| TW201427116A (zh) | 具有傾斜結構之發光二極體封裝 | |
| US20160343924A1 (en) | LED-Based Light Emitting Devices Having Metal Spacer Layers | |
| TWI523270B (zh) | Electrode - free light - emitting diode and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140731 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140807 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140926 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5887638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |